JPH08163471A - マトリクス型薄膜電子源の駆動方法 - Google Patents
マトリクス型薄膜電子源の駆動方法Info
- Publication number
- JPH08163471A JPH08163471A JP30588594A JP30588594A JPH08163471A JP H08163471 A JPH08163471 A JP H08163471A JP 30588594 A JP30588594 A JP 30588594A JP 30588594 A JP30588594 A JP 30588594A JP H08163471 A JPH08163471 A JP H08163471A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- pulse
- lower electrode
- voltage pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】マトリクス型薄膜電子源において、放出電流量
を正確に制御する。 【構成】放出電子ビームの形状の情報から、非電子放出
期間に印加される電圧波形を求め、これから電子放出時
の印加電圧パルス幅あるいはパルス振幅に補正を加え
る。 【効果】放出電子ビームの形状によらず、各ドットから
の放出電流量を正確に制御することができる。
を正確に制御する。 【構成】放出電子ビームの形状の情報から、非電子放出
期間に印加される電圧波形を求め、これから電子放出時
の印加電圧パルス幅あるいはパルス振幅に補正を加え
る。 【効果】放出電子ビームの形状によらず、各ドットから
の放出電流量を正確に制御することができる。
Description
【０００１】
【産業上の利用分野】本発明は、金属−絶縁体−金属の
三層構造を有し、真空中に電子を放出する電子源に適用
されるマトリクス型薄膜電子源の駆動方法に関する。
三層構造を有し、真空中に電子を放出する電子源に適用
されるマトリクス型薄膜電子源の駆動方法に関する。
【０００２】
【従来の技術】薄膜型電子源とは、図２に示したよう
に、上部電極１１−絶縁層１２−下部電極１３の三層構
造の薄膜の上部電極１１−下部電極１３間に電圧を印加
して、上部電極表面から真空中に電子を放出させるもの
である。上部電極１１，下部電極１３に金属を用いたＭ
ＩＭ（金属−絶縁層−金属）型電子源や、一方または両
方の電極に半導体を用いたＭＩＳ（金属−絶縁層−半導
体）型電子源などがある。ＭＩＭ型電子源については、
例えば、特願平5−213744 号明細書に述べられている。
に、上部電極１１−絶縁層１２−下部電極１３の三層構
造の薄膜の上部電極１１−下部電極１３間に電圧を印加
して、上部電極表面から真空中に電子を放出させるもの
である。上部電極１１，下部電極１３に金属を用いたＭ
ＩＭ（金属−絶縁層−金属）型電子源や、一方または両
方の電極に半導体を用いたＭＩＳ（金属−絶縁層−半導
体）型電子源などがある。ＭＩＭ型電子源については、
例えば、特願平5−213744 号明細書に述べられている。
【０００３】薄膜型電子源の動作原理を図３に示した。
上部電極１１と下部電極１３との間に電圧を印加して、
絶縁層１２内の電界を１〜１０ＭＶ／cm以上にすると、
下部電極１３中のフェルミ準位近傍の電子はトンネル現
象により障壁を透過し、絶縁層１２，上部電極１１の伝
導帯へ出現する。これらの電子のうち、上部電極１１の
仕事関数φ以上のエネルギを有する電子は、真空中に放
出されることになる。
上部電極１１と下部電極１３との間に電圧を印加して、
絶縁層１２内の電界を１〜１０ＭＶ／cm以上にすると、
下部電極１３中のフェルミ準位近傍の電子はトンネル現
象により障壁を透過し、絶縁層１２，上部電極１１の伝
導帯へ出現する。これらの電子のうち、上部電極１１の
仕事関数φ以上のエネルギを有する電子は、真空中に放
出されることになる。
【０００４】下部電極１３から上部電極１１に流れる電
流をダイオード電流Ｉd ，真空中に放出される電流を放
出電流Ｉeと呼ぶと、放射比Ｉe／Ｉdは通常１／１０3〜
１／１０5 程度である。現在までに、Ａｕ−Ａｌ2Ｏ3−
Ａｌ構造においてこの原理による電子放出が観測されて
いる。この電子源は、上部電極１１の表面が環境ガスの
付着により汚染して仕事関数φが変化しても電子放出特
性には大きな影響がないなどの電子源として優れた性質
を有しており、新型電子源として期待されている。
流をダイオード電流Ｉd ，真空中に放出される電流を放
出電流Ｉeと呼ぶと、放射比Ｉe／Ｉdは通常１／１０3〜
１／１０5 程度である。現在までに、Ａｕ−Ａｌ2Ｏ3−
Ａｌ構造においてこの原理による電子放出が観測されて
いる。この電子源は、上部電極１１の表面が環境ガスの
付着により汚染して仕事関数φが変化しても電子放出特
性には大きな影響がないなどの電子源として優れた性質
を有しており、新型電子源として期待されている。
【０００５】複数本の互いに平行な下部電極１３の上に
絶縁層１２を形成し、その上に複数本の互いに平行な上
部電極１１を下部電極１３と直交して形成する。そし
て、下部電極１３に適当な振幅の負のパルス電圧を、上
部電極１１に正のパルス電圧を印加すると、下部電極と
上部電極の交点のＭＩＭ電子源素子から電子を放出させ
ることができる。このようにして、例えば、ヴァクーム
・テクニーク，第３４巻，２号，４４頁〜５２頁(Vakuu
m-Technik，Ｖol.３４，Ｎo.２，pp.４４−５２)に述べ
られているように、所望の場所から電子放出を起こすこ
とが可能になる。すなわち、任意のパターンの電子ビー
ムを得ることができる。
絶縁層１２を形成し、その上に複数本の互いに平行な上
部電極１１を下部電極１３と直交して形成する。そし
て、下部電極１３に適当な振幅の負のパルス電圧を、上
部電極１１に正のパルス電圧を印加すると、下部電極と
上部電極の交点のＭＩＭ電子源素子から電子を放出させ
ることができる。このようにして、例えば、ヴァクーム
・テクニーク，第３４巻，２号，４４頁〜５２頁(Vakuu
m-Technik，Ｖol.３４，Ｎo.２，pp.４４−５２)に述べ
られているように、所望の場所から電子放出を起こすこ
とが可能になる。すなわち、任意のパターンの電子ビー
ムを得ることができる。
【０００６】
【発明が解決しようとする課題】次にマトリクス状に配
置したＭＩＭ電子源の駆動方法の概略を述べる。図４は
マトリクス状に配置したＭＩＭ電子源を示したものであ
る。ここでは説明の簡略化のために４×４個のＭＩＭ電
子放出素子を配列したものを示した。１０００×１００
０個程度のＭＩＭ電子放出素子を配列した電子源につい
ても、以下に説明する駆動方法は本質的には同じであ
る。４本の下部電極１３をそれぞれＬ1〜Ｌ4，４本の上
部電極１１をそれぞれＵ1〜Ｕ4とし、Ｌ1〜Ｌ4は下部電
極駆動回路２３に、Ｕ1〜Ｕ4は上部電極駆動回路２１に
それぞれ結線する。
置したＭＩＭ電子源の駆動方法の概略を述べる。図４は
マトリクス状に配置したＭＩＭ電子源を示したものであ
る。ここでは説明の簡略化のために４×４個のＭＩＭ電
子放出素子を配列したものを示した。１０００×１００
０個程度のＭＩＭ電子放出素子を配列した電子源につい
ても、以下に説明する駆動方法は本質的には同じであ
る。４本の下部電極１３をそれぞれＬ1〜Ｌ4，４本の上
部電極１１をそれぞれＵ1〜Ｕ4とし、Ｌ1〜Ｌ4は下部電
極駆動回路２３に、Ｕ1〜Ｕ4は上部電極駆動回路２１に
それぞれ結線する。
【０００７】それぞれの電極へ印加する電圧波形の一例
を図５に示す。下部電極Ｌ1〜Ｌ4には走査電圧を印加す
る。走査電圧パルス４１を印加しない期間のバイアス電
圧を例えば＋３Ｖとし、パルス印加時の電圧を例えば−
３.５Ｖ とする。一方、上部電極へは所望の電子ビーム
パターンに対応した信号電圧を印加する。信号電圧パル
ス４２を印加しないときのバイアス電圧を０Ｖ，印加時
の電圧を、例えば、＋３Ｖとする。図５では、上部電極
Ｕ2 に印加する電圧のみ示した。このとき、下部電極Ｌ
3 と上部電極Ｕ2 との交点、ＭＩＭ素子（３，２）の両
端に印加される電圧を波形４５に示した。走査電圧パル
ス４１と信号電圧パルス４２が同時に印加されたときに
は、大きな電圧がかかるが、それ以外のときは、半分程
度の電圧か、あるいは逆方向の電圧が印加される。
を図５に示す。下部電極Ｌ1〜Ｌ4には走査電圧を印加す
る。走査電圧パルス４１を印加しない期間のバイアス電
圧を例えば＋３Ｖとし、パルス印加時の電圧を例えば−
３.５Ｖ とする。一方、上部電極へは所望の電子ビーム
パターンに対応した信号電圧を印加する。信号電圧パル
ス４２を印加しないときのバイアス電圧を０Ｖ，印加時
の電圧を、例えば、＋３Ｖとする。図５では、上部電極
Ｕ2 に印加する電圧のみ示した。このとき、下部電極Ｌ
3 と上部電極Ｕ2 との交点、ＭＩＭ素子（３，２）の両
端に印加される電圧を波形４５に示した。走査電圧パル
ス４１と信号電圧パルス４２が同時に印加されたときに
は、大きな電圧がかかるが、それ以外のときは、半分程
度の電圧か、あるいは逆方向の電圧が印加される。
【０００８】図６は、個々のＭＩＭ電子放出素子につい
て、素子両端の電圧と放出電流との関係を示したもので
ある。ＭＩＭ電子放出素子からの電子放出は、トンネル
現象に支配されているため、明確な閾値電圧Ｖthがあ
る。したがって、図５において、走査電圧パルス４１と
信号電圧パルス４２が同時に印加されたときの素子両端
電圧をＶth以上とし、それ以外のときは、Ｖth以下にな
るように電圧値を設定すれば、走査電圧パルス４１と信
号電圧パルス４２とが重なったときのみ電子放出が起こ
る。
て、素子両端の電圧と放出電流との関係を示したもので
ある。ＭＩＭ電子放出素子からの電子放出は、トンネル
現象に支配されているため、明確な閾値電圧Ｖthがあ
る。したがって、図５において、走査電圧パルス４１と
信号電圧パルス４２が同時に印加されたときの素子両端
電圧をＶth以上とし、それ以外のときは、Ｖth以下にな
るように電圧値を設定すれば、走査電圧パルス４１と信
号電圧パルス４２とが重なったときのみ電子放出が起こ
る。
【０００９】ＭＩＭ素子（３，２）の両端には、走査電
圧パルス４１が印加されるとき（時刻ｔ3とｔ7）以外で
も、電圧が印加されている。しかし、その電圧値は、電
子放出閾値Ｖth以下なので、放出電流量には何ら影響を
与えず、実用上は問題ないと従来考えられていた。
圧パルス４１が印加されるとき（時刻ｔ3とｔ7）以外で
も、電圧が印加されている。しかし、その電圧値は、電
子放出閾値Ｖth以下なので、放出電流量には何ら影響を
与えず、実用上は問題ないと従来考えられていた。
【００１０】しかし、実際には、例えば特願平6−18080
号明細書に述べられているように、電子放出閾値Ｖth以
下の電圧を印加した場合でも、絶縁層内に蓄積された電
荷の分布を変化させるために、ＭＩＭ素子の電子放出特
性を変化させてしまう。すなわち、時刻ｔ3とｔ7におい
て同じ信号電圧パルス４２を印加した場合でも、それ以
外の期間（ｔ1〜ｔ2，ｔ4〜ｔ6）にどのような信号電圧
パルスが印加されていたかにより、放出電流量が変わっ
てしまうことになり、放出電流量の正確な制御ができな
くなってしまう。
号明細書に述べられているように、電子放出閾値Ｖth以
下の電圧を印加した場合でも、絶縁層内に蓄積された電
荷の分布を変化させるために、ＭＩＭ素子の電子放出特
性を変化させてしまう。すなわち、時刻ｔ3とｔ7におい
て同じ信号電圧パルス４２を印加した場合でも、それ以
外の期間（ｔ1〜ｔ2，ｔ4〜ｔ6）にどのような信号電圧
パルスが印加されていたかにより、放出電流量が変わっ
てしまうことになり、放出電流量の正確な制御ができな
くなってしまう。
【００１１】本発明の目的は走査信号により選択された
時刻において放出される電流量を正確に制御することに
ある。
時刻において放出される電流量を正確に制御することに
ある。
【００１２】
【課題を解決するための手段】本発明では、信号電圧パ
ルスの時間幅あるいは電圧振幅を、走査信号により選択
された時刻以外の信号電圧に基づいて設定する。
ルスの時間幅あるいは電圧振幅を、走査信号により選択
された時刻以外の信号電圧に基づいて設定する。
【００１３】
【作用】個々のＭＩＭ電子放出素子の上部電極１１を接
地電位とし、下部電極１３に図７に示した、パルス幅ｔ
w，パルス非印加期間ｔIなる電圧波形を印加する。負電
位が印加される期間に上部電極１１から電子放出が起こ
る。このときパルス非印加期間に印加される逆バイアス
電圧Ｖpと放出電流Ｉeとの関係は、特願平6−18080 号
明細書に述べられているように、図８のようになる。図
８の測定条件は、ｔW＝１ｍｓ，ｔI＝１ｍｓ，Ｖd1＝
５.６７Ｖ である。
地電位とし、下部電極１３に図７に示した、パルス幅ｔ
w，パルス非印加期間ｔIなる電圧波形を印加する。負電
位が印加される期間に上部電極１１から電子放出が起こ
る。このときパルス非印加期間に印加される逆バイアス
電圧Ｖpと放出電流Ｉeとの関係は、特願平6−18080 号
明細書に述べられているように、図８のようになる。図
８の測定条件は、ｔW＝１ｍｓ，ｔI＝１ｍｓ，Ｖd1＝
５.６７Ｖ である。
【００１４】また、図９はパルス非印加期間ｔIを変え
たときの放出電流Ｉeの変化を示したものである。Ｖd1
＝５.６Ｖ，ｔw＝５０マイクロ秒に固定してある。Ｖd2
は、Ａでは０Ｖ、Ｂでは２.０Ｖ、Ｃでは２.５Ｖ、Ｄで
は３.０Ｖ、Ｅでは３.５Ｖである。図９からわかるよう
に、放出電流は、パルス印加よりも数１００ｍｓ以前の
バイアス電圧にも影響される。したがって、時刻ｔ0 で
の放出電流Ｉe(ｔ0 ）は次のように表される。
たときの放出電流Ｉeの変化を示したものである。Ｖd1
＝５.６Ｖ，ｔw＝５０マイクロ秒に固定してある。Ｖd2
は、Ａでは０Ｖ、Ｂでは２.０Ｖ、Ｃでは２.５Ｖ、Ｄで
は３.０Ｖ、Ｅでは３.５Ｖである。図９からわかるよう
に、放出電流は、パルス印加よりも数１００ｍｓ以前の
バイアス電圧にも影響される。したがって、時刻ｔ0 で
の放出電流Ｉe(ｔ0 ）は次のように表される。
【００１５】
【数１】
【００１６】
【数２】
【００１７】ここで、Ｉe0は、パルス非印加期間にバイ
アス電圧が印加されなかった場合の放出電流を示す。ま
た、ｖ(ｔ)は、時刻ｔでＭＩＭ電子放出素子の両端に印
加される電圧である。τ＝ｔ0−ｔである。ｆ(ｖ，τ）
は、図８，図９などのデータから実験的に求められる関
数である。ここで積分範囲Ｔは、バイアス電圧の影響が
及ぶ時間範囲にとる。すなわち、数１００ｍｓから数秒
程度である。あるいは、いったん電子放出が起こるとそ
れ以前のバイアス電圧印加の影響はかなり消去されるの
で、マトリクス型薄膜電子源全体の走査に要する時間、
すなわち１フィールドの時間をＴとして設定しても良
い。
アス電圧が印加されなかった場合の放出電流を示す。ま
た、ｖ(ｔ)は、時刻ｔでＭＩＭ電子放出素子の両端に印
加される電圧である。τ＝ｔ0−ｔである。ｆ(ｖ，τ）
は、図８，図９などのデータから実験的に求められる関
数である。ここで積分範囲Ｔは、バイアス電圧の影響が
及ぶ時間範囲にとる。すなわち、数１００ｍｓから数秒
程度である。あるいは、いったん電子放出が起こるとそ
れ以前のバイアス電圧印加の影響はかなり消去されるの
で、マトリクス型薄膜電子源全体の走査に要する時間、
すなわち１フィールドの時間をＴとして設定しても良
い。
【００１８】図１０に示したように、時刻ｔ0 における
信号電圧パルス４２のパルス幅Δｔ(ｔ0 )を次式にした
がって設定する。
信号電圧パルス４２のパルス幅Δｔ(ｔ0 )を次式にした
がって設定する。
【００１９】
【数３】
【００２０】ここで、Δｔ0 は、パルス非印加期間にバ
イアス電圧が印加されなかった場合のパルス幅設定値で
ある。数１からわかるように、このようにすると、パル
ス非印加期間の電圧変化の影響が取り除かれ、所望の放
出電流Ｉe に正確に制御することができる。
イアス電圧が印加されなかった場合のパルス幅設定値で
ある。数１からわかるように、このようにすると、パル
ス非印加期間の電圧変化の影響が取り除かれ、所望の放
出電流Ｉe に正確に制御することができる。
【００２１】なお、図６に示したように、放出電流Ｉe
は電子放出時の印加電圧にも依存するので、数１に基づ
いて信号電圧パルス４２の電圧振幅値を調整しても同様
の効果が得られる。
は電子放出時の印加電圧にも依存するので、数１に基づ
いて信号電圧パルス４２の電圧振幅値を調整しても同様
の効果が得られる。
【００２２】
【実施例】本発明を用いた実施例を図１，図２，図４，
図１０を用いて説明する。絶縁性の基板１４上に下部電
極１３としてＡｌを１５ｎｍ形成する。Ａｌの形成に
は、例えばＲＦマグネトロンスパッタリングを用いる。
このＡｌをフォトリソグラフィー法などでパターニング
した後、エッチングし、図４のように、互いに平行な電
極群１３を形成する。このＡｌの表面を陽極酸化し、絶
縁層１２を形成する。陽極酸化の化成電流を小さな値に
制限することにより、絶縁層１２の膜質を向上させるこ
とができる。続いて、ＲＦマグネトロンスパッタリング
や蒸着法によりＡｕを５ｎｍ程度成膜し、上部電極１１
とする。この際、マスクなどを用いて、図４のように互
いに平行な電極群１１を形成する。
図１０を用いて説明する。絶縁性の基板１４上に下部電
極１３としてＡｌを１５ｎｍ形成する。Ａｌの形成に
は、例えばＲＦマグネトロンスパッタリングを用いる。
このＡｌをフォトリソグラフィー法などでパターニング
した後、エッチングし、図４のように、互いに平行な電
極群１３を形成する。このＡｌの表面を陽極酸化し、絶
縁層１２を形成する。陽極酸化の化成電流を小さな値に
制限することにより、絶縁層１２の膜質を向上させるこ
とができる。続いて、ＲＦマグネトロンスパッタリング
や蒸着法によりＡｕを５ｎｍ程度成膜し、上部電極１１
とする。この際、マスクなどを用いて、図４のように互
いに平行な電極群１１を形成する。
【００２３】このようにして作製したＭＩＭ電子放出源
の下部電極１３にはそれぞれ下部電極駆動回路２３を、
上部電極１１には上部電極駆動回路２１を接続する。こ
のＭＩＭ電子放出源を真空度１×(１／１０7）Torr程度
の真空槽内に入れて、上部電極駆動回路２１と下部電極
駆動回路２３で適当な電圧を発生させ、ＭＩＭ電子放出
源を動作させる。
の下部電極１３にはそれぞれ下部電極駆動回路２３を、
上部電極１１には上部電極駆動回路２１を接続する。こ
のＭＩＭ電子放出源を真空度１×(１／１０7）Torr程度
の真空槽内に入れて、上部電極駆動回路２１と下部電極
駆動回路２３で適当な電圧を発生させ、ＭＩＭ電子放出
源を動作させる。
【００２４】下部電極駆動回路２３，上部電極駆動回路
２１に入力する信号の処理回路を図１に示した。基準ク
ロック発生回路５６で作った基準クロックを走査信号発
生回路５７に入力し、図１０のＬ1〜Ｌ4に対応した走査
信号を発生させる。これを下部電極駆動回路２３に入力
して、所望の電圧振幅とバイアス電圧を有する波形とす
る。例えば、走査電圧パルス４１を印加しない期間のバ
イアス電圧を＋３Ｖ，パルス印加時の電圧を−３.５Ｖ
とする。一方、ＭＩＭ電子放出源から放出させようとす
る電子ビームのパターンに対応する画像データをいった
んフィールドメモリ５３に貯える。
２１に入力する信号の処理回路を図１に示した。基準ク
ロック発生回路５６で作った基準クロックを走査信号発
生回路５７に入力し、図１０のＬ1〜Ｌ4に対応した走査
信号を発生させる。これを下部電極駆動回路２３に入力
して、所望の電圧振幅とバイアス電圧を有する波形とす
る。例えば、走査電圧パルス４１を印加しない期間のバ
イアス電圧を＋３Ｖ，パルス印加時の電圧を−３.５Ｖ
とする。一方、ＭＩＭ電子放出源から放出させようとす
る電子ビームのパターンに対応する画像データをいった
んフィールドメモリ５３に貯える。
【００２５】図１０の時刻ｔ7 における信号電圧パルス
４２を決める方法を述べる。フィールドメモリ５３に貯
えられている情報をもとに、時刻ｔ3 から時刻ｔ7 まで
の信号電圧波形がわかるので、数２に基づいてα(ｔ7 )
を計算する。この計算は、補正係数演算回路５４におい
て行う。この計算結果をもとに、パルス幅変調回路５５
において数３に基づいたパルス幅に、フィールドメモリ
からの出力信号を調整する。この信号を直列／並列変換
回路５８を通じて、所定の上部電極駆動回路２１に入力
し、図１０のＵ2 に示したような電圧を発生させる。例
えば、信号電圧パルス４２を印加しない期間のバイアス
電圧を０Ｖ，パルス印加時の電圧を＋３.０ Ｖとする。
このようにして、図１０に示した電圧波形を発生させ
る。
４２を決める方法を述べる。フィールドメモリ５３に貯
えられている情報をもとに、時刻ｔ3 から時刻ｔ7 まで
の信号電圧波形がわかるので、数２に基づいてα(ｔ7 )
を計算する。この計算は、補正係数演算回路５４におい
て行う。この計算結果をもとに、パルス幅変調回路５５
において数３に基づいたパルス幅に、フィールドメモリ
からの出力信号を調整する。この信号を直列／並列変換
回路５８を通じて、所定の上部電極駆動回路２１に入力
し、図１０のＵ2 に示したような電圧を発生させる。例
えば、信号電圧パルス４２を印加しない期間のバイアス
電圧を０Ｖ，パルス印加時の電圧を＋３.０ Ｖとする。
このようにして、図１０に示した電圧波形を発生させ
る。
【００２６】なお、先に述べたように、放出電流Ｉe を
調整するのに、信号電圧パルスのパルス幅を変える代わ
りに電圧振幅を変えてもよい。この場合、図１のパルス
幅変調回路５５を取り除き、代わりに補正係数演算回路
５４の出力信号を上部電極駆動回路２１に入力し、電圧
振幅を調整すればよい。
調整するのに、信号電圧パルスのパルス幅を変える代わ
りに電圧振幅を変えてもよい。この場合、図１のパルス
幅変調回路５５を取り除き、代わりに補正係数演算回路
５４の出力信号を上部電極駆動回路２１に入力し、電圧
振幅を調整すればよい。
【００２７】また、本実施例の代わりに、上部電極１１
に走査電圧パルス４１を印加し、下部電極１３に信号電
圧パルス４２を印加しても良い。ただし、この場合、走
査電圧パルス４１が正電圧パルスになり、信号電圧パル
ス４２が負電圧パルスになる。
に走査電圧パルス４１を印加し、下部電極１３に信号電
圧パルス４２を印加しても良い。ただし、この場合、走
査電圧パルス４１が正電圧パルスになり、信号電圧パル
ス４２が負電圧パルスになる。
【００２８】図１１は、本発明の別の実施例を示したも
のである。Ｓｉなどの基板上にＡｌやＷなどの金属を成
膜し、これをフォトリソグラフィーなどでストライプ状
にパターン化し、下部電極リード１５を形成する。この
上に、蒸着法などで多結晶シリコンを１００ｎｍ程度の
膜厚で形成し、下部電極１３とする。次いで、多結晶シ
リコンの表面約５ｎｍを熱酸化などによりＳｉＯ2 と
し、絶縁層１２とする。さらに、その上部に下部電極リ
ード１５に直交するパターンで、ストライプ状にＡｕな
どの金属薄膜を形成し、上部電極１１とする。
のである。Ｓｉなどの基板上にＡｌやＷなどの金属を成
膜し、これをフォトリソグラフィーなどでストライプ状
にパターン化し、下部電極リード１５を形成する。この
上に、蒸着法などで多結晶シリコンを１００ｎｍ程度の
膜厚で形成し、下部電極１３とする。次いで、多結晶シ
リコンの表面約５ｎｍを熱酸化などによりＳｉＯ2 と
し、絶縁層１２とする。さらに、その上部に下部電極リ
ード１５に直交するパターンで、ストライプ状にＡｕな
どの金属薄膜を形成し、上部電極１１とする。
【００２９】このように形成した、薄膜型電子放出源の
下部電極リード１５に下部電極駆動回路２３を、上部電
極１１に上部電極駆動回路２１を結線する。各駆動回路
から発生させる電圧波形は、先に述べた実施例と同様で
ある。
下部電極リード１５に下部電極駆動回路２３を、上部電
極１１に上部電極駆動回路２１を結線する。各駆動回路
から発生させる電圧波形は、先に述べた実施例と同様で
ある。
【００３０】
【発明の効果】本発明によれば、ＭＩＭ電子放出素子を
マトリクス状に配列したＭＩＭ電子放出源を駆動する際
に、放出させようとする電子ビームパターン全体の情報
を、印加電圧にフィードバックすることにより、ビーム
パターンの変化による放出電流の変動を防ぎ、放出電流
量を正確に制御することができた。
マトリクス状に配列したＭＩＭ電子放出源を駆動する際
に、放出させようとする電子ビームパターン全体の情報
を、印加電圧にフィードバックすることにより、ビーム
パターンの変化による放出電流の変動を防ぎ、放出電流
量を正確に制御することができた。
【図１】本発明を用いた実施例における信号処理回路の
ブロック図。
ブロック図。
【図２】ＭＩＭ電子放出素子の構造を示した断面図。
【図３】ＭＩＭ電子放出素子に電圧を印加した時の電子
のエネルギの説明図。
のエネルギの説明図。
【図４】ＭＩＭ電子放出源への駆動回路の結線を示した
説明図。
説明図。
【図５】従来の印加電圧波形を示したタイミングチャー
ト。
ト。
【図６】ＭＩＭ電子放出素子の放出電流と印加電圧の関
係を示した特性図。
係を示した特性図。
【図７】ＭＩＭ電子放出素子に印加する電圧波形を示し
た説明図。
た説明図。
【図８】ＭＩＭ電子放出素子からの放出電流とバイアス
電圧との関係を示した特性図。
電圧との関係を示した特性図。
【図９】ＭＩＭ電子放出素子からの放出電流とパルス非
印加期間との関係を示した特性図。
印加期間との関係を示した特性図。
【図１０】本発明を用いた実施例における印加電圧波形
を示したタイミングチャート。
を示したタイミングチャート。
【図１１】本発明を用いた別の実施例を示した断面図。
２１…上部電極駆動回路、２３…下部電極駆動回路、５
３…フィールドメモリ、５４…補正係数演算回路、５５
…パルス幅変調回路、５５，５６…基準クロック発生回
路、５７…走査信号発生回路、５８…直列／並列変換回
路。
３…フィールドメモリ、５４…補正係数演算回路、５５
…パルス幅変調回路、５５，５６…基準クロック発生回
路、５７…走査信号発生回路、５８…直列／並列変換回
路。
Claims (1)
- 【請求項１】互いに平行な複数本の第一電極群とそれと
直交する第二電極群との間に絶縁層を挟み込んだ構造を
有するマトリクス型薄膜電子源を動作させる際に、前記
第一電極群に走査電圧パルスを印加し、前記第二電極群
に信号電圧パルスを印加して、前記走査電圧パルスと前
記信号電圧パルスの組合せにより所望のドットから電子
放出を起こして所望の形状パターンの電子ビームを放出
させる駆動方法において、前記形状パターンの情報に基
づいて、前記信号電圧パルスのパルス幅あるいは電圧振
幅を前記ドットごとに補正をして、放出電流量を正確に
制御することを特徴とするマトリクス型薄膜電子源の駆
動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30588594A JP3622241B2 (ja) | 1994-12-09 | 1994-12-09 | マトリクス型薄膜電子源の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30588594A JP3622241B2 (ja) | 1994-12-09 | 1994-12-09 | マトリクス型薄膜電子源の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08163471A true JPH08163471A (ja) | 1996-06-21 |
| JP3622241B2 JP3622241B2 (ja) | 2005-02-23 |
Family
ID=17950490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30588594A Expired - Fee Related JP3622241B2 (ja) | 1994-12-09 | 1994-12-09 | マトリクス型薄膜電子源の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3622241B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042414A (ja) * | 2005-08-03 | 2007-02-15 | Hitachi Ltd | 画像表示装置 |
-
1994
- 1994-12-09 JP JP30588594A patent/JP3622241B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042414A (ja) * | 2005-08-03 | 2007-02-15 | Hitachi Ltd | 画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3622241B2 (ja) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100347840B1 (ko) | 다중-전자원구동회로및이를포함한이미지형성장치 | |
| US6946800B2 (en) | Electron emitter, method of driving electron emitter, display and method of driving display | |
| US6060840A (en) | Method and control circuit for controlling an emission current in a field emission display | |
| US7230371B2 (en) | Light source | |
| US5201681A (en) | Method of emitting electrons | |
| EP0278405A2 (en) | Electron emission element and method of manufacturing the same | |
| US6784621B2 (en) | Field emission-type electron source and method of biasing the same | |
| EP1403897A2 (en) | Light emitting device | |
| US7379037B2 (en) | Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus | |
| US20050073233A1 (en) | Electron emitter | |
| JPH08163471A (ja) | マトリクス型薄膜電子源の駆動方法 | |
| JPH04249827A (ja) | 電界放出型カソードアレイの製造方法 | |
| US20040085010A1 (en) | Electron emitter, drive circuit of electron emitter and method of driving electron emitter | |
| JPH10153979A (ja) | 表示装置および電子線応用機器 | |
| US20050062390A1 (en) | Light emitting device | |
| US20050280346A1 (en) | Display device | |
| US20070188418A1 (en) | Electron-emitting apparatus and method for emitting electrons | |
| EP0964421A1 (en) | Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus | |
| US7474060B2 (en) | Light source | |
| US20060082317A1 (en) | Electron-emitting apparatus | |
| JP2852356B2 (ja) | フィールドエミッタの表面改質方法 | |
| JPH08264104A (ja) | 強誘電体電子放出冷陰極 | |
| JPH07249368A (ja) | 電界放出素子及びその製造方法 | |
| WO2003073480A2 (en) | Emission layer formed by rapid thermal formation process | |
| JP3975929B2 (ja) | 電界放射型電子源の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |