JPH08154020A - Fet power amplifier - Google Patents
Fet power amplifierInfo
- Publication number
- JPH08154020A JPH08154020A JP29324094A JP29324094A JPH08154020A JP H08154020 A JPH08154020 A JP H08154020A JP 29324094 A JP29324094 A JP 29324094A JP 29324094 A JP29324094 A JP 29324094A JP H08154020 A JPH08154020 A JP H08154020A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- fet
- final
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は高周波電力増幅装置に関
し、特に高周波電力増幅効率を良好としたＦＥＴ高周波
電力増幅装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency power amplifying device, and more particularly to an FET high frequency power amplifying device having a good high frequency power amplifying efficiency.
【０００２】[0002]
【従来の技術】従来、２段以上の従属接続で構成される
高周波電力増幅装置において、最終段ＦＥＴ増幅器をド
ライブするドライブ段のＦＥＴ増幅器（最終段以外の増
幅段）は、最終段が最大出力となる飽和状態でも線形領
域で動作するようにバイアス条件を考慮している。これ
は、使用しているＦＥＴが利得及び飽和出力に温度特性
を有していることから、温度変化に対しても、最終段の
ＦＥＴ増幅器を充分にドライブできるようドライブ段の
能力に余裕をもたせている為である。図６は、ドライブ
段増幅器最終段のブロック構成と各々の入出力特性を示
す図である。本図（ａ）において、１は入力端子、２は
ドライブ段増幅器、３は最終段増幅器、４は出力端子で
ある。図６（ｂ）はドライブ段の入出力特性、消費電力
特性、図６（Ｃ）は最終段の入出力特性を示す。図６
（Ｃ）の常温時の入出力特性２１において、最終段出力
の飽和出力近くのＡ点を得るために通常入力レベルはＢ
点とまる。また、温度変化時の入出力特性２２におい
て、利得が低下した場合に同一の出力を得るため更にＣ
点の入力が必要となる。一方、図６（ｂ）のドライブ段
の入出力特性２３において、ドライブ段の出力レベルは
通常温度変動時の利得低下まで対応できるようＣ点まで
使用できるバイアス電圧に設定される。その結果、ドラ
イブ段の入力電圧対消費電力特性２４に基づき、ドライ
ブ段の消費電力はＥ点となり常温時の消費電力Ｆ点より
も増加した状態で使用している。即ち、通常の温度で使
用している時は、電力増幅装置が効率的に最良の状態に
なっていないことになる。2. Description of the Related Art Conventionally, in a high-frequency power amplifier device having two or more stages of cascade connection, the final stage of the drive amplifiers (amplification stages other than the final stage) of the drive stage driving the final stage FET amplifier is the maximum output. The bias condition is taken into consideration so that the device operates in the linear region even in a saturated state. This is because the FET used has temperature characteristics in gain and saturation output, so that the drive stage should have sufficient capacity to drive the FET amplifier in the final stage sufficiently even with temperature changes. Because it is. FIG. 6 is a diagram showing the block configuration of the final stage of the drive stage amplifier and the input / output characteristics of each. In this figure (a), 1 is an input terminal, 2 is a drive stage amplifier, 3 is a final stage amplifier, and 4 is an output terminal. FIG. 6B shows the input / output characteristics and power consumption characteristics of the drive stage, and FIG. 6C shows the input / output characteristics of the final stage. Figure 6
In the input / output characteristic 21 at room temperature in (C), the normal input level is B in order to obtain point A near the saturated output of the final stage output.
Stop at the point. Further, in the input / output characteristic 22 at the time of temperature change, in order to obtain the same output when the gain is reduced, C
You need to enter points. On the other hand, in the input / output characteristics 23 of the drive stage in FIG. 6B, the output level of the drive stage is set to a bias voltage that can be used up to point C so that it can cope with a decrease in gain during normal temperature fluctuations. As a result, based on the input voltage-to-power consumption characteristic 24 of the drive stage, the power consumption of the drive stage becomes point E, which is higher than the power consumption point F at room temperature. That is, when used at normal temperature, the power amplification device is not efficiently in the best state.
【０００３】また、他の従来例としては、ＦＥＴ増幅器
の温度特性を補償する例として特開平３−９９５０３号
公報による構成を図７示す。本図において、符号１は入
力端子、２はドライブ段増幅器、３は最終段増幅器、４
は出力端子、８はドレイン電圧制御電源回路、９は電源
入力端子、１０は温度センサ、１１はオペアンプ、１２
は可変減衰器である。入力端子から入力された信号はド
ライブ段増幅器２、最終段増幅器３により増幅され、出
力端子４に出力する。この時、温度センサ１０からオペ
アンプ１１を介して可変減衰器１２とドレイン電圧制御
電源回路８を同時に制御し、温度変化に対して利得補償
及び消費電力の増加を抑えるようにしている。As another conventional example, FIG. 7 shows a configuration according to Japanese Patent Laid-Open No. 3-99503 as an example of compensating the temperature characteristic of an FET amplifier. In the figure, reference numeral 1 is an input terminal, 2 is a drive stage amplifier, 3 is a final stage amplifier, 4
Is an output terminal, 8 is a drain voltage control power supply circuit, 9 is a power supply input terminal, 10 is a temperature sensor, 11 is an operational amplifier, 12
Is a variable attenuator. The signal input from the input terminal is amplified by the drive stage amplifier 2 and the final stage amplifier 3 and output to the output terminal 4. At this time, the variable attenuator 12 and the drain voltage control power supply circuit 8 are simultaneously controlled from the temperature sensor 10 via the operational amplifier 11 to suppress gain compensation and increase in power consumption with respect to temperature changes.
【０００４】[0004]
【発明が解決しようとする課題】この従来の多段接続し
た電力増幅装置の構成では温度変化により最終段の利得
が低下する分をドライブ段の出力レベルを予め上げてい
る為、通常の温度で使用した場合の消費電力が増加して
電力増幅装置全体の効率が低下するという問題があっ
た。In the configuration of the conventional power amplifier device connected in multiple stages, the output level of the drive stage is raised in advance to the extent that the gain of the final stage is lowered due to temperature change, and therefore, it is used at normal temperature. In that case, there is a problem that the power consumption increases and the efficiency of the entire power amplifier device decreases.
【０００５】従って、本発明の目的は温度変化により利
得が変化した場合でもドライブ段のバイアス条件を最適
に設定し、全体の効率が最適となるような電力増幅装置
の提供にある。Therefore, it is an object of the present invention to provide a power amplification device in which the bias condition of the drive stage is optimally set and the overall efficiency is optimized even when the gain changes due to temperature change.
【０００６】[0006]
【課題を解決するための手段】本発明のＦＥＴ電力増幅
装置は、複数のＦＥＴ増幅器を従属接続したＦＥＴ電力
増幅装置において、最終段のＦＥＴ増幅器出力部と入力
部にそれぞれレベル検出手段と、前記最終段のＦＥＴ増
幅器以外のＦＥＴ増幅器のドレイン端子に供給する電圧
を制御する電源回路と、前記最終段のＦＥＴ増幅器の出
力レベル及び入力レベルを入力し、前記電源回路の出力
電圧を変化させる第１の制御回路とを備えたことを特徴
とする。The FET power amplifying apparatus of the present invention is a FET power amplifying apparatus in which a plurality of FET amplifiers are connected in cascade, and a level detecting means is provided at each of the FET amplifier output section and the input section at the final stage, A power supply circuit that controls the voltage supplied to the drain terminal of an FET amplifier other than the final-stage FET amplifier, and a first power-supply circuit that changes the output voltage of the power-supply circuit by inputting the output level and input level of the final-stage FET amplifier And a control circuit of.
【０００７】[0007]
【実施例】次に本発明について図面を参照にして説明す
る。The present invention will be described below with reference to the drawings.
【０００８】図１は本発明の一実施例を示すブロック図
である。本図において、符号１は入力端子、２はドライ
ブ段増幅器、３は最終段増幅器、４は出力端子、５は入
力部レベル検出器、６は出力部レベル検出器、７は制御
回路、８はドレイン電圧制御電源回路、９は電源入力端
子である。FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, reference numeral 1 is an input terminal, 2 is a drive stage amplifier, 3 is a final stage amplifier, 4 is an output terminal, 5 is an input level detector, 6 is an output level detector, 7 is a control circuit, and 8 is The drain voltage control power supply circuit 9 is a power supply input terminal.
【０００９】入力端子１に入力された信号は、ドライブ
段増幅器２、最終段増幅器３により増幅され４に出力さ
れる。最終段増幅器３の入力部及び出力部のレベル検出
部によりレベルを検出、すなわち最終段増幅器３の利得
を検出し、その利得に応じてドライブ段の出力が効率最
大の状態でドライブできるように、制御回路７から電源
回路８を制御してドライブ段に最適なドレイン電圧を供
給している。図２は、図１の入出力特性を示す図であ
る。また、図２（ａ）はドライブ段の入出力特性と消費
電力特性、図２（ｂ）は最終段の入出力特性を示す図で
ある。図２（ｂ）により最終段出力Ａ点を得るために常
温時の通常入力レベルはＢ点の出力レベルとなる。この
出力レベルを得るためドライブ段の出力は図６（ｂ）の
入出力特性２３よりも飽和点の小さいドライブ段の入出
力特性２６に従ってＢ点の出力を得る。また、入出力特
性２６に対応する同図の入力電圧対消費電力特性２５に
より消費電力はＤ点となる。次に温度変化により最終段
の利得低下した場合に同一出力とするためには更にＣ点
の入力が必要となる。この時必要なドライブ段の最大出
力はＢ点であるが、利得低下をレベル検出器５とレベル
検出器６により検出し制御回路７により電源回路８の電
源電圧を制御しドライブ段のバイアス点を上げることに
より、図６に示した入出力特性２３と同一の特性として
最大出力はＣ点の出力を得る。また、消費電力は対応す
る入力電圧対消費電力特性２４に従ってＥ点となる。も
しドライブ段の電源電圧を制御せずに常に最大出力Ｃ点
が出せるよう設定しておくと、図６（ｂ）同一の特性を
有しているため最終段の入力がＢ点で済む利得の時でも
入出力特性２３に従って消費電力はＦ点となる。この消
費電力はＤ点の消費電力よりもかなり大きい値である。
従って、最終段の利得に応じて、ドライブ段の電源電圧
を制御することにより消費電力を最適に設定でき増幅装
置全体の効率を向上できる。The signal input to the input terminal 1 is amplified by the drive stage amplifier 2 and the final stage amplifier 3 and output to 4. The levels are detected by the level detection units of the input unit and the output unit of the final stage amplifier 3, that is, the gain of the final stage amplifier 3 is detected, and the output of the drive stage can be driven in a state of maximum efficiency according to the gain, The control circuit 7 controls the power supply circuit 8 to supply the optimum drain voltage to the drive stage. FIG. 2 is a diagram showing the input / output characteristics of FIG. 2A shows the input / output characteristics and power consumption characteristics of the drive stage, and FIG. 2B shows the input / output characteristics of the final stage. According to FIG. 2B, the normal input level at room temperature is the output level at point B in order to obtain point A at the final stage output. In order to obtain this output level, the output of the drive stage obtains the output at point B according to the input / output characteristic 26 of the drive stage having a smaller saturation point than the input / output characteristic 23 of FIG. 6B. Further, the power consumption becomes point D due to the input voltage vs. power consumption characteristic 25 of the figure corresponding to the input / output characteristic 26. Next, in order to obtain the same output when the gain of the final stage is lowered due to the temperature change, it is necessary to further input the point C. At this time, the maximum output of the drive stage required is point B, but the gain decrease is detected by the level detector 5 and the level detector 6, and the control circuit 7 controls the power supply voltage of the power supply circuit 8 to set the bias point of the drive stage. By increasing the maximum output, the output at the point C is obtained as the same characteristic as the input / output characteristic 23 shown in FIG. Further, the power consumption is point E according to the corresponding input voltage-power consumption characteristic 24. If the maximum output point C is set to be always output without controlling the power supply voltage of the drive stage, the gain at the input of the final stage can be made at the point B because it has the same characteristics as shown in FIG. 6 (b). Even at times, the power consumption becomes F point according to the input / output characteristic 23. This power consumption is considerably larger than the power consumption at point D.
Therefore, the power consumption can be optimally set by controlling the power supply voltage of the drive stage according to the gain of the final stage, and the efficiency of the entire amplification device can be improved.
【００１０】ここで、電源回路８の詳細を図３に示す。Details of the power supply circuit 8 are shown in FIG.
【００１１】本図において、電源入力端子９に入力され
た直流電圧は、制御回路７の出力電圧をＰＷＭ（パルス
幅変調回路）２０でパルス幅制御されたパルス信号に
て、スイッチングトランジスタＱ２１をスイッチングさ
れる。トランスＴ1 に発生するスイッチング電圧は、ダ
イオードＤ1 ，Ｄ2 を通してコイルＬ1 とコンデンサＣ
1 による整流回路を通して直流電圧Ｖd が得られる。In the figure, the DC voltage input to the power supply input terminal 9 switches the output voltage of the control circuit 7 by a pulse signal whose pulse width is controlled by a PWM (pulse width modulation circuit) 20 to switch the switching transistor Q21. To be done. The switching voltage generated in the transformer T 1 is applied to the coil L 1 and the capacitor C through the diodes D 1 and D 2.
A DC voltage V d is obtained through the rectifier circuit of 1 .
【００１２】すなわち、制御回路７の出力電圧に基づい
て出力電圧が制御可能なスイッチングレキュレータ回路
となっている。That is, it is a switching rectifier circuit whose output voltage can be controlled based on the output voltage of the control circuit 7.
【００１３】次に、制御回路７の構成及びその動作を示
す。Next, the structure and operation of the control circuit 7 will be described.
【００１４】図４は、制御回路７のブロック図である。FIG. 4 is a block diagram of the control circuit 7.
【００１５】本図において、レベル検出器５，レベル検
出器６の各出力レベルをＡ／Ｄコンバータ３１に入力
し、ｃｐｕ３２，メモリ３３にて以下の制御動作を行っ
た後、Ａ／Ｄコンバータ３４に出力電圧として出力す
る。即ち、ドライブ段増幅器２の出力レベルに対して効
率最大となる電源電圧のデータをあらかじめ取得し、出
力レベルと効率最大の電源電圧を１対１のテーブルとし
て制御回路内のメモリーに入力しておく。また、前述の
ごとく電源回路８は、スイッチング電源で構成されお
り、制御信号により効率を損なうことなく出力電圧を可
変できる。In this figure, the output levels of the level detector 5 and the level detector 6 are input to the A / D converter 31, and the cpu 32 and the memory 33 perform the following control operations, and then the A / D converter 34. To the output voltage. That is, the data of the power supply voltage having the maximum efficiency with respect to the output level of the drive stage amplifier 2 is acquired in advance, and the output level and the power supply voltage having the maximum efficiency are input to the memory in the control circuit as a one-to-one table. . Further, as described above, the power supply circuit 8 is composed of the switching power supply, and the output voltage can be changed by the control signal without impairing the efficiency.
【００１６】この制御信号電圧と電源出力電圧との関係
も同様にメモリ３３に記憶しておく。The relationship between the control signal voltage and the power supply output voltage is similarly stored in the memory 33.
【００１７】最終段増幅器３の入力部のレベル検出部５
と出力部のレベル検出部６との各出力電圧を入力し、そ
の差分をとり、最終段の動作利得が計算できる。この計
算結果によってドライブ段増幅器２の動作出力レベルが
分かる。The level detector 5 at the input of the final stage amplifier 3
And the output voltage of the level detection unit 6 of the output unit are input, and the difference between them is calculated, and the operating gain of the final stage can be calculated. From this calculation result, the operating output level of the drive stage amplifier 2 can be known.
【００１８】この動作出力レベルは、前述したメモリ内
テーブルから効率最大となる電源電圧を読み出し、その
電源電圧を電源回路８から出力するよう制御出力電圧を
得ている。As for this operation output level, the power supply voltage which maximizes the efficiency is read from the above-mentioned internal table and the control output voltage is obtained so that the power supply voltage is output from the power supply circuit 8.
【００１９】また、レベル検出部５，６は、共に高周波
信号を検波できれば良く一般に用いられるようにカップ
ラー，検波器，低周波増幅器で簡単に構成しうる。Further, the level detectors 5 and 6 only need to be capable of detecting a high frequency signal, and can be simply constructed by a coupler, a detector and a low frequency amplifier as generally used.
【００２０】図５は本発明による他の実施例のブロック
図である。本図において、最終段の利得を最終段増幅器
３近傍に設置した温度センサ１０で検出しドライブ段増
幅器２のバイアスを制御回路１３により制御するように
したものである。FIG. 5 is a block diagram of another embodiment according to the present invention. In the figure, the gain of the final stage is detected by a temperature sensor 10 installed near the final stage amplifier 3, and the bias of the drive stage amplifier 2 is controlled by a control circuit 13.
【００２１】本実施例の制御回路１３は、図１の制御回
路７とは、レベル検出器５，６の出力電圧の差から利得
を求めるのと異なり最終段増幅器３の温度対利得の関係
を予め測定しておきその値を記憶し、実際の温度を温度
センサ１０の出力を入力して、利得を求めることを除い
て、他の動作は同一である。The control circuit 13 of this embodiment differs from the control circuit 7 of FIG. 1 in that the gain is obtained from the difference between the output voltages of the level detectors 5 and 6, and the relationship between the temperature and the gain of the final stage amplifier 3 is shown. Other operations are the same except that the value is measured in advance and the value is stored and the actual temperature is input to the output of the temperature sensor 10 to obtain the gain.
【００２２】[0022]
【発明の効果】以上説明したように本発明によれば、最
終段の利得に応じてドライブ段のバイアス条件を消費電
力ミニマム、すなわち効率最大となるように、ドライブ
段のドレイン電源電圧を制御することにより常に電源効
率の高い増幅装置が実現できる。As described above, according to the present invention, the drain power supply voltage of the drive stage is controlled so that the bias condition of the drive stage becomes the minimum power consumption, that is, the maximum efficiency, according to the gain of the final stage. As a result, an amplifier with high power efficiency can be realized at all times.
【図１】本発明による一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment according to the present invention.
【図２】図１の実施例の入出力及び消費電力の特性を示
す図である。FIG. 2 is a diagram showing input / output and power consumption characteristics of the embodiment of FIG.
【図３】図１の実施例の電源回路８の構成を示す図であ
る。FIG. 3 is a diagram showing a configuration of a power supply circuit 8 of the embodiment shown in FIG.
【図４】図１の実施例の制御回路７の構成を示す図であ
る。FIG. 4 is a diagram showing a configuration of a control circuit 7 of the embodiment shown in FIG.
【図５】本発明の他の実施例のブロック図である。FIG. 5 is a block diagram of another embodiment of the present invention.
【図６】従来の電力増幅器のブロック図と、入出力及び
消費電力の特性を示す図である。FIG. 6 is a block diagram of a conventional power amplifier and a diagram showing characteristics of input / output and power consumption.
【図７】従来の他の電力増幅器のブロック図を示す図で
ある。FIG. 7 is a diagram showing a block diagram of another conventional power amplifier.
【符号の説明】 １ 入力端子 ２ ドライブ段増幅器 ３ 最終段増幅器 ４ 出力端子 ５ 入力部レベル検出器 ６ 出力部レベル検出器 ７ 制御回路 ８ ドレイン電圧制御電源回路 ９ 電源入力端子 １０ 温度センサ １１ オペアンプ １２ 可変減衰器 １３ 制御回路 ２０ パルス幅変調回路 ２１ 最終段増幅器の常温時の入出力の特性 ２２ 最終段増幅器の温度変化時の入出力特性 ２３ ドライブ段増幅器の入出力特性（温度変動） ２４ ドライブ段増幅器の入力電圧対消費電力特性
（温度変動） ２５ ドライブ段増幅器の入力電圧対消費電力特性
（温度変動） ２６ ドライブ段増幅器の入出力特性（常温） Ｑ１ スイッチングトランジスタ Ｄ1 ，Ｄ2 ダイオード Ｌ1 コイル Ｃ1 コンデンサ Ｔ1 トランス[Description of symbols] 1 input terminal 2 drive stage amplifier 3 final stage amplifier 4 output terminal 5 input level detector 6 output level detector 7 control circuit 8 drain voltage control power supply circuit 9 power input terminal 10 temperature sensor 11 operational amplifier 12 Variable attenuator 13 Control circuit 20 Pulse width modulation circuit 21 Input / output characteristics of final stage amplifier at room temperature 22 Input / output characteristics of final stage amplifier when temperature changes 23 Drive stage amplifier input / output characteristics (temperature fluctuation) 24 Drive stage Amplifier input voltage-power consumption characteristics (temperature fluctuation) 25 Drive stage amplifier input voltage-power consumption characteristics (temperature fluctuation) 26 Drive stage amplifier input / output characteristics (normal temperature) Q1 Switching transistor D 1 , D 2 diode L 1 coil C 1 capacitor T 1 transformer
【手続補正書】[Procedure amendment]
【提出日】平成７年７月１０日[Submission date] July 10, 1995
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００２[Name of item to be corrected] 0002
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００２】[0002]
【従来の技術】従来、２段以上の従属接続で構成される
高周波電力増幅装置において、最終段ＦＥＴ増幅器をド
ライブするドライブ段のＦＥＴ増幅器（最終段以外の増
幅段）は、最終段が最大出力となる飽和状態でも線形領
域で動作するようにバイアス条件を考慮している。これ
は、使用しているＦＥＴが利得及び飽和出力に温度特性
を有していることから、温度変化に対しても、最終段の
ＦＥＴ増幅器を充分にドライブできるようドライブ段の
能力に余裕をもたせている為である。図６は、ドライブ
段増幅器最終段のブロック構成と各々の入出力特性を示
す図である。本図（ａ）において、１は入力端子、２は
ドライブ段増幅器、３は最終段増幅器、４は出力端子で
ある。図６（ｂ）はドライブ段の入出力特性、消費電力
特性、図６（Ｃ）は最終段の入出力特性を示す。図６
（Ｃ）の常温時の入出力特性２１において、最終段出力
の飽和出力近くのＡ点を得るために通常入力レベルはＢ
点となる。また、温度変化時の入出力特性２２におい
て、利得が低下した場合に同一の出力を得るため更にＣ
点の入力が必要となる。一方、図６（ｂ）のドライブ段
の入出力特性２３において、ドライブ段の出力レベルは
通常温度変動時の利得低下まで対応できるようＣ点まで
使用できるバイアス電圧に設定される。その結果、ドラ
イブ段の入力電圧対消費電力特性２４に基づき、ドライ
ブ段の消費電力はＥ点となり常温時の消費電力Ｆ点より
も増加した状態で使用している。即ち、通常の温度で使
用している時は、電力増幅装置が効率的に最良の状態に
なっていないことになる。請求項２記載のカウンタ部
は、クロック信号をカウントし、前記パラレルシリアル
変換部を動作させるロードパルスとＭ発のクロックパル
スを発生する手段と、前記シリアルパラレル変換部を動
作させる前記Ｍ発のクロックの反転信号発生手段と、前
記ラッチ部をラッチさせるラッチパルス発生手段とを有
することを特徴とするＬＳＩ入出力信号制御手段。2. Description of the Related Art Conventionally, in a high-frequency power amplifier device having two or more stages of cascade connection, the final stage of the drive amplifiers (amplification stages other than the final stage) of the drive stage driving the final stage FET amplifier is the maximum output. The bias condition is taken into consideration so that the device operates in the linear region even in a saturated state. This is because the FET used has temperature characteristics in gain and saturation output, so that the drive stage should have sufficient capacity to drive the FET amplifier in the final stage sufficiently even with temperature changes. Because it is. FIG. 6 is a diagram showing the block configuration of the final stage of the drive stage amplifier and the input / output characteristics of each. In this figure (a), 1 is an input terminal, 2 is a drive stage amplifier, 3 is a final stage amplifier, and 4 is an output terminal. FIG. 6B shows the input / output characteristics and power consumption characteristics of the drive stage, and FIG. 6C shows the input / output characteristics of the final stage. Figure 6
In the input / output characteristic 21 at room temperature in (C), the normal input level is B in order to obtain point A near the saturated output of the final stage output.
Point and ing. Further, in the input / output characteristic 22 at the time of temperature change, in order to obtain the same output when the gain is reduced, C
You need to enter points. On the other hand, in the input / output characteristics 23 of the drive stage in FIG. 6B, the output level of the drive stage is set to a bias voltage that can be used up to point C so that it can cope with a decrease in gain during normal temperature fluctuations. As a result, based on the input voltage-to-power consumption characteristic 24 of the drive stage, the power consumption of the drive stage becomes point E, which is higher than the power consumption point F at room temperature. That is, when used at normal temperature, the power amplification device is not efficiently in the best state. 3. The counter unit according to claim 2, which counts a clock signal to generate a load pulse for operating the parallel / serial conversion unit and M clock pulses, and the M clock for operating the serial / parallel conversion unit. inverting signal generating means and, LSI output signal control means, characterized in that it comprises a latch pulse generating means for latching the latching portion of the.
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００９[Correction target item name] 0009
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００９】入力端子１に入力された信号は、ドライブ
段増幅器２、最終段増幅器３により増幅され４に出力さ
れる。最終段増幅器３の入力部及び出力部のレベル検出
部によりレベルを検出、すなわち最終段増幅器３の利得
を検出し、その利得に応じてドライブ段の出力が効率最
大の状態でドライブできるように、制御回路７から電源
回路８を制御してドライブ段に最適なドレイン電圧を供
給している。図２は、図１の入出力特性を示す図であ
る。また、図２（ａ）はドライブ段の入出力特性と消費
電力特性、図２（ｂ）は最終段の入出力特性を示す図で
ある。図２（ｂ）により最終段出力Ａ点を得るために常
温時の通常入力レベルはＢ点の出力レベルとなる。この
出力レベルを得るためドライブ段の出力は図６（ｂ）の
入出力特性２３よりも飽和点の小さいドライブ段の入出
力特性２６に従ってＢ点の出力を得る。また、入出力特
性２６に対応する同図の入力電圧対消費電力特性２５に
より消費電力はＤ点となる。次に温度変化により最終段
の利得低下した場合に同一出力とするためには更にＣ点
の入力が必要となる。この時可能なドライブ段の最大出
力はＢ点であるが、利得低下をレベル検出器５とレベル
検出器６により検出し制御回路７により電源回路８の電
源電圧を制御しドライブ段のバイアス点を上げることに
より、図６に示した入出力特性２３と同一の特性として
最大出力はＣ点の出力を得る。また、消費電力は対応す
る入力電圧対消費電力特性２４に従ってＥ点となる。も
しドライブ段の電源電圧を制御せずに常に最大出力Ｃ点
が出せるよう設定しておくと、図６（ｂ）同一の特性を
有しているため最終段の入力がＢ点で済む利得の時でも
入出力特性２３に従って消費電力はＦ点となる。この消
費電力はＤ点の消費電力よりもかなり大きい値である。
従って、最終段の利得に応じて、ドライブ段の電源電圧
を制御することにより消費電力を最適に設定でき増幅装
置全体の効率を向上できる。The signal input to the input terminal 1 is amplified by the drive stage amplifier 2 and the final stage amplifier 3 and output to 4. The levels are detected by the level detection units of the input unit and the output unit of the final stage amplifier 3, that is, the gain of the final stage amplifier 3 is detected, and the output of the drive stage can be driven in a state of maximum efficiency according to the gain, The control circuit 7 controls the power supply circuit 8 to supply the optimum drain voltage to the drive stage. FIG. 2 is a diagram showing the input / output characteristics of FIG. 2A shows the input / output characteristics and power consumption characteristics of the drive stage, and FIG. 2B shows the input / output characteristics of the final stage. According to FIG. 2B, the normal input level at room temperature is the output level at point B in order to obtain point A at the final stage output. In order to obtain this output level, the output of the drive stage obtains the output at point B according to the input / output characteristic 26 of the drive stage having a smaller saturation point than the input / output characteristic 23 of FIG. 6B. Further, the power consumption becomes point D due to the input voltage vs. power consumption characteristic 25 of the figure corresponding to the input / output characteristic 26. Next, in order to obtain the same output when the gain of the final stage is lowered due to the temperature change, it is necessary to further input the point C. The maximum output of this time can drive stage is point B, controls the power supply voltage of the power supply circuit 8 by the control circuit 7 detects the gain reduction by the level detector 5 and the level detector 6 a bias point of the drive stage By increasing the maximum output, the output at the point C is obtained as the same characteristic as the input / output characteristic 23 shown in FIG. Further, the power consumption is point E according to the corresponding input voltage-power consumption characteristic 24. If the maximum output point C is set to be always output without controlling the power supply voltage of the drive stage, the gain of the final stage input at the point B can be obtained because it has the same characteristics as shown in FIG. 6 (b). Even at times, the power consumption becomes F point according to the input / output characteristic 23. This power consumption is considerably larger than the power consumption at point D.
Therefore, the power consumption can be optimally set by controlling the power supply voltage of the drive stage according to the gain of the final stage, and the efficiency of the entire amplification device can be improved.
Claims (7)
Ｔ電力増幅装置において、最終段のＦＥＴ増幅器の出力
部と入力部のレベルを検出するレベル検出手段と、前記
最終段のＦＥＴ増幅器以外のＦＥＴ増幅器のドレイン端
子のバイアス電圧を制御する電源回路と、前記レベル検
出手段の出力を入力し、前記電源回路の出力電圧を変化
させる第１の制御回路とを具備することを特徴とするＦ
ＥＴ電力増幅装置。1. An FE in which a plurality of FET amplifiers are connected in cascade.
In the T-power amplifier, level detection means for detecting the level of the output section and the input section of the final-stage FET amplifier, a power supply circuit for controlling the bias voltage of the drain terminal of the FET amplifier other than the final-stage FET amplifier, A first control circuit for inputting the output of the level detecting means and changing the output voltage of the power supply circuit.
ET power amplifier.
ＥＴ増幅器の出力部と入力部の各々のレベル検出出力を
入力し、両出力電圧の差分をとり、前記最終段の利得を
求め、前記利得に対して前記最終段のＦＥＴ増幅器以外
のＦＥＴ増幅器の効率が最適となるバイアス電圧を前記
電源回路より供給するよう制御することを特徴とする請
求項１記載のＦＥＴ電力増幅装置。2. The first control circuit comprises an F of the final stage.
The level detection outputs of the output section and the input section of the ET amplifier are input, the difference between both output voltages is calculated, the gain of the final stage is obtained, and the gain of the FET amplifier other than the FET amplifier of the final stage is calculated with respect to the gain. 2. The FET power amplifying device according to claim 1, wherein a bias voltage that optimizes efficiency is controlled to be supplied from the power supply circuit.
された前記最終段のＦＥＴ増幅器以外のＦＥＴ増幅器の
動作出力レベルに対する効率を最適とするバイアス電圧
及び前記電源回路の制御電圧とに基づき、前記利得を検
出して得られる所要動作レベルに対する最適なバイアス
電圧を決定することを特徴とする請求項２記載のＦＥＴ
電力増幅装置。3. The first control circuit is based on a bias voltage and a control voltage of the power supply circuit that optimize efficiency with respect to an operation output level of an FET amplifier other than the final-stage FET amplifier, which is stored in advance. 3. The FET according to claim 2, wherein an optimum bias voltage for a required operation level obtained by detecting the gain is determined.
Power amplifier.
Ｔ電力増幅装置において、最終段のＦＥＴ増幅器の近傍
に設置した温度センサと、 前記最終段のＦＥＴ増幅器以外のＦＥＴ増幅器のドレイ
ン端子のバイアス電圧を制御する電源回路と、 前記最終段のＦＥＴ増幅器の近傍に設置した前記温度セ
ンサの出力を入力し、前記電源回路の出力電圧を変化さ
せる第２の制御回路とを有することを特徴とするＦＥＴ
電力増幅装置。4. An FE in which a plurality of FET amplifiers are connected in cascade.
In the T-power amplifier, a temperature sensor installed near the final-stage FET amplifier, a power supply circuit that controls the bias voltage of the drain terminal of an FET amplifier other than the final-stage FET amplifier, and a final-stage FET amplifier A second control circuit for inputting the output of the temperature sensor installed in the vicinity and changing the output voltage of the power supply circuit,
Power amplifier.
ＥＴ増幅器近傍の温度を入力し、あらかじめ記憶してあ
る温度と前記最終段のＦＥＴ増幅器以外のＦＥＴ増幅器
の効率が最適となるバイアス電圧との関係に基づき、前
記最終段のＦＥＴ増幅器以外のＦＥＴ増幅器の効率が最
適となるバイアス電圧を前記電源回路より供給するよう
制御することを特徴とする請求項４記載のＦＥＴ電力増
幅装置。5. The second control circuit includes an F of the final stage.
An FET amplifier other than the final-stage FET amplifier is input on the basis of a relationship between a temperature stored in advance near the ET amplifier and a bias voltage at which the efficiency of an FET amplifier other than the final-stage FET amplifier is optimized. The FET power amplification device according to claim 4, wherein a bias voltage that optimizes the efficiency of is controlled so as to be supplied from the power supply circuit.
路の出力電圧で出力電圧が制御できるスイッチイングレ
ギュレータを用いることを特徴とする請求項１又は４記
載のＦＥＴ電力増幅装置。6. The FET power amplification device according to claim 1, wherein the power supply circuit uses a switching regulator whose output voltage can be controlled by the output voltage of the first or second control circuit.
Ｔ電力増幅装置において、 最終段のＦＥＴ増幅器の利得に応じて、前段最終段以外
のＦＥＴ増幅器のバイアス条件が効率最大となるようド
レイン電圧の制御を行うことを特徴とするＦＥＴ電力増
幅装置。7. An FE in which a plurality of FET amplifiers are connected in cascade.
In the T power amplification device, the drain voltage is controlled so that the bias condition of the FET amplifier other than the final stage FET amplifier is maximized in efficiency according to the gain of the final stage FET amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29324094A JP2738316B2 (en) | 1994-11-28 | 1994-11-28 | FET power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29324094A JP2738316B2 (en) | 1994-11-28 | 1994-11-28 | FET power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154020A true JPH08154020A (en) | 1996-06-11 |
| JP2738316B2 JP2738316B2 (en) | 1998-04-08 |
Family
ID=17792255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29324094A Expired - Fee Related JP2738316B2 (en) | 1994-11-28 | 1994-11-28 | FET power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738316B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173982A (en) * | 2005-12-19 | 2007-07-05 | Toshiba Corp | Temperature compensation amplifier |
| JP2008271517A (en) * | 2007-03-23 | 2008-11-06 | Matsushita Electric Ind Co Ltd | High frequency power amplifier and amplification method, and semiconductor device |
| WO2010044346A1 (en) * | 2008-10-16 | 2010-04-22 | 日本電気株式会社 | Power amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113312U (en) * | 1987-01-16 | 1988-07-21 | ||
| JPS63133716U (en) * | 1987-02-21 | 1988-09-01 |
-
1994
- 1994-11-28 JP JP29324094A patent/JP2738316B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113312U (en) * | 1987-01-16 | 1988-07-21 | ||
| JPS63133716U (en) * | 1987-02-21 | 1988-09-01 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173982A (en) * | 2005-12-19 | 2007-07-05 | Toshiba Corp | Temperature compensation amplifier |
| JP2008271517A (en) * | 2007-03-23 | 2008-11-06 | Matsushita Electric Ind Co Ltd | High frequency power amplifier and amplification method, and semiconductor device |
| WO2010044346A1 (en) * | 2008-10-16 | 2010-04-22 | 日本電気株式会社 | Power amplifier |
| US8198950B2 (en) | 2008-10-16 | 2012-06-12 | Nec Corporation | Power amplifier |
| JP5472115B2 (en) * | 2008-10-16 | 2014-04-16 | 日本電気株式会社 | Power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2738316B2 (en) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834977A (en) | Amplifying circuit with power supply switching circuit | |
| US6690237B2 (en) | High frequency power amplifier, and communication apparatus | |
| US6924695B2 (en) | Power supply processing for power amplifiers | |
| US6528975B2 (en) | Saturation prevention and amplifier distortion reduction | |
| US7391259B2 (en) | Power amplifier | |
| US7598719B2 (en) | Switching regulator with improved power supply voltage variation response | |
| US6181087B1 (en) | Discharge lamp operating device | |
| JPH0819250A (en) | Power supply apparatus | |
| JPH09107299A (en) | Receiving amplifier | |
| JPH02149108A (en) | Gate voltage control circuit | |
| JPH08154020A (en) | Fet power amplifier | |
| JP3403195B2 (en) | In particular, a MESFET power amplifier mounted on a satellite for microwave signal amplification and its power supply unit | |
| US7123730B2 (en) | Audio power amplifying apparatus and method | |
| JPH0661750A (en) | High frequency amplifier device | |
| JP2900677B2 (en) | Power amplifier | |
| JPH04278705A (en) | High frequency power amplifier | |
| KR200263998Y1 (en) | Efficiency Improvement Circuit of Power Amplifier in Mobile Phones | |
| JPH06310949A (en) | High frequency amplifier circuit and its control method | |
| JPH06244645A (en) | Amplifier circuit | |
| JP3253845B2 (en) | Automatic power control circuit | |
| JP3617704B2 (en) | Logarithmic amplifier | |
| JPH11136057A (en) | Fast alc circuit | |
| JP2600640B2 (en) | High frequency amplifier | |
| JPH0946151A (en) | Current feedback bias amplifier circuit | |
| JP2001042956A (en) | Inductive load driving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |
|
| LAPS | Cancellation because of no payment of annual fees |