JPH08153190A - Method and device for image processing - Google Patents

Method and device for image processing

Info

Publication number
JPH08153190A
JPH08153190A JP6295279A JP29527994A JPH08153190A JP H08153190 A JPH08153190 A JP H08153190A JP 6295279 A JP6295279 A JP 6295279A JP 29527994 A JP29527994 A JP 29527994A JP H08153190 A JPH08153190 A JP H08153190A
Authority
JP
Japan
Prior art keywords
matrix
image
sub
thinning
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6295279A
Other languages
Japanese (ja)
Inventor
Kazuhiko Morimura
和彦 森村
Atsuyuki Ninomiya
敬幸 二宮
Masafumi Kamata
雅史 鎌田
Masashi Matsumoto
正史 松本
Yuji Akiyama
勇治 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6295279A priority Critical patent/JPH08153190A/en
Publication of JPH08153190A publication Critical patent/JPH08153190A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE: To suppress the generation of texture and provide a visually superior reduced image by thinning out image information which is divided by a dividing means according to a stored submatrix. CONSTITUTION: Image data which is inputted is stored in an input buffer 1. When the data is stored in the input buffer 1 by the number of dots of one side of the matrix of an image to be reduced X the number of dots in one column, a block dividing device 2 divides the image information outputted from the input buffer 1 into a matrix of 8×8 blocks and outputs it to a dither device 4. The divided data are sent to a counter 3 as well and the counter 3 counts effective dots in the blocks, so that its counted value is the density in the block. On the basis of gradations obtained by the dither device 4, the image data is converted into a dither matrix of 8×8 this time. Then, a thinning- out submatrix determination device 5 selects a submatrix to be thinned out horizontally.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は疑似多値画像を縮小して
出力する画像処理方法及び装置に関し、例えばコンピュ
ータディスプレイやプリンタなどの画像情報を出力する
機器に適した画像処理方法及び装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing method and apparatus for reducing and outputting a pseudo multi-valued image, and more particularly to an image processing method and apparatus suitable for a device for outputting image information such as a computer display and a printer. Is.

【0002】[0002]

【従来の技術】図5は従来の間引き処理を行う画像処理
装置の構成を示すブロック図である。図5において、5
01は入力バッファメモリ、052は水平方向の間引き
率を決定する水平カウンタ、503は垂直方向の間引き
率を決定する垂直カウンタ、504は間引き画素の隣接
画素との論理和をとるOR回路、505はメモリ内の情
報を管理するアドレスコントローラである。なお、入力
バッファメモリ501のメモリ記憶容量は垂直方向の間
引きを行うための最低1ライン分の容量が必要である。
2. Description of the Related Art FIG. 5 is a block diagram showing a configuration of an image processing apparatus for performing a conventional thinning process. In FIG. 5, 5
Reference numeral 01 is an input buffer memory, 052 is a horizontal counter that determines the horizontal thinning rate, 503 is a vertical counter that determines the vertical thinning rate, 504 is an OR circuit that takes the logical sum of adjacent pixels of thinned pixels, and 505 is An address controller that manages information in the memory. The memory capacity of the input buffer memory 501 needs to be at least one line for thinning in the vertical direction.

【0003】従来のこの種の装置においては、まず、画
像情報が入力されると、一旦入力バッファメモリ501
に情報を蓄える。画像情報が入力されると水平カウンタ
502が処理すべき画像情報の水平方向の画素数をカウ
ントする。そして、水平カウンタ502は、間引き率に
応じてキャリー信号を出力する。このキャリー信号出力
は、例えば、5画素のうち1画素を間引く場合、すなわ
ち20%縮小するときは5画素ごとの間引く画素が入力
されたときに出力される。このキャリ−信号が出力され
ると、アドレスコントローラは間引かれるべき画素を出
力しないようにメモリアドレスを制御し、OR回路50
4は次に入力された画素と論理和をとり、それを次の画
素として出力する。このようにして水平方向の縮小処理
が行われ、随時画像情報が出力される。水平方向の間引
きが行われる以前の画像を図5の(a)に、この水平方
向の間引き処理が行われた画像の例を図5の(b)に示
す。
In the conventional apparatus of this type, first, when image information is input, the input buffer memory 501 is temporarily input.
Store information in. When the image information is input, the horizontal counter 502 counts the number of horizontal pixels of the image information to be processed. Then, the horizontal counter 502 outputs a carry signal according to the thinning rate. The carry signal output is output, for example, when one pixel out of five pixels is thinned out, that is, when a pixel to be thinned out every five pixels is input when reducing by 20%. When this carry signal is output, the address controller controls the memory address so as not to output the pixels to be thinned out, and the OR circuit 50
4 takes the logical sum of the pixel input next and outputs it as the next pixel. In this way, horizontal reduction processing is performed, and image information is output as needed. An image before horizontal thinning is shown in FIG. 5A, and an example of the image subjected to the horizontal thinning processing is shown in FIG. 5B.

【0004】次に、垂直方向の間引きを行う処理につい
て説明する。画像情報が入力されるときに水平カウンタ
502とは別に1ライン分の画像情報が受信されるごと
にカウントする垂直カウンタ503が垂直方向の間引き
率を決定する。間引きの対象になったラインは一ライン
ごと入力バッファメモリ501に蓄積され、次の一ライ
ンの画素情報との論理和をとり、その論理和の結果を間
引きラインの次のラインとする。個の垂直方向への間引
き処理が終了した間引き画像の例を図5の(c)に示
す。
Next, the process of thinning out in the vertical direction will be described. In addition to the horizontal counter 502 when the image information is input, a vertical counter 503 that counts each time image information for one line is received determines the thinning rate in the vertical direction. The lines to be thinned out are accumulated in the input buffer memory 501 line by line, and the logical sum is obtained with the pixel information of the next one line, and the result of the logical sum is set as the line next to the thinning line. FIG. 5C shows an example of a thinned image for which the thinning processing in the vertical direction has been completed.

【0005】このようにして間引きを行うため、画像情
報を間引き処理しても細線が消失することなく間引きが
出来る。
Since thinning is performed in this manner, thinning can be performed without thin lines disappearing even if image information is thinned.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来例においては、次のような問題点があった。すなわ
ち、従来の画像間引き方式においてはディザ処理をかけ
た画像を間引き処理を行うと、間引きの周期によっては
縮小画像の濃度が変化したり特徴的なテクスチャなどが
発生し、出力画像の品質が大きく損なわれる場合があ
る。
However, the above-mentioned conventional example has the following problems. That is, in the conventional image thinning method, when the image subjected to the dithering process is thinned out, the density of the reduced image is changed or a characteristic texture is generated depending on the thinning cycle, resulting in a large output image quality. May be damaged.

【0007】[0007]

【課題を解決するための手段】本発明は前記の課題を解
決することを目的としたもので、前記の課題を解決する
一手段として以下の構成を備える。即ち、疑似多値画像
を縮小して出力する画像処理装置であって、入力された
画像情報を蓄積する第1の記憶手段と、前記第1の記憶
手段からの画像情報を複数のサブマトリックスから構成
されるディザマトリックス単位で分割する分割手段と、
間引かれるサブマトリックスを格納している第2の記憶
手段と、前記第2の記憶手段に記憶されたサブマトリッ
クスに従って前記分割手段で分割された画像情報を間引
く間引き手段とを備えることを特徴とする。
SUMMARY OF THE INVENTION The present invention is intended to solve the above problems, and has the following structure as one means for solving the above problems. That is, it is an image processing apparatus for reducing and outputting a pseudo multi-valued image, and a first storage means for storing input image information and image information from the first storage means from a plurality of sub-matrices. Dividing means for dividing by the constituted dither matrix unit,
A second storage unit for storing the sub-matrix to be thinned out; and a thinning-out unit for thinning out the image information divided by the dividing unit according to the sub-matrix stored in the second storage unit. To do.

【0008】[0008]

【作用】以上の構成において、入力画像情報が例えディ
ザマトリクスを用いた疑似多値画像を縮小する処理にお
いても、テクスチャの発生を抑え、視覚的に優れた縮小
画像を提供することができる。
With the above structure, even in the process of reducing the pseudo multi-valued image using the input image information, for example, the dither matrix, it is possible to suppress the occurrence of texture and provide a visually excellent reduced image.

【0009】[0009]

【実施例】以下、本発明に係る一実施例を図面を参照し
て詳細に説明する。図1は本発明に係る一実施例の画像
処理装置の構成例を示すブロック図である。図1におい
て、1は入力バッファメモリ、2は入力された画像を8
×8のブロックに分割するブロック分割装置、3はブロ
ック分割装置2でブロック分割したブロック内の有効ド
ット数を算出するカウンタ、4は多値化された画像をデ
ィザ化するディザ化装置、5は本実施例装置で間引くべ
き間引きサブマトリックスを決定する間引きサブマトリ
ックス決定装置であり、テーブル構成となっている。ま
た、6はディザ化装置4よりのディザ化された画像を間
引きサブマトリックス決定装置5で決定した間引きサブ
マトリックスに従って間引き処理を行う間引き装置であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of an image processing apparatus according to an embodiment of the present invention. In FIG. 1, 1 is an input buffer memory and 2 is an input image memory.
A block dividing device for dividing into × 8 blocks, 3 a counter for calculating the number of effective dots in the blocks divided by the block dividing device 2, 4 a dithering device for dithering a multi-valued image, 5 a The thinning submatrix determining device determines the thinning submatrix to be thinned by the device of this embodiment, and has a table structure. A thinning device 6 performs thinning processing on the dithered image from the dithering device 4 according to the thinning sub-matrix determined by the thinning sub-matrix determining device 5.

【0010】次に、以上の構成を備える本実施例におけ
る画像縮小動作について説明する。さて、上記構成にお
いて、まず、入力された画像データは入力バッファ1に
蓄えられる。この入力バッファ1に縮小の対象となる画
像のマトリックスの一辺のドット数×1列のドット数分
蓄えられると、ブロック分割装置2で8×8ブロックの
マトリクスになるように入力バッファ1より出力される
画像情報を分割してディザ化装置4に出力する。
Next, the image reduction operation in this embodiment having the above-mentioned structure will be described. Now, in the above configuration, first, the input image data is stored in the input buffer 1. When the number of dots on one side of the matrix of the image to be reduced is stored in the input buffer 1 by the number of dots in one column, the block dividing device 2 outputs the matrix of 8 × 8 blocks from the input buffer 1. The divided image information is divided and output to the dithering device 4.

【0011】また、この分割データはカウンタ3にも送
られ、カウンタ3によりブロック内の有効ドット数をカ
ウントされ、そのカウント値がそのブロック内の濃度と
なる。本実施例においては、ブロック分割装置2で8×
8のブロックに分割したので64階調の画像データが得
られる。次に、ディザ化装置4では得られた階調を元に
この画像データを今度は8×8のディザマトリクスに変
換する。本実施例のディザ装置4によるディザマトリク
スは、図2に示すようにマトリックスの大きさが8×
8、サブマトリクスの大きさが2×2から構成される。
The divided data is also sent to the counter 3, and the counter 3 counts the number of effective dots in the block, and the count value becomes the density in the block. In this embodiment, the block division device 2 is 8 ×
Since the image data is divided into 8 blocks, image data of 64 gradations can be obtained. Next, the dithering device 4 converts this image data into an 8 × 8 dither matrix based on the obtained gradation. The dither matrix by the dither device 4 of this embodiment has a matrix size of 8 ×, as shown in FIG.
8, the size of the sub-matrix is 2 × 2.

【0012】本実施例におけるこのような構成のディザ
マトリックスでの濃度の決定方法を以下に説明する。図
2に示す様に本実施例においては、ディザマトリクスは
1〜16までナンバリングされた2×2のサブマトリク
スから構成され、サブマトリクスは1〜4までナンバリ
ングされている。今後の説明の簡便のためにマトリクス
内の画素を表現するのに(ディザマトリクス)−(サブ
マトリクス)という指定方法をとる。例えば1−1とい
えばマトリクス内の一番左上の画素を指し、11−3と
いえばマトリクス内の右上の画素を指す。
A method of determining the density in the dither matrix having such a structure in this embodiment will be described below. As shown in FIG. 2, in this embodiment, the dither matrix is composed of 2 × 2 sub-matrices numbered 1 to 16, and the sub-matrices are numbered 1 to 4. To simplify the description from now on, the specification method of (dither matrix)-(sub matrix) is used to represent the pixels in the matrix. For example, 1-1 refers to the upper left pixel in the matrix, and 11-3 refers to the upper right pixel in the matrix.

【0013】さて、濃度が“1”の場合、1−1の画素
が埋まり、次に2−1、3−1という順序で埋まってゆ
き、16−1まできたら次に1−2の位置の画素が埋ま
る。このようにして16−4までの64階調が表現され
る。次に、本実施例においてサブマトリクス単位で画像
を間引いていく様子を図3に示す。まず入力画像はブロ
ック分割装置2で8×8のディザマトリクスに分割され
る。次に間引きサブマトリックス決定装置5で水平方向
に間引かれるサブマトリクスが選択される。例えば、図
3の(A)に示す様に4、8、11、15のサブマトリ
クスが間引かれるサブマトリックスとして決定される。
間引きサブマトリクスはどのサブマトリクスを間引いて
もよいがサブマトリクス内の順位を均等にすることで濃
度の変化を最小限に抑えることができる。このように水
平方向に間引かれたマトリックスを図3の(B)に示
す。
When the density is "1", pixels 1-1 are filled, then pixels 2-1 and 3-1 are filled in this order. Pixels are filled. In this way, 64 gradations up to 16-4 are expressed. Next, FIG. 3 shows how images are thinned out in sub-matrix units in this embodiment. First, the input image is divided by the block dividing device 2 into an 8 × 8 dither matrix. Next, the sub-matrix determining device 5 selects a sub-matrix to be thinned out in the horizontal direction. For example, as shown in FIG. 3A, 4, 8, 11, and 15 sub-matrices are determined as thinned-out sub-matrices.
Any sub-matrix may be thinned out, but by making the ranks in the sub-matrix uniform, it is possible to minimize the change in density. The matrix thinned out in the horizontal direction is shown in FIG.

【0014】水平方向に間引かれたマトリックスに対し
て、次に例えば(B)に示す様に垂直方向に間引かれる
サブマトリクス1、5、10が選択される。そして垂直
方向にも間引かれた縮小処理終了後のマトリックスを
(C)に示す。このようにして75%の縮小がおこなわ
れ、6×6のマトリックスが縮小結果として出力され
る。
Submatrixes 1, 5 and 10 which are thinned out in the vertical direction are selected next to the matrix thinned out in the horizontal direction, for example, as shown in FIG. The matrix after the reduction process, which is thinned out in the vertical direction, is shown in (C). In this way, 75% reduction is performed, and a 6 × 6 matrix is output as the reduction result.

【0015】以上に説明した動作が入力画像の全範囲に
ついて実行され本実施例の縮小画像が完成する。以上説
明したように本実施例によれば、ディザマトリクスを用
いた疑似多値画像に関しての縮小方式で、とくに縮小し
たときにテクスチャの発生を抑え、視覚的に優れた縮小
画像を提供することができる。
The operation described above is executed for the entire range of the input image, and the reduced image of this embodiment is completed. As described above, according to the present embodiment, it is possible to provide a visually excellent reduced image with a reduction method for a pseudo multi-valued image using a dither matrix, which suppresses the occurrence of texture particularly when reduced. it can.

【0016】なお、以上の説明においては、ディザマト
リックスとして8×8のマトリックスを例に説明した
が、本発明は以上の例に何等限定されるものではなく、
任意の大きさのマトリックスに適用可能である。さら
に、サブマトリックスも2×2に限定されるものではな
く、その大きさは任意である。なお、本発明は、複数の
機器から構成されるシステムに適用しても、1つの機器
から成る装置に適用しても良い。また、本発明はシステ
ム或は装置にプログラムを供給することによって達成さ
れる場合にも適用できることはいうまでもない。
In the above description, an 8 × 8 matrix is used as an example of the dither matrix, but the present invention is not limited to the above example.
It can be applied to matrices of any size. Further, the sub-matrix is not limited to 2 × 2, and its size is arbitrary. The present invention may be applied to a system including a plurality of devices or an apparatus including a single device. Further, it goes without saying that the present invention can be applied to the case where it is achieved by supplying a program to a system or an apparatus.

【0017】[0017]

【発明の効果】以上説明したように本発明によれば、入
力画像情報が例えディザマトリクスを用いた疑似多値画
像を縮小する処理においても、テクスチャの発生を抑
え、視覚的に優れた縮小画像を提供することができる。
As described above, according to the present invention, even in the process of reducing the pseudo multi-valued image using the dither matrix as the input image information, the generation of the texture is suppressed and the visually reduced image is reduced. Can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る一実施例の画像処理装置の構成を
示すブロック図である。
FIG. 1 is a block diagram showing the configuration of an image processing apparatus according to an embodiment of the present invention.

【図2】本実施例の処理で採用するディザマトリクスの
形式の一例を示す図である。
FIG. 2 is a diagram showing an example of a format of a dither matrix used in the processing of this embodiment.

【図3】本実施例におけるサブマトリクス単位で間引き
処理を行う縮小処理を説明するための図である。
FIG. 3 is a diagram for explaining reduction processing for performing thinning processing in sub-matrix units in the present embodiment.

【図4】従来例にかかる間引き装置の概略構成図であ
る。
FIG. 4 is a schematic configuration diagram of a thinning device according to a conventional example.

【図5】従来例に係る間引き方法の一例を示す図であ
る。
FIG. 5 is a diagram showing an example of a thinning method according to a conventional example.

【符号の説明】[Explanation of symbols]

1 入力バッファメモリ 2 ブロック化装置 3 カウンタ 4 8×8ディザ化装置 5 間引くサブマトリクスを決定する間引き装置 6 間引き装置 501 入力バッファメモリ 502 水平カウンタ 503 垂直カウンタ 504 OR回路 505 アドレスコントローラ 1 Input Buffer Memory 2 Blocking Device 3 Counter 4 8 × 8 Dithering Device 5 Decimation Device for Deciding Submatrix 6 Decimation Device 501 Input Buffer Memory 502 Horizontal Counter 503 Vertical Counter 504 OR Circuit 505 Address Controller

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 正史 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 秋山 勇治 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── (72) Inventor Masafumi Matsumoto 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Yuji Akiyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Within the corporation

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 疑似多値画像を縮小して出力する画像処
理装置における画像処理方法であって、 入力された画像情報を一旦記憶した後当該記憶画像情報
を複数のサブマトリックスから構成されるディザマトリ
ックス単位で分割し、画像縮小率に応じてサブマトリッ
クス単位で前記ディザマトリックス画像を間引くことを
特徴とする画像処理方法。
1. An image processing method in an image processing apparatus for reducing and outputting a pseudo multi-valued image, wherein input image information is temporarily stored and then the stored image information is composed of a plurality of sub-matrices. An image processing method, characterized by dividing in a matrix unit and thinning out the dither matrix image in a sub-matrix unit according to an image reduction rate.
【請求項2】 ディザマトリックスは8×8であること
を特徴とする請求項1記載の画像処理方法。
2. The image processing method according to claim 1, wherein the dither matrix is 8 × 8.
【請求項3】 サブマトリックスは2×2であることを
特徴とする請求項1記載の画像処理方法。
3. The image processing method according to claim 1, wherein the sub-matrix is 2 × 2.
【請求項4】 ディザマトリックスのサブマトリックス
による間引きはまず水平方向に間引くサブマトリックス
を決定して水平方向に間引き、その後に垂直方向に間引
くサブマトリックスを決定して垂直方向に間引くことを
特徴とする請求項3記載の画像処理方法。
4. The thinning by a sub-matrix of the dither matrix is characterized by first determining a sub-matrix to be thinned out in the horizontal direction and thinning out in the horizontal direction, and then determining a sub-matrix to be thinned out in the vertical direction and thinning out in the vertical direction. The image processing method according to claim 3.
【請求項5】 疑似多値画像を縮小して出力する画像処
理装置であって、 入力された画像情報を蓄積する第1の記憶手段と、 前記第1の記憶手段からの画像情報を複数のサブマトリ
ックスから構成されるディザマトリックス単位で分割す
る分割手段と、 間引かれるサブマトリックスを格納している第2の記憶
手段と、 前記第2の記憶手段に記憶されたサブマトリックスに従
って前記分割手段で分割された画像情報を間引く間引き
手段とを備えることを特徴とする画像処理装置。
5. An image processing apparatus for reducing and outputting a pseudo multi-valued image, comprising: a first storage unit for storing input image information; and a plurality of image information from the first storage unit. Dividing means for dividing by a dither matrix unit composed of sub-matrices, second storage means for storing the thinned-out sub-matrix, and the dividing means according to the sub-matrix stored in the second storage means. An image processing apparatus comprising: a thinning-out means for thinning out the divided image information.
【請求項6】 分割手段は画像情報を8×8のディザマ
トリックスに分割することを特徴とする請求項5記載の
画像処理装置。
6. The image processing apparatus according to claim 5, wherein the dividing unit divides the image information into an 8 × 8 dither matrix.
【請求項7】 サブマトリックスは2×2であることを
特徴とする請求項5記載の画像処理装置。
7. The image processing apparatus according to claim 5, wherein the sub-matrix is 2 × 2.
【請求項8】 間引き手段によるディザマトリックスの
サブマトリックスによる間引きはまず水平方向に間引く
サブマトリックスを決定して水平方向に間引き、その後
に垂直方向に間引くサブマトリックスを決定して垂直方
向に間引くことを特徴とする請求項5乃至7のいずれか
に記載の画像処理装置。
8. The thinning by the sub-matrix of the dither matrix by the thinning means is to first determine a sub-matrix to be thinned out in the horizontal direction and then thin out in the horizontal direction, and then to determine a sub-matrix to be thinned out in the vertical direction to thin out in the vertical direction. The image processing apparatus according to any one of claims 5 to 7, characterized in that:
JP6295279A 1994-11-29 1994-11-29 Method and device for image processing Withdrawn JPH08153190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6295279A JPH08153190A (en) 1994-11-29 1994-11-29 Method and device for image processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6295279A JPH08153190A (en) 1994-11-29 1994-11-29 Method and device for image processing

Publications (1)

Publication Number Publication Date
JPH08153190A true JPH08153190A (en) 1996-06-11

Family

ID=17818549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6295279A Withdrawn JPH08153190A (en) 1994-11-29 1994-11-29 Method and device for image processing

Country Status (1)

Country Link
JP (1) JPH08153190A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630732B1 (en) * 2005-01-11 2006-10-02 삼성전자주식회사 Parallel thinning process and device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630732B1 (en) * 2005-01-11 2006-10-02 삼성전자주식회사 Parallel thinning process and device

Similar Documents

Publication Publication Date Title
EP0608053B1 (en) Colour display system
EP0606988B1 (en) Parallel error diffusion method and apparatus
JP4100782B2 (en) Error diffusion value processing method
US5838838A (en) Down-scaling technique for bi-level images
JP4136255B2 (en) Image processing apparatus and method
JPH06295338A (en) Method for producing picture
US7268790B1 (en) Display system with framestore and stochastic dithering
EP0593304A2 (en) Apparatus and method for generating void and cluster dither templates
JPH08153190A (en) Method and device for image processing
JPH03503461A (en) Error propagation image halftoning with time-varying phase shift
JP2003198843A (en) Reduced-buffer error diffusion
JPS63155952A (en) Picture signal processor
JPS63102473A (en) Picture signal processor
JP4456914B2 (en) Image processing device
JPH10178542A (en) Image reduction processing unit
JP2002300398A (en) Image processor
JPH0723380A (en) Static and dynamic companding method
JP3070128B2 (en) Method and apparatus for binarizing a gradation image
AU673556B2 (en) Colour display system
JPH03236097A (en) Method and device for image display
JPH06208615A (en) Memory system
JP2697679B2 (en) Dither image display device
US5638094A (en) Method and apparatus for displaying motion video images
JPH06113125A (en) Picture processor
JPS63102474A (en) Picture signal processor

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205