JPH06113125A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPH06113125A
JPH06113125A JP4280439A JP28043992A JPH06113125A JP H06113125 A JPH06113125 A JP H06113125A JP 4280439 A JP4280439 A JP 4280439A JP 28043992 A JP28043992 A JP 28043992A JP H06113125 A JPH06113125 A JP H06113125A
Authority
JP
Japan
Prior art keywords
error
dither
processing
correction amount
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4280439A
Other languages
Japanese (ja)
Inventor
Gururajiyu Rao
グルラジユ ラオ
Hiroki Sugano
浩樹 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4280439A priority Critical patent/JPH06113125A/en
Publication of JPH06113125A publication Critical patent/JPH06113125A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make the best use of the advantages of two processings and to execute a flexible processing by constituting a gradation processing key means of an organization dither method in a gradation system by means of an error diffusion method where a feedback system is made as a base. CONSTITUTION:A processing indication means 7 gives the selection information. When the selection signals SH0 and SH1 are turned on (on=1 and off=0), a feedback processing is selected. When the selection signal SH0 is '1' and SH1 is '0', organization dither is selected. The state of change-over switches 5 and 14 when the processing is selected is that a switch SS1 is connected to the position of B and a switch SS2 to that of D since there is no feedback in the case of the dither processing. Since threshold information is fetched from a line memory used as an error buffer 10 in the case of the organization dither, a signal DC executes the control. Thus, the size and the form of the dither threshold can freely be set and the flexible processing can be executed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、誤差拡散処理、組織
ディザの階調処理、単純階調処理等が行なえる画像処理
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus capable of performing error diffusion processing, tissue dither gradation processing, simple gradation processing and the like.

【0002】[0002]

【従来の技術】一般に、コード情報だけでなくイメージ
情報をも扱える文書画像処理装置においては、スキャナ
などの読取手段で読取った原稿に対して、文字や線図な
どのコントラストのある画像情報は固定閾値により単純
2値化を行い、写真などの階調を有する画像情報は、組
織ディザ法などの疑似階調化手段によって2値化を行
胃、階調数の少ない2値プリンタなどで出力するように
なっている。
2. Description of the Related Art Generally, in a document image processing apparatus capable of handling not only code information but also image information, image information having contrast such as characters and diagrams is fixed to an original read by a reading means such as a scanner. Image information having gradation such as photographs is binarized by a threshold value and is output by a binary printer having a small number of gradations by binarization by a pseudo gradation means such as a tissue dither method. It is like this.

【0003】これは、読取った画像情報を固定閾値によ
り単純2値化処理を行うと、文字、線画像の領域は解像
性が保存されるため画質劣化は生じないが、写真画像の
領域では階調性が保存されないために画質劣化が生じた
画像となってしまう。
This is because when the read image information is subjected to a simple binarization process with a fixed threshold value, the resolution of the character and line image areas is preserved because the resolution is preserved, but in the area of the photographic image. Since the gradation is not preserved, the image quality deteriorates.

【0004】また一方、読取った画像情報を組織的ディ
ザ法などで階調化処理を行うと、写真画像の領域は階調
性が保存されるため画質劣化は生じないが、文字、線画
像の領域では解像性が低下するため画質の劣化した画像
となってしまう。
On the other hand, when the read image information is subjected to gradation processing by a systematic dither method or the like, gradation is preserved in the area of the photographic image so that image quality deterioration does not occur, but character and line images Since the resolution is lowered in the area, the image quality deteriorates.

【0005】すなわち、読取った画像情報に対して、単
一の2値化処理では、特徴の異なるそれぞれの領域の画
質を満足にすることは不可能である。
That is, it is impossible for the read image information to satisfy the image quality of each region having different characteristics by a single binarization process.

【0006】しかしながら、写真画像の領域の階調性を
満足し、文字/線画像の領域も組織的ディザ法に比べ解
像性の良い2値化方式として2値化誤差に基づいた情報
をフィードバックすることによって、その後の入力画素
の補正を行った後、2値化を行う方法が提案されてい
る。
However, the information based on the binarization error is fed back as a binarization method which satisfies the gradation of the area of the photographic image and has a better resolution than the systematic dither method for the area of the character / line image. By doing so, a method of performing binarization after correcting the subsequent input pixels has been proposed.

【0007】「誤差拡散法」(参照文献:An Adaptive
Algorithm for Spatial Grayscale,by R.W. Floyd and
L. Steinberg, Proceeding of the S.I,D. Vol. 17-2,p
p.75-77, Second Quarter 1976 )は、上記フィードバ
ック型の一方式であり、注目画素の濃度に、既に2値化
した周辺画素の2値化誤差にある重み係数を乗じたもの
を加え、固定閾値で2値化する方法である。
[Error diffusion method] (Reference: An Adaptive
Algorithm for Spatial Grayscale, by RW Floyd and
L. Steinberg, Proceeding of the SI, D. Vol. 17-2, p
p.75-77, Second Quarter 1976) is one of the above feedback-type methods, in which the density of the pixel of interest is multiplied by the weighting coefficient in the binarization error of the already binarized peripheral pixels, This is a method of binarizing with a fixed threshold.

【0008】図13は「誤差拡散法」にある2値化処理
の構成ブロック図である。図13において、61は入力
画像信号、62は注目画素の画像情報を補正する補正手
段、63は補正画像信号、64は補正された注目画素の
画像情報を2値化する2値化手段、65は2値化画像信
号、66は2値化された注目画素の2値化誤差を算出す
る2値化誤差算出手段、67は2値化誤差信号、68は
重み誤差を算出するため誤差フィルタの重み係数を記憶
する重み係数記憶手段、69は2値化誤差算出手段66
で算出した2値化誤差に重み係数記憶手段68の誤差フ
ィルタ重み係数を乗じて重み誤差を算出する重み誤差算
出手段、70は重み誤差信号、71は重み誤差算出手段
69で算出した重み誤差を記憶する誤差記憶手段、72
は画像補正信号である。
FIG. 13 is a block diagram showing the configuration of the binarization process in the "error diffusion method". In FIG. 13, reference numeral 61 is an input image signal, 62 is a correction means for correcting the image information of the target pixel, 63 is a corrected image signal, 64 is a binarizing means for binarizing the corrected image information of the target pixel, and 65. Is a binarized image signal, 66 is a binarization error calculating means for calculating the binarization error of the binarized target pixel, 67 is a binarization error signal, and 68 is an error filter for calculating a weighting error. Weighting coefficient storage means for storing the weighting coefficient, and 69 is a binarization error calculating means 66.
The weighting error calculating means for calculating the weighting error by multiplying the binarization error calculated in step 3 by the error filter weighting coefficient of the weighting coefficient storage means 68, 70 is a weighting error signal, 71 is the weighting error calculated by the weighting error calculating means 69. Error storage means for storing 72
Is an image correction signal.

【0009】以下、「誤差拡散法」の2値化処理を詳細
に説明する。
The binarization process of the "error diffusion method" will be described in detail below.

【0010】スキャナ等の入力装置で読取られた入力画
像信号61は、補正手段62において、画像補正信号7
2により補正処理され、補正画像信号63として出力さ
れる。補正画像信号63が供給された2値化手段64
は、補正画像信号63と2値化閾値Th(例えば「80
h」、添付の「h」は「hex」で16進数であること
を示す)の比較処理を行い、補正画像信号63が2値化
閾値Thより大きければ2値化画像信号65として
「1」(黒画素)を出力し、小さければ「0」(白画
素)を出力する。
An input image signal 61 read by an input device such as a scanner is corrected by an image correction signal 7 in a correction means 62.
The correction processing is performed according to 2, and the corrected image signal 63 is output. Binarization means 64 to which the corrected image signal 63 is supplied
Is the corrected image signal 63 and the binarization threshold Th (for example, “80
h ”and attached“ h ”are“ hex ”indicating that they are hexadecimal numbers), and if the corrected image signal 63 is larger than the binarization threshold Th,“ 1 ”is set as the binarized image signal 65. (Black pixel) is output, and if smaller, "0" (white pixel) is output.

【0011】次に、2値化誤差算出手段66では、補正
画像信号63と2値化画像信号65(ただし、ここでは
2値化画像信号が「0」のときは「0h」、「1」のと
きは「ffh」とする)との差を算出し、これを2値化
誤差信号67として出力する。
Next, in the binarization error calculating means 66, the corrected image signal 63 and the binarized image signal 65 (here, "0h", "1" when the binarized image signal is "0"). In this case, the difference is defined as “ffh”) and the difference is output as a binarization error signal 67.

【0012】重み係数記憶手段68に示される誤差フィ
ルタは、一般によく使われている誤差フィルタの構成で
ある。ここで、重み係数記憶手段68における「*」
は、注目画素の位置を示す。重み誤差算出手段69で
は、2値化誤差信号67に重み係数記憶手段68の重み
係数A、B、C、D(ただし、A=7/16、B=1/
16、C=5/16、D=3/16)を乗じた重み誤差
70を算出する。つまり、注目画素の2値化誤差に重み
係数A、B、C、Dを乗じて、注目画素の周辺4画素
(重み係数A、B、C、Dの位置に対応する画素)の重
み誤差を算出する。
The error filter shown in the weighting coefficient storage means 68 is a commonly used error filter configuration. Here, “*” in the weighting coefficient storage means 68.
Indicates the position of the pixel of interest. In the weighting error calculating means 69, the weighting coefficients A, B, C and D of the weighting coefficient storing means 68 are added to the binarization error signal 67 (where A = 7/16, B = 1 /).
16, C = 5/16, D = 3/16) to calculate the weighting error 70. That is, the binarization error of the pixel of interest is multiplied by the weighting factors A, B, C, and D to calculate the weighting error of the four pixels around the pixel of interest (pixels corresponding to the positions of the weighting factors A, B, C, and D). calculate.

【0013】誤差記憶手段71は、重み誤差算出手段6
9で算出した重み誤差70を記憶するためのものであ
り、重み誤差算出手段69で算出した4画素分の重み誤
差は、注目画素「*」に対してそれぞれeA 、eB 、e
C 、eD の領域に加算して記憶する。前述した画像補正
信号72は、「*」の位置の信号であり、以上の手順で
算出した4画素分の重み誤差の累積した信号である。
The error storage means 71 is a weight error calculation means 6
The weight error 70 calculated in 9 is stored, and the weight errors of four pixels calculated by the weight error calculating means 69 are e A , e B , and e for the target pixel “*”, respectively.
C, and stores the sum in the region of the e D. The image correction signal 72 described above is a signal at the position of “*” and is a signal in which the weighting errors for four pixels calculated by the above procedure are accumulated.

【0014】近年、多値出力装置に関する階調処理にお
いても、前述の2値化手段64を多値レベル数に対応す
る数だけの閾値を用いる多値化手段に置き換えて用いら
れるようになっている。
In recent years, also in the gradation processing for a multi-value output device, the above-mentioned binarization means 64 has been used by replacing it with multi-value conversion means that uses thresholds of the number corresponding to the number of multi-valued levels. There is.

【0015】一方、組織ディザ法は、図14に示すよう
にフィードバックなしの方式で、入力画素、あるいは2
値化閾値に周期的なディザ信号を加えることによって行
われる。
On the other hand, the tissue dither method is a method without feedback as shown in FIG.
This is done by adding a periodic dither signal to the threshold value.

【0016】たとえば、図14に示したように、81は
入力画素で、82は入力画素81と組織ディザ閾値83
とを比較し、入力画素81が組織ディザ閾値83よりも
大きい場合は「1」を出力し、小さい場合は「0」を出
力する。組織ディザ閾値83は周期的なもので、図14
には、4×4の例を示す。出力84は2値化結果を示
す。多値ディザの場合も同じ方法を拡張して用いること
ができる。
For example, as shown in FIG. 14, 81 is an input pixel, 82 is an input pixel 81 and a tissue dither threshold 83.
When the input pixel 81 is larger than the tissue dither threshold value 83, “1” is output, and when it is smaller, “0” is output. The tissue dither threshold 83 is periodic and is shown in FIG.
Shows a 4 × 4 example. The output 84 shows the binarization result. The same method can be extended and used for multi-value dither.

【0017】[0017]

【発明が解決しようとする課題】従来の階調処理方式と
して誤差拡散法等の誤差フィードバック型方式や組織デ
ィザ方式等のフィードバックを用いない方式の、どちら
か一つの方式がよく用いられている。しかしながら、両
方式を用いたシステムに関してはそれぞれの方式を実施
できるような複数の構成が必要となっていた。
As a conventional gradation processing method, either one of an error feedback method such as an error diffusion method and a method that does not use feedback such as a systematic dither method is often used. However, a system using both methods requires a plurality of configurations capable of implementing each method.

【0018】この発明は、フィードバック型方式をベー
スにした誤差拡散法による階調処理方式を有するものに
おいて、組織ディザ法による階調処理も可能となる構成
とし、必要に応じて誤差拡散法や組織ディザ法に切り換
えることにより両方の利点を生かすことができ、またこ
の構成によってディザ閾値のサイズ、形状、閾値の設定
が自由にできるので柔軟性のある処理が可能となる画像
処理装置を提供することを目的とする。
The present invention has a gradation processing method by an error diffusion method based on a feedback type method, and is configured so that gradation processing by a systematic dither method is also possible. By switching to the dither method, it is possible to take advantage of both of them, and with this configuration, it is possible to freely set the size, shape, and threshold of the dither threshold, and thus to provide an image processing apparatus that enables flexible processing. With the goal.

【0019】[0019]

【課題を解決するための手段】この発明の画像処理装置
は、注目画素および周辺画素に対する画素単位に複数ビ
ット数で表せられる画像データを供給する供給手段と、
この供給手段により供給される画像データと所定の閾値
とを比較することにより多値化する多値化データに変換
する変換手段と、この多値化手段からの多値化データと
上記供給手段からの画像データとにより上記画素単位の
誤差を算出する算出手段と、この算出手段により算出さ
れた画素単位の誤差を、上記注目画素の周辺画素に拡散
させる第1の処理手段と、この第1の処理手段で拡散さ
れた誤差拡散量の一部を記憶する誤差バッファと、この
誤差バッファに記憶されている誤差拡散量の一部と上記
処理手段で拡散された誤差拡散量の他部とを用いて補正
量を算出する補正量算出手段と、この補正量算出手段に
より算出された補正量により上記供給手段からの注目画
素の画像データを補正する補正手段とからなるものにお
いて、誤差拡散法を用いるか組織ディザを用いるかを指
示する指示手段、組織ディザを用いる際に、組織ディザ
の内容を上記誤差バッファに設定する設定手段、上記指
示手段により組織ディザが指示された際、上記算出手段
から上記第1の処理手段への画素単位の誤差の出力を禁
止し、上記補正量算出手段から上記補正手段への補正量
の出力を禁止する禁止手段、および上記誤差バッファに
記憶されている組織ディザの各データを閾値として順次
上記変換手段に出力する出力手段から構成されている。
An image processing apparatus according to the present invention comprises a supply means for supplying image data represented by a plurality of bits in pixel units to a target pixel and peripheral pixels,
Conversion means for converting the image data supplied by the supply means to multivalued data by comparing with a predetermined threshold value; multivalued data from this multivalued means; Calculating means for calculating the error in pixel units based on the image data of 1., first processing means for diffusing the error in pixel units calculated by the calculating means to peripheral pixels of the pixel of interest, and the first processing means. An error buffer for storing a part of the error diffusion amount diffused by the processing means, a part of the error diffusion amount stored in the error buffer and the other part of the error diffusion amount diffused by the processing means are used. In the error diffusion method, the correction amount calculating means for calculating the correction amount by the correction amount calculating means and the correction means for correcting the image data of the pixel of interest from the supplying means by the correction amount calculated by the correction amount calculating means are used. Instructing means for instructing whether to use or tissue dither, setting means for setting the content of the tissue dither in the error buffer when using the tissue dither, when the tissue dither is instructed by the instructing means, from the calculating means A prohibition unit that prohibits the output of the error in pixel units to the first processing unit and prohibits the output of the correction amount from the correction amount calculation unit to the correction unit, and the tissue dither stored in the error buffer. It is composed of output means for sequentially outputting the respective data as the threshold to the conversion means.

【0020】[0020]

【作用】この発明は、上記のような構成において、フィ
ードバック型方式をベースにした誤差拡散法による階調
処理方式を有するものにおいて、組織ディザ法による階
調処理も可能とするようにしたものである。
According to the present invention, in the above-described structure, the gradation processing method by the error diffusion method based on the feedback type method is enabled, and the gradation processing by the tissue dither method is also possible. is there.

【0021】[0021]

【実施例】以下、この発明の一実施例について図面を参
照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0022】図1はこの発明の画像処理装置の概略図で
ある。この画像処理装置はイメージスキャナ等の読取装
置にて読取り入力された画像情報を例えば1画素当たり
8ビットのデジタルデータとして入力し、これをこの装
置を用いて階調処理を行うものである。
FIG. 1 is a schematic diagram of an image processing apparatus of the present invention. This image processing device inputs image information read and input by a reading device such as an image scanner as digital data of, for example, 8 bits per pixel, and performs gradation processing using this device.

【0023】処理法としては誤差フィードバック型階調
処理法をベースにして、組織ディザ、単純閾値処理等を
可能としたものである。処理指示手段7によって処理法
の選択信号SH0、SH1、その他の処理情報が与えら
れ、選択信号SH0、SH1の両方ともオン(オン=
1;オフ=0)の場合はフィードバック処理が選択さ
れ、選択信号SH0が1、選択信号SH0が0の場合は
組織ディザが選択され、選択信号SH1が1の場合は単
純閾値処理(単純多値化処理)が選択される。それぞれ
の処理を選択した場合の切換手段(スイッチSS1、S
S2)5、14、閾値選択信号DCの状態が図2に示す
表に記述されている。
The processing method is based on the error feedback type gradation processing method, and enables tissue dithering, simple threshold processing, and the like. The processing instructing means 7 gives the processing method selection signals SH0 and SH1 and other processing information, and both the selection signals SH0 and SH1 are turned on (ON =
1; OFF = 0), feedback processing is selected, selection signal SH0 is 1, tissue dither is selected when selection signal SH0 is 0, and simple threshold processing (simple multi-valued when selection signal SH1 is 1) Processing) is selected. Switching means (switches SS1 and S) when each processing is selected
The states of S2) 5, 14 and the threshold value selection signal DC are described in the table shown in FIG.

【0024】ディザ処理や単純閾値処理の場合はフィー
ドバックがないのでスイッチSS1はB、スイッチSS
2はDの位置に接続される。組織ディザの場合は閾値情
報を通常、誤差バッファとして使われるラインメモリ1
0から取り出す必要があるので、信号DCはその制御を
行う。
In the case of dither processing or simple threshold processing, since there is no feedback, switch SS1 is B, switch SS
2 is connected to the D position. In the case of tissue dither, the threshold information is normally used as an error buffer line memory 1
Since it has to be taken out of 0, the signal DC controls it.

【0025】図1の誤差補正手段1は注目画像に近傍画
像の多値化によって切換手段14からフィードバックさ
れてくるフィードバック補正量を用いて入力画像データ
の補正を行う手段である。比較手段2は、誤差補正手段
1によって補正された画像データを閾値発生手段12に
よって発生される閾値より大きいか小さいかを判断し、
その結果を出力するものである。
The error correction means 1 in FIG. 1 is means for correcting the input image data by using the feedback correction amount fed back from the switching means 14 to the target image by multi-valued neighboring images. The comparison unit 2 determines whether the image data corrected by the error correction unit 1 is larger or smaller than the threshold value generated by the threshold value generation unit 12,
The result is output.

【0026】出力値算出手段3は、比較手段2からの比
較結果としての補正された画像データが可能である出力
レベルの内どれに相当するかを決定し、その結果として
出力レベルを出力するものである。誤差算出手段4は、
出力値算出手段3からの出力レベルと誤差補正手段1に
よって補正された画像データの差を求め多値化による誤
差量を出力するものである。
The output value calculation means 3 determines which of the possible output levels the corrected image data as the comparison result from the comparison means 2 corresponds to, and outputs the output level as a result. Is. The error calculating means 4 is
The difference between the output level from the output value calculation means 3 and the image data corrected by the error correction means 1 is obtained and the error amount due to multi-value quantization is output.

【0027】切換手段5は、指示された処理法に対応し
て、つまり誤差フィードバック制御信号S1によって、
誤差算出手段4からの多値化誤差量(A側)またはゼロ
誤差(B側)が選択され、フィードバック誤差量が得ら
れる。
The switching means 5 corresponds to the instructed processing method, that is, by the error feedback control signal S1.
The multi-value quantization error amount (A side) or the zero error (B side) from the error calculating means 4 is selected, and the feedback error amount is obtained.

【0028】切換手段5からのフィードバック誤差量か
ら誤差補正量を算出する手段は、フィードバック誤差量
を誤差フィルタによって近傍の画素の補正量を算出する
ための誤差フィルタリング手段6と誤差フィルタリング
手段6による途中結果を一時的に蓄えるための誤差バッ
ファ10(後述のようにこのバッファを組織ディザ閾値
バッファとして共用する)と注目画素に対応する補正量
を算出するための補正量を算出するための補正量算出手
段13から成り立っている。
The means for calculating the error correction amount from the feedback error amount from the switching means 5 is an error filtering means 6 and an error filtering means 6 for calculating the correction amount of the neighboring pixels by an error filter for the feedback error amount. Error buffer 10 for temporarily storing the result (this buffer is shared as a tissue dither threshold buffer as described later) and correction amount calculation for calculating the correction amount for calculating the correction amount corresponding to the pixel of interest It consists of means 13.

【0029】切換手段5は、指示された処理法に対応し
て、つまり補正量制御信号S2によって、補正量算出手
段13からの誤差補正量(C側)またはゼロ補正量(D
側)が選択され、フィードバック補正量が得られる。
The switching means 5 corresponds to the instructed processing method, that is, according to the correction amount control signal S2, the error correction amount (C side) or the zero correction amount (D) from the correction amount calculating means 13.
Side) is selected and the feedback correction amount is obtained.

【0030】誤差フィードバック型処理法、または単純
処理法の場合、閾値発生手段12は固定閾値メモリ11
からその内容が呼出され、閾値を出力する。組織ディザ
処理の場合は、誤差バッファと共用に用いられているラ
インメモリ15に予め記憶されているディザマトリック
ス値を制御信号DCによって呼出され、ディザ閾値を算
出し、閾値として出力される。
In the case of the error feedback type processing method or the simple processing method, the threshold value generation means 12 uses the fixed threshold value memory 11.
The content is called from and the threshold value is output. In the case of the tissue dither processing, the dither matrix value stored in advance in the line memory 15 that is also used as the error buffer is called by the control signal DC, the dither threshold value is calculated, and output as the threshold value.

【0031】また、組織ディザ、単純処理の場合は、制
御信号S1によってスイッチSS1は位置B、制御信号
S2によってスイッチSS2は位置Dに接続され、フィ
ードバックなしの構成となる。
In the case of tissue dither and simple processing, the switch SS1 is connected to the position B by the control signal S1 and the switch SS2 is connected to the position D by the control signal S2, which is a structure without feedback.

【0032】以下は、上記の構成に基づき2値化処理の
例を説明する。これは、図3に示したように誤差フィー
ドバック法としてよく知られている2値誤差拡散法を使
用した例である。
An example of the binarization processing based on the above configuration will be described below. This is an example of using the well-known binary error diffusion method as the error feedback method as shown in FIG.

【0033】図3においては、加算器1は入力画像デー
タ(例えばスキャナで読取った8ビットのデジタルデー
タ)に後で詳しく説明する切換部14からの誤差補正量
(8ビットの入力画像信号に対して符号ビットも含めて
9ビットとなる)を加えることによって、補正画像デー
タを出力する。入力画像データが8ビットの場合は補正
画像データは10ビットとなり、図4のように表され
る。
In FIG. 3, the adder 1 adds an input image data (for example, 8-bit digital data read by a scanner) to an error correction amount (for an 8-bit input image signal) from a switching unit 14 which will be described in detail later. Then, the corrected image data is output. When the input image data has 8 bits, the corrected image data has 10 bits and is represented as shown in FIG.

【0034】図3において、比較手段としての比較部2
は、加算器1からの補正された画像データと閾値発生部
としてのセレクタ12によって発生された閾値Th(1) と
を比較し、補正された画像データが閾値Th(1) に比べて
小さいか、大きいかによって0か1かを出力する。
In FIG. 3, a comparison unit 2 as a comparison means.
Compares the corrected image data from the adder 1 with the threshold value Th (1) generated by the selector 12 as a threshold value generation unit, and determines whether the corrected image data is smaller than the threshold value Th (1). , 0 or 1 is output depending on whether it is large.

【0035】上記比較部2を実施する一つの例を図5〜
図7に示す。図においては、A0〜A9は図4に示す補
正画像データのビットを表し、B0〜B7は閾値発生部
12からの閾値を表す。図5に示すように、比較部2が
10ビットの補正画像データと8ビットの閾値とを比較
して、1ビットの比較結果を出力している。比較部2の
入力側は、図6に示すように、アンド回路21、インバ
ータ回路22、23、および排他的論理輪回路24によ
って構成されている。比較部2の出力側は、図7に示す
ように、アンド回路25、…、27、オア回路26、お
よびインバータ回路28によって構成されている。
One example of implementing the above comparison unit 2 is shown in FIGS.
It shows in FIG. In the figure, A0 to A9 represent the bits of the corrected image data shown in FIG. 4, and B0 to B7 represent the threshold values from the threshold value generator 12. As shown in FIG. 5, the comparison unit 2 compares the 10-bit corrected image data with the 8-bit threshold value and outputs a 1-bit comparison result. As shown in FIG. 6, the input side of the comparison unit 2 is composed of an AND circuit 21, inverter circuits 22 and 23, and an exclusive logic loop circuit 24. As shown in FIG. 7, the output side of the comparison unit 2 is composed of AND circuits 25, ..., 27, an OR circuit 26, and an inverter circuit 28.

【0036】比較部2は、加算器1からの補正された画
像データは閾値Th(1) より大きい場合、出力が1とな
り、それ以外の場合は0となる。図3において、2値化
誤差量を求めるために比較部2の出力レベル(1ビッ
ト)から対応する実際の値としての減算器4bへの入力
データ(ビット数変換部としてのメモリ4aからの出力
データ)を取り出す必要がある。それを8ビット×2の
メモリ4aを用いて実施することができる。2値化処理
の一つの例としてメモリ4aの入力データと出力データ
の関係は以下に示す。
The comparator 2 outputs 1 when the corrected image data from the adder 1 is larger than the threshold value Th (1), and 0 otherwise. In FIG. 3, input data to the subtracter 4b as an actual value corresponding to the output level (1 bit) of the comparison unit 2 to obtain the binarization error amount (output from the memory 4a as the bit number conversion unit Data) must be retrieved. It can be implemented using an 8 bit × 2 memory 4a. The relationship between the input data and the output data of the memory 4a is shown below as an example of the binarization processing.

【0037】すなわち、入力データが0の場合、出力デ
ータ「00h」が出力され、入力データが1の場合、出
力データ「FFh」が出力される。
That is, when the input data is 0, the output data "00h" is output, and when the input data is 1, the output data "FFh" is output.

【0038】補正された画像データとメモリ4aからの
出力データとの差は2値化誤差量e(e0〜e8の9ビ
ット、図8に示す)となる。2値化誤差量eから指示さ
れた処理によって誤差を拡散するかしないかを制御信号
S1によって切換部5で決定され、フィードバック誤差
量が出力される。
The difference between the corrected image data and the output data from the memory 4a is the binarization error amount e (9 bits of e0 to e8, shown in FIG. 8). Whether or not the error is diffused by the process instructed from the binarization error amount e is determined by the switching unit 5 by the control signal S1, and the feedback error amount is output.

【0039】切換部5は、図9に示すように、アンド回
路群により構成されている。切換部5は、誤差拡散時
に、2値誤差をそのまま誤差量として出力し、組織ディ
ザや単純多値化処理の場合は誤差量ゼロを出力する。切
換部5からのフィードバック誤差量から補正量を算出す
る算出手段の実施法の一例を図10に示す。
The switching section 5 is composed of an AND circuit group, as shown in FIG. The switching unit 5 outputs a binary error as an error amount as it is at the time of error diffusion, and outputs an error amount of zero in the case of tissue dither or simple multi-value quantization processing. FIG. 10 shows an example of how to implement the calculation means for calculating the correction amount from the feedback error amount from the switching unit 5.

【0040】図10において、誤差拡散フィルタリング
手段としての誤差フィルタ6は、乗算器31、32、3
3、34、加算器35、37、レジスタ36、38から
構成され、フィードバック誤差量eと近傍位置に関する
係数A、B、C、Dとをそれぞれ乗算器31、32、3
3、34で乗算した結果を対応する次画素または次のラ
インの画素に拡散させる(A、B、C、Dの設定の一例
について図13を参照)。処理対象の任意の画素に、前
のラインの3画素から誤差が拡散されてくるため、それ
らを纏めて蓄えるために、加算器35とレジスタ36、
38が設けられている。
In FIG. 10, the error filter 6 as the error diffusion filtering means is provided with multipliers 31, 32, 3
3, 34, adders 35 and 37, and registers 36 and 38. The feedback error amount e and the coefficients A, B, C, and D related to the neighboring positions are multiplied by multipliers 31, 32, and 3, respectively.
The result of multiplication by 3 and 34 is diffused to the corresponding next pixel or the pixel of the next line (see FIG. 13 for an example of setting of A, B, C, and D). Since the error is diffused from the 3 pixels of the previous line to an arbitrary pixel to be processed, the adder 35 and the register 36, in order to store them collectively,
38 are provided.

【0041】前のラインの2値化処理による誤差量、つ
まり加算器37からのデータを一時的にラインバッファ
10に蓄えておくために。メモリインターフェース41
内の誤差情報ライトレジスタ49に入れる。注目画素に
対応する誤差補正量は、加算器13を用いて、前のライ
ンから拡散されてきたメモリインターフェース41内の
誤差情報リードレジスタ48を介して供給される誤差量
と、隣の画素から拡散されてきた乗算器34からの誤差
量を加算することによって得られる。
In order to temporarily store the error amount due to the binarization processing of the previous line, that is, the data from the adder 37 in the line buffer 10. Memory interface 41
It is put into the error information write register 49 inside. The error correction amount corresponding to the pixel of interest is diffused from the adjacent pixel and the error amount supplied from the previous line through the error information read register 48 in the memory interface 41 by using the adder 13. It is obtained by adding the error amount from the multiplier 34 which has been performed.

【0042】加算器13からの誤差補正量は切換部14
に出力される。切換部14は切換部5と同じ構成であ
り、誤差拡散時に、加算器13からの誤差補正量をその
ままフィードバック補正量として出力し、組織ディザや
単純多値化処理の場合は誤差補正量ゼロをフィードバッ
ク補正量として出力する。
The error correction amount from the adder 13 is changed by the switching unit 14.
Is output to. The switching unit 14 has the same configuration as the switching unit 5, and outputs the error correction amount from the adder 13 as it is as a feedback correction amount at the time of error diffusion, and outputs zero error correction amount in the case of tissue dither or simple multi-value processing. Output as feedback correction amount.

【0043】図3の閾値発生部12は2値化処理の場合
は単にセレクタとなり、誤差拡散や単純処理の場合は、
固定閾値メモリ11からの内容をセレクトし、ディザ処
理の場合はラインバッファ10から呼び出した内容をセ
レクトして閾値Th(1) として出力する。この選択は、閾
値制御信号DCによって行われる。しかし、多値化処理
の場合は、閾値発生部12を改善する方法が必要であ
る。
The threshold value generating unit 12 in FIG. 3 simply functions as a selector in the case of binarization processing, and in the case of error diffusion or simple processing,
The contents from the fixed threshold memory 11 are selected, and in the case of dither processing, the contents called from the line buffer 10 are selected and output as the threshold Th (1). This selection is made by the threshold control signal DC. However, in the case of multi-valued processing, a method for improving the threshold generation unit 12 is required.

【0044】たとえば、多値化処理において、3値の処
理を行う場合は、二つの閾値が必要なので、一つの閾値
処理に関して2回バッファとやりとりするやり方や多重
のデータバスを用いて一サイクルですべての閾値を読み
出す方法があるが、レベル数が多い時は、こういう方法
は効率的ではない。もう一つの方法として、一回読み出
された閾値からレベル数の閾値間の関係を用いて、すべ
てのレベルに関する閾値を発生させる手段を考えられ
る。したがって、多値化処理の場合は必要に応じて閾値
発生部12の改善を行う必要がある。
For example, in the multi-valued processing, when three-valued processing is performed, two threshold values are required. Therefore, a method of exchanging data with the buffer twice for one threshold value processing or one cycle using multiple data buses is used. There is a method of reading all the threshold values, but when the number of levels is large, such a method is not efficient. As another method, there can be considered a means for generating thresholds for all levels by using the relationship between the thresholds of the number of levels from the threshold value read once. Therefore, in the case of multi-valued processing, it is necessary to improve the threshold generation unit 12 as necessary.

【0045】固定閾値メモリ11に記憶しておく閾値の
一例を以下に示す。
An example of threshold values stored in the fixed threshold memory 11 is shown below.

【0046】 STEP=(2 n -1)(m-1) TSTEP=STEP/2 Th(i)=i*STEP-TSTEP (1) ここで n;入力画像情報のビット数、 m;出力装置のレ
ベル数、Th(i) ;i番目の閾値、 i=1,2,3…,(m-1) 上記の(1)式を用いるとm=2 とn=8 に対して Th(1)=7Fh (2) となる。ここでhは16進の値を示す。またディザ閾値
としていくつかの作り方が可能であるが、そのなかの一
つの例を(4×4)の組織ディザの場合について以下に
述べる。
STEP = (2 n -1) (m-1) TSTEP = STEP / 2 Th (i) = i * STEP-TSTEP (1) where n: number of bits of input image information, m: output device Number of levels, Th (i); i-th threshold, i = 1,2,3 ..., (m-1) Using the above equation (1), Th (1) for m = 2 and n = 8 = 7Fh (2) Here, h indicates a hexadecimal value. There are several possible methods for creating the dither threshold, and one example of them is described below for the case of (4 × 4) tissue dither.

【0047】 195 75 150 240 165 15 60 120 105 45 30 180 225 135 90 210 次に、上記ラインバッファ10のデータのリードライト
を制御するメモリインターフェース41を図11を用い
て説明する。このメモリインターフェース41は、上記
処理制御部8内のディザ閾値アドレス発生部50とライ
ンメモリ10との間に設けられている。
195 75 150 240 240 165 15 60 120 120 105 45 30 180 225 135 90 210 Next, the memory interface 41 for controlling the data read / write of the line buffer 10 will be described with reference to FIG. The memory interface 41 is provided between the dither threshold address generator 50 in the processing controller 8 and the line memory 10.

【0048】メモリインターフェース41は、図11に
示すように、アクセス制御部42、リードアドレスセレ
クタ43、アドレスセレクタ44、セレクタ45、デー
タセレクタ46、ディザデータレジスタ47、誤差情報
リードレジスタ48、および誤差情報ライトレジスタ4
9によって構成されている。
As shown in FIG. 11, the memory interface 41 includes an access controller 42, a read address selector 43, an address selector 44, a selector 45, a data selector 46, a dither data register 47, an error information read register 48, and an error information. Write register 4
It is composed of 9.

【0049】アクセス制御部42は、データのリード/
ライトに応じて、リード/ライト信号をラインバッファ
10およびアドレスセレクタ44、セレクタ45に供給
している。
The access control unit 42 reads / writes data.
In response to the write, the read / write signal is supplied to the line buffer 10, the address selector 44, and the selector 45.

【0050】リードアドレスセレクタ43には、上記処
理制御部8からのディザアドレスや誤差制御リードアド
レスが供給されている。アドレスセレクタ44には、リ
ードアドレスセレクタ43からのアドレス、上記処理制
御部8からの誤差制御ライトアドレスとセレクト信号
(ディザあるいは誤差拡散法の選択信号)、アクセス制
御部42からのリード/ライト信号が供給されている。
The dither address and the error control read address from the processing controller 8 are supplied to the read address selector 43. The address selector 44 receives the address from the read address selector 43, the error control write address and the select signal (selection signal of dither or error diffusion method) from the processing controller 8, and the read / write signal from the access controller 42. Is being supplied.

【0051】セレクタ45には、アクセス制御部42か
らのリード/ライト信号が供給され、リード時、ライン
バッファ10からのリードデータをデータセレクタ46
へ出力し、ライト時、誤差情報ライトレジスタ49から
のライトデータをラインバッファ10へ出力している。
データセレクタ46には、上記処理制御部8からのセレ
クト信号が供給され、セレクタ45からのデータをディ
ザデータレジスタ47、あるいは誤差情報リードレジス
タ48に選択的にが供給されている。
The read / write signal from the access control unit 42 is supplied to the selector 45, and at the time of reading, the read data from the line buffer 10 is transferred to the data selector 46.
When writing, the write data from the error information write register 49 is output to the line buffer 10.
The select signal from the processing controller 8 is supplied to the data selector 46, and the data from the selector 45 is selectively supplied to the dither data register 47 or the error information read register 48.

【0052】ディザデータレジスタ47の出力(ディザ
情報)はセレクタ12へ供給される。誤差情報リードレ
ジスタ48の出力(リード誤差情報)は、加算器13へ
供給される。誤差情報ライトレジスタ49には、誤差フ
ィルタ6からのライト誤差情報が供給されている。
The output (dither information) of the dither data register 47 is supplied to the selector 12. The output (read error information) of the error information read register 48 is supplied to the adder 13. The write error information from the error filter 6 is supplied to the error information write register 49.

【0053】すなわち、ディザデータをラインバッファ
10からリードされる際、ディザアドレスが、リードア
ドレスセレクタ43およびアドレスセレクタ44を介し
てラインバッファ10へ供給され、そのアドレスのデー
タがセレクタ45、データセレクタ46、ディザデータ
レジスタ47を介してセレクタ12へ出力される。
That is, when the dither data is read from the line buffer 10, the dither address is supplied to the line buffer 10 via the read address selector 43 and the address selector 44, and the data at that address is selected by the selector 45 and the data selector 46. , To the selector 12 via the dither data register 47.

【0054】誤差情報がラインバッファ10にライトさ
れる際、誤差制御ライトアドレスがアドレスセレクタ4
4を介してラインバッファ10へ供給され、ライトされ
る誤差情報が誤差情報ライトレジスタ49、およびセレ
クタ45を介してラインバッファ10へ供給されること
により、上記アドレスに記憶される。
When the error information is written in the line buffer 10, the error control write address is changed to the address selector 4.
The error information which is supplied to the line buffer 10 via 4 and is written to the line buffer 10 via the error information write register 49 and the selector 45 is stored in the above address.

【0055】誤差情報がラインバッファ10からリード
される際、誤差制御リードアドレスがリードアドレスセ
レクタ43およびアドレスセレクタ44を介してライン
バッファ10へ供給され、そのアドレスのデータがセレ
クタ45、データセレクタ46、および誤差情報リード
レジスタ48を介して加算器13へ出力される。
When the error information is read from the line buffer 10, the error control read address is supplied to the line buffer 10 via the read address selector 43 and the address selector 44, and the data at the address is supplied to the selector 45, the data selector 46, And is output to the adder 13 via the error information read register 48.

【0056】なお、上記ラインバッファ10にはたとえ
ば外部からディザ用のデータが設定されるようになって
いる。たとえば4×4のディザの場合には、16のアド
レスに対してディザマトリクスデータが設定され、それ
を繰り返し読出して使用するようになっている。
Data for dither is set in the line buffer 10 from the outside, for example. For example, in the case of 4 × 4 dither, dither matrix data is set for 16 addresses, and the dither matrix data is repeatedly read and used.

【0057】次に、メモリインターフェース41にディ
ザ閾値アドレスを発生する上記処理制御部8内のディザ
閾値アドレス発生部50を図12を用いて説明する。
Next, the dither threshold address generator 50 in the processing controller 8 for generating the dither threshold address in the memory interface 41 will be described with reference to FIG.

【0058】ディザ閾値アドレス発生部50は、図12
に示すように、行数設定レジスタ51、行カウンタ5
2、比較器53、列数設定レジスタ54、加算器55、
オフセット行アドレスレジスタ56、比較器57、行の
スタートアドレスレジスタ58、アドレスカウンタ59
によって構成されている。
The dither threshold address generator 50 is shown in FIG.
As shown in FIG.
2, comparator 53, column number setting register 54, adder 55,
Offset row address register 56, comparator 57, row start address register 58, address counter 59
It is composed by.

【0059】行数設定レジスタ51には、ディザの行が
設定される。行カウンタ52は、ライン同期信号が供給
するごとにカウントするカウンタであり、そのカウント
値は比較器53に出力され、比較器53からのクリア信
号によりクリアされるようになっている。すなわち、行
カウンタ52は、行数設定レジスタ51に設定されてい
るディザの行ごとにクリアされるものである。
The dither rows are set in the row number setting register 51. The row counter 52 is a counter that counts each time a line synchronization signal is supplied, and the count value is output to the comparator 53 and cleared by a clear signal from the comparator 53. That is, the row counter 52 is cleared for each dither row set in the row number setting register 51.

【0060】比較器53は、行数設定レジスタ51の設
定カウント数と行カウンタ52のカウント数とを比較
し、一致した際、行カウンタ52をクリアするととも
に、オフセット行アドレスレジスタ56にリセット信号
を出力するものである。
The comparator 53 compares the set count number of the row number setting register 51 with the count number of the row counter 52, and when they match, clears the row counter 52 and sends a reset signal to the offset row address register 56. It is what is output.

【0061】列数設定レジスタ54には、ディザの列が
設定される。加算器55は、列数設定レジスタ54から
の設定列数とオフセット行アドレスレジスタ56の行数
とを加算し、この加算結果をオフセット行アドレスレジ
スタ56に出力するものである。
A dither column is set in the column number setting register 54. The adder 55 adds the set number of columns from the column number setting register 54 and the number of rows of the offset row address register 56, and outputs the addition result to the offset row address register 56.

【0062】オフセット行アドレスレジスタ56は、比
較器53からのリセット信号とライン同期信号とによ
り、加算器55のアドレスをオフセットするものであ
る。比較器57は、オフセット行アドレスレジスタ56
のアドレスとアドレスカウンタ59のアドレスとを比較
し、アドレスカウンタ59のアドレスがオフセットアド
レスの1つ前になった際に、ライト信号をアドレスカウ
ンタ59へ出力するものである。
The offset row address register 56 is for offsetting the address of the adder 55 by the reset signal and the line synchronization signal from the comparator 53. The comparator 57 includes an offset row address register 56.
Is compared with the address of the address counter 59, and when the address of the address counter 59 is one before the offset address, a write signal is output to the address counter 59.

【0063】行のスタートアドレスレジスタ58は、ラ
イン同期信号が供給されるごとに、オフセット行アドレ
スレジスタ56からのアドレスが設定されるものであ
る。アドレスカウンタ59は、比較器57からのライト
信号に応じて行のスタートアドレスレジスタ58からの
スタートアドレスをセットし、このアドレス値を画像ク
ロックが供給されるごとにカウントアップしてディザ閾
値アドレスとして出力するものである。
The row start address register 58 is set with the address from the offset row address register 56 every time the line synchronization signal is supplied. The address counter 59 sets the start address from the start address register 58 of the row according to the write signal from the comparator 57, counts up this address value each time the image clock is supplied, and outputs it as a dither threshold address. To do.

【0064】なお、この発明は上記の実施例に限定され
るものではない。たとえば、フィードバック型方式とし
て、誤差拡散法だけでなくラインメモリ等をもつ他のフ
ィードバック型階調処理方式も用いられる。また誤差フ
ィルタリング手段としてランダム係数を用いたフィル
タ、実施例に述べた形状と異なった形状のフィルタ等を
用いたフィルタリングが考えられる。閾値発生部に関し
ても上述したように多種のバスを用いた閾値発生部等の
構成が考えられる。
The present invention is not limited to the above embodiment. For example, as the feedback type method, not only the error diffusion method but also another feedback type gradation processing method having a line memory or the like is used. Further, as the error filtering means, a filter using a random coefficient or a filter having a shape different from the shape described in the embodiment may be considered. As for the threshold value generation unit, a configuration such as a threshold value generation unit using various buses can be considered as described above.

【0065】上記したように、フィードバック型階調処
理法において、組織ディザまたは単純多値化処理を一つ
の構成によって実施可能である。この構成を用いるとフ
ィードバック型方式によく使われる誤差バッファ(ライ
ンバッファ)をディザマトリックス閾値バッファとして
も共用することができるので、ディザマトリックスのサ
イズ、形状、閾値を自由に設定できる。従って柔軟性の
あるディザ処理も可能となる。
As described above, in the feedback type gradation processing method, the tissue dithering or the simple multi-valued processing can be implemented by one configuration. With this configuration, the error buffer (line buffer) often used in the feedback type can be used also as the dither matrix threshold buffer, so that the size, shape, and threshold of the dither matrix can be freely set. Therefore, flexible dither processing is also possible.

【0066】また、誤差拡散を用いた画像処理装置にお
いて、組織ディザ、単純階調処理等も可能とした構成を
提案し、必要に応じて、処理方法を切り換えることによ
りそれぞれの処理の利点を用いた処理を行うことができ
る。
Further, in the image processing apparatus using the error diffusion, a structure that enables tissue dithering, simple gradation processing, etc. is proposed, and the advantages of each processing are utilized by switching the processing methods as needed. You can do whatever you want.

【0067】また、誤差拡散等のフィードバックを用い
る階調処理において、誤差フィードバック、補正量フィ
ードバックを制御するためのフィードバック制御手段
と、閾値を切り換えるための閾値発生手段とを具備する
ことにより組織ディザ処理も可能としたものである。
Further, in the gradation processing using feedback such as error diffusion, the tissue dither processing is provided by providing the feedback control means for controlling the error feedback and the correction amount feedback and the threshold generation means for switching the threshold. Is also possible.

【0068】また、誤差拡散等のフィードバック型階調
処理において、誤差バッファを組織ディザ閾値バッファ
と共用する手段と、処理に応じて共用バッファ制御を行
うバッファ制御手段を具備したものである。
Further, in feedback type gradation processing such as error diffusion, a means for sharing the error buffer with the systematic dither threshold buffer and a buffer control means for carrying out shared buffer control according to the processing are provided.

【0069】さらに、ディザ閾値バッファとしてRAM
を用い、ディザサイズ、形状、閾値等を任意に設定する
閾値設定手段と、設定した閾値サイズ、形状などに応じ
て読み出す閾値読み出し制御手段とを具備したものであ
る。
Further, a RAM is used as a dither threshold buffer.
The threshold value setting means for arbitrarily setting the dither size, the shape, the threshold value, and the like, and the threshold value reading control means for reading according to the set threshold size, shape, etc.

【0070】したがって、誤差フィードバック方法をベ
ースにした階調処理法において、組織ディザ、単純階調
処理等を一つの構成によって実施可能であり、誤差フィ
ードバック処理に使う誤差バッファをディザ処理時にデ
ィザ閾値バッファとして利用することによって、誤差フ
ィードバック処理、組織ディザ、または単純階調処理を
一つの構成を用いて実現でき、この構成を用いると、デ
ィザマトリックスのサイズ、形状、閾値を自由に設定で
きるので柔軟性のあるディザ処理が可能となる。
Therefore, in the gradation processing method based on the error feedback method, tissue dither, simple gradation processing, etc. can be implemented by one configuration, and the error buffer used for the error feedback processing is the dither threshold buffer during dither processing. The error feedback process, the tissue dither, or the simple gradation process can be realized by using this as a single configuration, and by using this configuration, the size, shape, and threshold value of the dither matrix can be freely set, which is flexible. It is possible to perform dither processing with a certain amount.

【0071】[0071]

【発明の効果】以上詳述したようにこの発明によれば、
フィードバック型方式をベースにした誤差拡散法による
階調処理方式を有するものにおいて、組織ディザ法によ
る階調処理も可能となる構成とし、必要に応じて誤差拡
散法や組織ディザ法に切り換えることにより両方の利点
を生かすことができ、またこの構成によってディザ閾値
のサイズ、形状、閾値の設定が自由にできるので柔軟性
のある処理が可能となる画像処理装置を提供できる。
As described above in detail, according to the present invention,
In a system that has a gradation processing method based on the error diffusion method based on the feedback type, it is possible to perform gradation processing using the systematic dither method, and by switching to the error diffusion method or the systematic dither method as necessary, both It is possible to provide an image processing apparatus capable of performing flexible processing because the size, shape, and setting of the dither threshold can be freely set by utilizing this advantage.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例における画像処理装置の全
体の構成を示すブロック図。
FIG. 1 is a block diagram showing the overall configuration of an image processing apparatus according to an embodiment of the present invention.

【図2】階調処理法の選択内容内を説明するための図。FIG. 2 is a diagram for explaining the selection contents of a gradation processing method.

【図3】2値誤差拡散法を使用した際の画像処理装置の
構成を示す図。
FIG. 3 is a diagram showing a configuration of an image processing apparatus when a binary error diffusion method is used.

【図4】補正画像データを示す図。FIG. 4 is a diagram showing corrected image data.

【図5】比較部の構成を示す図。FIG. 5 is a diagram showing a configuration of a comparison unit.

【図6】比較部の構成を示す図。FIG. 6 is a diagram showing a configuration of a comparison unit.

【図7】比較部の構成を示す図。FIG. 7 is a diagram showing a configuration of a comparison unit.

【図8】2値化誤差量を示す図。FIG. 8 is a diagram showing a binarization error amount.

【図9】切換部の構成を示す図。FIG. 9 is a diagram showing a configuration of a switching unit.

【図10】誤差フィルタと補正量算出手段の構成を示す
図。
FIG. 10 is a diagram showing a configuration of an error filter and a correction amount calculation unit.

【図11】メモリインターフェースの構成を示すブロッ
ク図。
FIG. 11 is a block diagram showing a configuration of a memory interface.

【図12】ディザ閾値アドレス発生部の構成を示すブロ
ック図。
FIG. 12 is a block diagram showing a configuration of a dither threshold address generator.

【図13】従来の2値誤差拡散の原理図。FIG. 13 is a principle diagram of conventional binary error diffusion.

【図14】従来の組織ディザによる2値化の原理図。FIG. 14 is a diagram showing the principle of binarization by the conventional tissue dither.

【符号の説明】[Explanation of symbols]

1…誤差補正手段、2…比較手段、3…出力値算出手
段、4…誤差算出手段、5…切換手段、6…誤差フィル
タリング手段、7…処理指示手段、8…処理制御部、1
0…ラインメモリ、12…閾値発生手段、13…補正量
算出手段、14…切換手段。
1 ... Error correction means, 2 ... Comparison means, 3 ... Output value calculation means, 4 ... Error calculation means, 5 ... Switching means, 6 ... Error filtering means, 7 ... Processing instruction means, 8 ... Processing control section, 1
0 ... Line memory, 12 ... Threshold value generating means, 13 ... Correction amount calculating means, 14 ... Switching means.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 注目画素および周辺画素に対する画素単
位に複数ビット数で表せられる画像データを供給する供
給手段と、 この供給手段により供給される画像データと所定の閾値
とを比較することにより多値化する多値化データに変換
する変換手段と、 この多値化手段からの多値化データと上記供給手段から
の画像データとにより上記画素単位の誤差を算出する算
出手段と、 この算出手段により算出された画素単位の誤差を、上記
注目画素の周辺画素に拡散させる第1の処理手段と、 この第1の処理手段で拡散された誤差拡散量の一部を記
憶する誤差バッファと、 この誤差バッファに記憶されている誤差拡散量の一部と
上記処理手段で拡散された誤差拡散量の他部とを用いて
補正量を算出する補正量算出手段と、 この補正量算出手段により算出された補正量により上記
供給手段からの注目画素の画像データを補正する補正手
段と、 からなる画像処理装置において、 誤差拡散法を用いるか組織ディザを用いるかを指示する
指示手段と、 組織ディザを用いる際に、組織ディザの内容を上記誤差
バッファに設定する設定手段と、 上記指示手段により組織ディザが指示された際、上記算
出手段から上記第1の処理手段への画素単位の誤差の出
力を禁止し、上記補正量算出手段から上記補正手段への
補正量の出力を禁止する禁止手段と、 上記誤差バッファに記憶されている組織ディザの各デー
タを閾値として順次上記変換手段に出力する出力手段
と、 を具備したことを特徴とする画像処理装置。
1. A multi-valued device for supplying image data represented by a plurality of bits per pixel to a target pixel and peripheral pixels, and comparing the image data supplied by this supplying device with a predetermined threshold value. Conversion means for converting into multi-valued data to be converted, calculation means for calculating the error in pixel units by the multi-valued data from the multi-valued means and the image data from the supply means, and the calculation means First processing means for diffusing the calculated error in pixel units to the peripheral pixels of the pixel of interest, an error buffer for storing a part of the error diffusion amount diffused by the first processing means, and this error A correction amount calculation means for calculating a correction amount using a part of the error diffusion amount stored in the buffer and the other part of the error diffusion amount diffused by the processing means, and the correction amount calculation means. In the image processing device, a correction unit that corrects the image data of the pixel of interest from the supply unit based on the calculated correction amount, an instruction unit that instructs whether to use the error diffusion method or the tissue dither, and a tissue dither Setting means for setting the contents of the tissue dither in the error buffer, and when the tissue dither is instructed by the instructing means, the calculation unit outputs the error in pixel units to the first processing unit. Prohibition means for prohibiting the output of the correction amount from the correction amount calculation means to the correction means, and an output for sequentially outputting each data of the tissue dither stored in the error buffer as a threshold value to the conversion means. An image processing device comprising:
【請求項2】 上記設定手段により設定される組織ディ
ザの内容が、ディザサイズ、形状、閾値であることを特
徴とする請求項1に記載の画像処理装置。
2. The image processing apparatus according to claim 1, wherein the content of the tissue dither set by the setting unit is a dither size, a shape, and a threshold value.
JP4280439A 1992-09-25 1992-09-25 Picture processor Pending JPH06113125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4280439A JPH06113125A (en) 1992-09-25 1992-09-25 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4280439A JPH06113125A (en) 1992-09-25 1992-09-25 Picture processor

Publications (1)

Publication Number Publication Date
JPH06113125A true JPH06113125A (en) 1994-04-22

Family

ID=17625073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4280439A Pending JPH06113125A (en) 1992-09-25 1992-09-25 Picture processor

Country Status (1)

Country Link
JP (1) JPH06113125A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000040002A1 (en) * 1998-12-25 2000-07-06 Copyer Co., Ltd. Printing density setting device for printer and pseudo half tone controller
US7130081B2 (en) 2000-12-11 2006-10-31 Fujitsu Limited Image processing method, image processing apparatus and recording medium
JP2009049688A (en) * 2007-08-20 2009-03-05 Ricoh Co Ltd Image processing method, image processing device, image forming device, image forming system, program, and storage medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000040002A1 (en) * 1998-12-25 2000-07-06 Copyer Co., Ltd. Printing density setting device for printer and pseudo half tone controller
US7130081B2 (en) 2000-12-11 2006-10-31 Fujitsu Limited Image processing method, image processing apparatus and recording medium
JP2009049688A (en) * 2007-08-20 2009-03-05 Ricoh Co Ltd Image processing method, image processing device, image forming device, image forming system, program, and storage medium

Similar Documents

Publication Publication Date Title
US5394250A (en) Image processing capable of handling multi-level image data without deterioration of image quality in highlight areas
EP0734153B1 (en) Image processing apparatus for performing random mask process
JP3247737B2 (en) Pixel value quantization method in image
JPH11187264A (en) Method and device for processing image
US5289294A (en) Image processing apparatus
JPH053783B2 (en)
US6028677A (en) Method and apparatus for converting a gray level pixel image to a binary level pixel image
US6088123A (en) Dithering masks with very large periods
JPH0622123A (en) Half-tone mask for digital image and its formation method
EP0824822B1 (en) Multiple density level stochastic screening system and method
US5848224A (en) Optimally pipelined error diffusion architecture for converting scanned image into four-color printed image
JPH06253134A (en) Picture processing device
JPH06113125A (en) Picture processor
JP3225099B2 (en) Image processing device
JPH0738767A (en) Image binarizing processor
JPH0799543B2 (en) Image processing device
JP2003198843A (en) Reduced-buffer error diffusion
JPH05183737A (en) Picture processor
JP3679522B2 (en) Image processing method and apparatus
JPH0668250A (en) Image processor
JP3124604B2 (en) Image processing device
JP2701310B2 (en) Halftone image generation method and apparatus
JP3774523B2 (en) Image processing apparatus and control method thereof
JP2934971B2 (en) Image binarization processing device
JPH07295527A (en) Processor for image signal binarization processing and method therefor