JPH08153079A - Composite central processing unit system - Google Patents

Composite central processing unit system

Info

Publication number
JPH08153079A
JPH08153079A JP29283694A JP29283694A JPH08153079A JP H08153079 A JPH08153079 A JP H08153079A JP 29283694 A JP29283694 A JP 29283694A JP 29283694 A JP29283694 A JP 29283694A JP H08153079 A JPH08153079 A JP H08153079A
Authority
JP
Japan
Prior art keywords
load
reply
request
holding
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29283694A
Other languages
Japanese (ja)
Inventor
Kiyoshi Shinomiya
潔 四宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP29283694A priority Critical patent/JPH08153079A/en
Publication of JPH08153079A publication Critical patent/JPH08153079A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE: To realize a load distribution so as to make a device in the lowest load state, a device whose load is comparatively low, or a device capable of responding most quickly, respond to a request by making each device in a composite central processing unit system measure its own load state. CONSTITUTION: In the composite central processing unit system, a central processing unit, a main storage unit and an input/output device are respectively provided with a reply controller equipped with a measuring means 14 measuring its own load value, a threshold value update means 17 consisting of an update means 15 updating a threshold value for managing the load state and a holding means 16 for holding the threshold value, a reply data holding/non-holding judging means 13 judging the holding of response data to a request at the time of receiving the request from another device, a comparing means 11 judging whether or not the request should be received based on the comparison between the load value and the threshold value, and a selection means 10 sending a reply/status output signal 53 to each device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、共通バスに接続され
る複数の、中央処理装置,入出力装置の各装置がキャッ
シュを有し、各装置が自身の負荷状態を計測して、各装
置自身の負荷状態を自律的に負荷分散制御する複合中央
処理装置システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plurality of central processing units and input / output units connected to a common bus, each of which has a cache, and each unit measures its own load state to determine each unit. The present invention relates to a complex central processing unit system for autonomously load balancing controlling its own load state.

【0002】[0002]

【従来の技術】従来の複合中央処理装置システムの各装
置に対する負荷分散は、一元的に負荷制御する中央処理
装置の下で、主記憶装置に格納されているデータの複写
を保持するキャッシュが、他の装置のリクエストに対し
て応答するか否かの判定条件として、キャッシュ自身が
データを保持する唯一のキャッシュであるか、あるいは
前記データが更新されているか、またはキャッシュ自身
が最も最近に書き込み行っているか、の情報を利用して
応答するか否かを制御している。例えば、図2に示す複
合中央処理装置システム1では、中央処理装置100
が、アドレスAに対するリクエストを共通バスに発行
し、他の中央処理装置100が前記アドレスAのデータ
をキャッシュに保持している場合、 1.アドレスAのデータが中央処理装置100のキャッ
シュと主記憶装置200内とでは異なるとき、前記デー
タの保持者である他の中央処理装置100が前記リクエ
ストに応答する。
2. Description of the Related Art In a conventional central processing unit, the load distribution for each unit is performed by a central processing unit that centrally controls the load, and a cache that holds a copy of data stored in a main storage unit. As a condition for determining whether or not to respond to a request from another device, whether the cache itself is the only cache holding the data, the data is updated, or the cache itself writes the data most recently. It controls whether or not to respond by using the information. For example, in the complex central processing unit system 1 shown in FIG.
Issue a request for the address A to the common bus and another central processing unit 100 holds the data of the address A in the cache, 1. When the data of the address A differs between the cache of the central processing unit 100 and the main memory 200, another central processing unit 100 which is the holder of the data responds to the request.

【0003】2.アドレスAのデータがキャッシュと主
記憶装置200内とで同じであるとき、前記データの保
持者は不在であるから主記憶装置200自身が応答す
る。
2. When the data at the address A is the same in the cache and in the main storage device 200, the main storage device 200 itself responds because the holder of the data is absent.

【0004】後者の場合、主記憶装置200とキャッシ
ュをもつ中央処理装置100の両者が、アドレスAのデ
ータを保持しているので、リクエストに対して、両者が
応答可能であるが、中央処理装置100と主記憶装置2
00のデータが同じである場合、常に主記憶装置200
が応答することになる。
In the latter case, both the main memory 200 and the central processing unit 100 having a cache hold the data of the address A, so that both can respond to the request, but the central processing unit 100 and main memory 2
00 is the same, the main memory device 200 is always
Will respond.

【0005】[0005]

【発明が解決しようとする課題】上述した従来のリクエ
ストに対する応答の仕方は、それぞれの装置の負荷状態
に関係なく、リクエストされたデータを保持している装
置が応答することになるため、応答する装置が特定の装
置に集中する傾向がある。そのため、中央処理装置の台
数が増加し、負荷が高くなる状態において、少数の装置
にリクエストが集中して、応答するタイミングを遅く
し、アクセス時間を長びかせる。したがって、中央処理
装置の台数の増加に伴ない、各中央処理装置の性能が発
揮できない事態になり易く、共通バスに接続する中央処
理装置の台数が制限される。
The above-described conventional method of responding to a request responds because the device holding the requested data responds regardless of the load state of each device. Devices tend to concentrate on a particular device. Therefore, in the state where the number of central processing units increases and the load increases, requests concentrate on a small number of devices, delaying the timing of responding, and prolonging the access time. Therefore, as the number of central processing units increases, it is likely that the performance of each central processing unit cannot be exhibited, and the number of central processing units connected to the common bus is limited.

【0006】[0006]

【課題を解決するための手段】この発明の目的は、複合
中央処理装置システムの各装置に自身の負荷状態を計測
する手段を設けて、複数の装置が応答可能であるとき、
最も負荷状態の低い装置、あるいは負荷の比較的低い装
置、または最も早く応答できる装置に応答させて、負荷
を分散し、高負荷環境においても、性能低下をきたす負
荷の集中を発生させない負荷分散を実現することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a means for measuring the load state of each device of a complex central processing unit system, and when a plurality of devices can respond,
Distribute the load by responding to the device with the lowest load, the device with a relatively low load, or the device that can respond the fastest, and perform load distribution that does not cause load concentration that causes performance degradation even in a high load environment. It is to be realized.

【0007】そのため、この発明にあって、複数の、中
央処理装置,主記憶装置,入出力装置を共通バスに接続
し、前記中央処理装置および前記入出力装置それぞれが
前記記憶装置に対するキャッシュを有してなる複合中央
処理装置システムにおいて、前記中央処理装置,前記主
記憶装置,前記入出力装置の各装置それぞれは自身で計
測する自身の負荷状態の負荷値と前記負荷状態を判定す
る閾値とを保持し、自身以外の前記装置からリクエスト
を受理するとき、前記リクエストに対する応答データを
保持しているか否かの判定結果と、前記負荷値と前記閾
値との比較に基づいて前記リクエストを受理可能である
か否かの判定結果と、を前記共通バスに接続する前記装
置それぞれに送付するリプライ制御装置は、前記リクエ
ストに対応する応答データをキャッシュに保持している
か否かを判定するリプライデータ保持/非保持判定手段
と、前記各装置それぞれに対するリクエストの待ち数に
基づいて前記装置それぞれの負荷状態の負荷値を計測す
る負荷計測手段と、他の前記装置のリプライ制御装置の
前記リクエストに対して、応答するか否を判定する前記
閾値を初期化する閾値初期化手段と、前記閾値を保持
し、前記閾値を負荷状態に適応する閾値に更新する閾値
更新手段と、前記閾値と他のリプライ制御装置から通知
された負荷値を比較した結果および前記応答データの保
持/非保持の判定結果をリプライステータス出力信号と
して出力する比較手段と、他の前記リプライ制御装置の
前記リプライ・データ保持/非保持の判定結果あるいは
前記負荷値を受理し、自身が保持する負荷値と比較して
リクエストに応答するか否かを選択し、前記キャッシュ
あるいは主記憶装置にアクセス要求する選択手段と、を
備えることを特徴とする。
Therefore, in the present invention, a plurality of central processing units, main storage units, and input / output units are connected to a common bus, and each of the central processing unit and the input / output units has a cache for the storage units. In the complex central processing unit system, each of the central processing unit, the main storage unit, and the input / output unit has a load value of its own load state measured by itself and a threshold value for determining the load state. When holding the request and accepting the request from the device other than itself, the request can be accepted based on the determination result of whether or not the response data to the request is held, and the load value and the threshold value. The reply control device, which sends the determination result of whether or not there is, to each of the devices connected to the common bus, responds to the request. Reply data holding / non-holding judging means for judging whether or not the data is held in the cache, and load measuring means for measuring the load value of the load state of each of the devices based on the number of waiting requests for each of the devices. And a threshold initialization means for initializing the threshold value for determining whether or not to respond to the request of the reply control device of the other device, holding the threshold value, and adapting the threshold value to a load state Threshold updating means for updating to a threshold, and comparing means for outputting the result of comparing the threshold and the load value notified from another reply control device and the determination result of holding / not holding the response data as a reply status output signal. , Accepts the reply data holding / non-holding judgment result of the other reply control device or the load value, and holds it by itself Select whether to respond to the request as compared with the load value, characterized in that it comprises a selection means for access requests to the cache or main memory.

【0008】[0008]

【実施例】次に、この発明について図面を参照して説明
する。
Next, the present invention will be described with reference to the drawings.

【0009】この発明の一実施例の構成を示す図1を参
照すると、リプライ制御装置5は、他の装置からのリク
エスト信号52を共通バス4を通じて受理し、リクエス
ト信号52に対応する応答データを自身のキャッシュ6
に保持しているか否かを判定するリプライデータ保持/
非保持判定手段13と、図示しない中央処理装置のキャ
ッシュ,図示しない主記憶装置,図示しない入出力装置
にあって、それぞれに対するリクエストの待ち数から、
それぞれの負荷状態を示す負荷値を計測する負荷計測手
段14と、他のリプライ制御装置5のリクエスト信号5
2に対して、自身が応答するか否を判定する負荷状態に
対する閾値を初期化する閾値初期化手段12と、閾値の
保持手段16および閾値を負荷状態に適応する閾値に更
新する更新手段15をもつ閾値更新手段17と、保持さ
れている閾値と図示しない他の装置のリプライ制御装置
5からの負荷値を比較した結果および前記応答データの
保持/非保持の結果をリプライステータスとして出力す
る比較手段11と、図示しない他のリプライ制御装置5
から送付されるリプライ・ステータス入力信号54と自
身のリプライ・ステータス出力信号53とから自身のキ
ャッシュ6あるいは主記憶部9に対するアクセス要求5
0を選択する選択手段10と、を備える。
Referring to FIG. 1 showing the configuration of an embodiment of the present invention, the reply control device 5 receives a request signal 52 from another device through the common bus 4 and sends response data corresponding to the request signal 52. Own cache 6
Hold reply data to determine whether or not
In the non-holding determination means 13, the cache of the central processing unit (not shown), the main storage device (not shown), and the input / output device (not shown)
A load measuring unit 14 that measures a load value indicating each load state, and a request signal 5 of another reply control device 5
2, a threshold value initialization means 12 for initializing a threshold value for a load state for determining whether or not it responds, a threshold value holding means 16 and an updating means 15 for updating the threshold value to a threshold value adapted to the load state. The threshold updating means 17 having the same, the comparing means for outputting the result of comparing the held threshold value and the load value from the reply control device 5 of another device (not shown) and the result of holding / not holding the response data as a reply status. 11 and another reply control device 5 not shown
An access request 5 to the cache 6 or the main storage unit 9 of its own from the reply status input signal 54 and the reply status output signal 53 of its own sent from
The selection means 10 which selects 0 is provided.

【0010】更に、リプライ制御装置5をそれぞれに備
える装置からなる複合中央処理装置システム1を例示す
る図2を参照すると、複合中央処理装置システム1は、
複数の中央処理装置100ならびに複数の主記憶装置2
00および複数の入出力装置300が共通バス4に接続
されてなる。
Further, referring to FIG. 2 exemplifying a composite central processing unit system 1 including devices each having a reply control device 5, the composite central processing unit system 1 comprises:
A plurality of central processing units 100 and a plurality of main storage devices 2
00 and a plurality of input / output devices 300 are connected to the common bus 4.

【0011】また更に中央処理装置100に設けられる
リプライ制御装置5を例示する図3(a)を参照する
と、中央処理装置100は、複数の演算部800と、各
演算部800からのリクエストを受け付けるリクエスト
受け付け部7と、主記憶9のデータの一部を保持してリ
クエスト受け付け部7およびアクセス要求50に対する
応答データをリプライ信号線51を通じて返すキャッシ
ュ6と、共通バス4を通じて受理するリクエスト信号5
2および負荷状態を応答するリプライ・ステータス出力
信号53および他の装置の負荷状態が送付されるリプラ
イ・ステータス入力信号54を送受し、キャッシュ6に
アクセス要求50を送付するリプライ制御装置5と、を
備える。
Further, referring to FIG. 3A exemplifying the reply control device 5 provided in the central processing unit 100, the central processing unit 100 receives a plurality of arithmetic units 800 and requests from the respective arithmetic units 800. The request accepting unit 7, the cache 6 that holds a part of the data in the main memory 9 and returns the response data to the request accepting unit 7 and the access request 50 through the reply signal line 51, and the request signal 5 that accepts through the common bus 4.
2 and a reply status output signal 53 that responds to the load status and a reply status input signal 54 that sends the load status of another device, and a reply control device 5 that sends an access request 50 to the cache 6. Prepare

【0012】主記憶装置200に設けられるリプライ装
置5を例示する図3(b)を参照すると、主記憶装置2
00は、共通バス4を通じて受理するリクエスト信号5
2および負荷状態を応答するリプライ・ステータス出力
信号53および他の装置の負荷状態が送付されるリプラ
イ・ステータス入力信号54を送受し、主記憶部9にア
クセス要求50を送付するリプライ制御装置5と、主記
憶部9と、主記憶部9から出力するリプライ信号51
と、を備える。
Referring to FIG. 3B illustrating the reply device 5 provided in the main memory device 200, the main memory device 2
00 is a request signal 5 received through the common bus 4.
2 and a reply status output signal 53 that responds to the load status and a reply status input signal 54 that sends the load status of another device, and a reply control device 5 that sends an access request 50 to the main storage unit 9. , The main memory 9 and the reply signal 51 output from the main memory 9.
And

【0013】入出力装置300に設けられるリプライ制
御装置5を例示する図3(c)を参照すると、入出力装
置300は複数のチャンネル900と、各チャンネル9
00からのリクエストを受け付けるリクエスト受け付け
部7と、主記憶9のデータの一部を保持し、リクエスト
受け付け部7およびアクセス要求50に対する応答デー
タをリプライ信号51を通じて返すキャッシュ6と、共
通バス4を通じて受理するリクエスト信号線52および
負荷状態を応答するリプライ・ステータス出力信号53
および他の装置の負荷状態が送付されるリプライ・ステ
ータス入力信号54を送受し、キャッシュ6にアクセス
要求50を送付するリプライ制御装置5と、を備える。
Referring to FIG. 3C, which illustrates the reply control device 5 provided in the input / output device 300, the input / output device 300 includes a plurality of channels 900 and channels 9.
Request accepting unit 7 that accepts a request from 00, a cache 6 that holds a part of the data in main memory 9 and returns response data to request accepting unit 7 and access request 50 through reply signal 51, and accepts through common bus 4. Request signal line 52 for responding and reply status output signal 53 for responding to the load condition
And a reply control device 5 that sends and receives a reply status input signal 54 that sends the load status of another device, and sends an access request 50 to the cache 6.

【0014】更に、負荷計測手段14を例示する図4
(a)を参照すると、負荷計測手段14はキャッシュ6
または主記憶部9に対するリクエストを登録するリクエ
ストバッファ19内のリクエスト待ち個数を計測する。
リプライ・ステータス信号53を例示する図5(a)を
参照すると、リプライ・ステータス出力信号53はリプ
ライ装置自身の判定に基づいて応答可能であるか否かを
出力する信号である。また選択手段10を例示する図6
(a)を参照すると、選択手段10自身はリクエストに
対する応答履歴記憶28に基づいて、応答するか否かを
LRUによって決定し、該当装置を指定する。また更新
手段15と閾値16をもつ閾値更新手段17を例示する
図7(c)を参照すると、自身のリプライ・ステータス
出力信号53でもって、自身の閾値16を更新し、負荷
状態に適応する新たな閾値を保持手段16に設定する。
Further, FIG. 4 exemplifying the load measuring means 14
Referring to (a), the load measuring means 14 determines that the cache 6
Alternatively, the number of waiting requests in the request buffer 19 for registering a request for the main storage unit 9 is measured.
Referring to FIG. 5A exemplifying the reply status signal 53, the reply status output signal 53 is a signal for outputting whether or not it can respond based on the judgment of the reply device itself. Further, FIG. 6 exemplifying the selection means 10
Referring to (a), the selection means 10 itself determines whether or not to respond by the LRU based on the response history storage 28 for the request, and designates the corresponding device. Further, referring to FIG. 7C exemplifying the updating means 15 and the threshold updating means 17 having the threshold value 16, the own threshold value 16 is updated by its own reply / status output signal 53, and a new adaptation is made to adapt to the load condition. A different threshold is set in the holding means 16.

【0015】次に、この実施例の動作を流れ図8を参照
して説明すると、リクエスト信号52の処理は(ステッ
プ400)、先ずリプライ制御装置5が共通バス4を通
じて他のリプライ制御装置5からリクエスト信号52を
受理する(ステップ401)。リプライ制御装置5は、
自身のリプライデータ保持/非保持判定手段13によっ
て、自身がリクエストに対応する応答データを保持して
いるか、あるいは保持していないかによって、応答可能
であるか否かを判定する。応答データを保持していない
とき(ステップ401のNO)、応答しないで終了する
(ステップ413)。応答データを保持しているとき
(ステップ402のYES)、図4(a)に例示する負
荷計測手段14によって、自身のキャッシュに対するリ
クエストの待ち数から定まる自装置の負荷と、閾値16
とを比較手段11によって比較し(ステップ403)、
結果のリプライ・ステータス出力信号53を共通バス4
を通じ、各装置に送付する(ステップ404)。
Next, the operation of this embodiment will be described with reference to the flow chart of FIG. 8. In the processing of the request signal 52 (step 400), the reply control device 5 first requests from another reply control device 5 through the common bus 4. The signal 52 is accepted (step 401). The reply control device 5
The reply data holding / non-holding judging means 13 of itself judges whether or not the reply is possible depending on whether or not the reply data corresponding to the request is held by itself. When the response data is not held (NO in step 401), the process ends without responding (step 413). When the response data is held (YES in step 402), the load measuring unit 14 illustrated in FIG. 4A and the load of the own device which is determined from the number of waiting requests for the own cache and the threshold 16
Is compared by the comparison means 11 (step 403),
Result reply / status output signal 53 is sent to common bus 4
To each device through (step 404).

【0016】次に、図6(a)に例示する選択手段10
が、他のリプライ制御装置5からリプライ・ステータス
入力信号54を受理すると(ステップ405)、リプラ
イ・ステータス入力信号54に応答する装置を選択し、
応答可能な装置が自装置だけであるとき(ステップ40
6のYES)、キャッシュ6あるいは主記憶部9に対し
てアクセス要求50を行い、キャッシュ6あるいは主記
憶部9から図3に例示するリプライ信号51を共通バス
4を通じて各装置に送付する(ステップ410)。また
応答可能な装置が自装置のみでないとき(ステップ40
6のNO)、選択手段10が応答可能な装置の内から装
置の負荷が閾値16より低い装置が自身だけであるとき
(ステップ407のYES)、キャッシュ6あるいは主
記憶部9に対してアクセス要求50を行い、キャッシュ
6あるいは主記憶部9からリプライ信号51を共通バス
4を通じて各装置に送付する(ステップ410)。
Next, the selection means 10 illustrated in FIG. 6 (a).
Receives a reply status input signal 54 from another reply control device 5 (step 405), selects a device responding to the reply status input signal 54,
When the only device that can respond is its own device (step 40
6), the access request 50 is issued to the cache 6 or the main storage unit 9, and the reply signal 51 illustrated in FIG. 3 is sent from the cache 6 or the main storage unit 9 to each device through the common bus 4 (step 410). ). When the device that can respond is not only the device itself (step 40
(NO of 6), when the device having a device load lower than the threshold value 16 is the only device among the devices to which the selecting means 10 can respond (YES in step 407), an access request is made to the cache 6 or the main storage unit 9. 50, and the reply signal 51 is sent from the cache 6 or the main memory 9 to each device through the common bus 4 (step 410).

【0017】更にまた応答可能な装置が自装置だけでな
いとき(ステップ407のNO)、選択手段10が、応
答可能でかつ負荷状態が閾値16以下の装置の内から自
身が記憶する応答履歴記憶28によって自装置が最も過
去に応答した装置であるとき(ステップ408のYE
S)、キャッシュ6あるいは主記憶部9に対してアクセ
ス要求50を行い、キャッシュ6あるいは主記憶9から
リプライ信号51を共通バス4を通じて各装置に送付す
る(ステップ410)。
Furthermore, when the device which can respond is not only its own device (NO in step 407), the selecting means 10 stores the response history storage 28 which the selecting means 10 stores from the devices which can respond and whose load state is equal to or less than the threshold value 16 itself. When the own device is the device that responded to the most in the past by (YE of step 408)
S), the access request 50 is issued to the cache 6 or the main memory 9, and the reply signal 51 is sent from the cache 6 or the main memory 9 to each device through the common bus 4 (step 410).

【0018】更に、応答可能な装置の内から自装置が最
も過去に応答した装置である場合(ステップ409のY
ES)、キャッシュ6あるいは主記憶部9に対してアク
セス要求50を行い、キャッシュ6あるいは主記憶部9
からリプライ信号51を共通バス4を通じて各装置に送
付する(ステップ410)。選択手段10は、応答可能
な装置の内から自装置が最も過去に応答した装置でない
場合(ステップ409のNO)、自身に記録されている
応答履歴記憶28から、応答した装置を決定し、閾値1
6と更新手段15とを例示する図7(c)によって、応
答順序決定用LRUを更新する(ステップ411)。選
択手段10は、自装置が応答を実行した場合、更新手段
15によって、応答データのデータ長に応じて閾値を増
加させる。自装置が応答データを保持していたが、応答
しなかった場合、閾値を減少させて(ステップ41
2)、リクエスト信号52に対する処理を終了する(ス
テップ413)。
Furthermore, if the self-device is the device that responded to the oldest among the devices that can respond (Y in step 409).
ES), the access request 50 to the cache 6 or the main storage unit 9, and the cache 6 or the main storage unit 9
Sends the reply signal 51 from each device to each device through the common bus 4 (step 410). If the own device is not the device that responded the earliest among the devices that can respond (NO in step 409), the selection unit 10 determines the responding device from the response history storage 28 recorded in itself, and sets the threshold value. 1
7 (c) illustrating 6 and the updating means 15, the response order determining LRU is updated (step 411). When the own device executes the response, the selecting means 10 causes the updating means 15 to increase the threshold value according to the data length of the response data. If the device itself holds the response data but does not respond, the threshold is decreased (step 41
2) Then, the process for the request signal 52 is completed (step 413).

【0019】次に、この実施例の負荷計測手段14に、
図4(b)、図4(c)、図4(d)に例示する変更を
施すことができる。図4(b)によれば、キャッシュ6
あるいは主記憶部9にアクセスがある度に、固定値21
を加算手段22を通じカウンタ29に設定し、クロック
によってカウンタを減算し、負荷値を時間経過で表わす
ことができる。また図4(c)によれば、メモリパッケ
ージ25の表面のリード・ライト動作による温度変化を
温度センサ24によって測定し、ACコンバータ26に
よってディジタル値に変換し、主記憶部9の負荷値に換
算する補正手段27で、負荷値を得ることができる。更
に、図(d)によれば、キャッシュ6あるいは主記憶部
9にアクセスの度にシフトレジスタ18に1ビットを入
力し、クロックによってシフトさせ、Nクロックの時間
経過にアクセスの回数をカウントし、負荷値とすること
ができる。
Next, in the load measuring means 14 of this embodiment,
Modifications illustrated in FIGS. 4B, 4C, and 4D can be made. According to FIG. 4B, the cache 6
Alternatively, each time the main memory 9 is accessed, a fixed value 21
Can be set in the counter 29 through the adding means 22 and the counter can be subtracted by a clock to express the load value as time passes. Further, according to FIG. 4C, the temperature change due to the read / write operation on the surface of the memory package 25 is measured by the temperature sensor 24, converted into a digital value by the AC converter 26, and converted into the load value of the main storage unit 9. The correction value can be obtained by the correction means 27. Further, according to FIG. 7D, one bit is input to the shift register 18 each time the cache 6 or the main storage unit 9 is accessed, the shift is performed by a clock, and the number of accesses is counted when N clocks have elapsed, It can be a load value.

【0020】更に、この実施例のリプライ制御装置5か
ら出力するリプライ・ステータス信号53に図5
(b)、図5(c)、図5(d)に例示する変更を施す
ことができる。図5(b)によれば、リプライ・ステー
タス信号53をnビット並列の2進コードの負荷情報で
出力することができる。図5(c)によれば、リプライ
・ステータス信号53を時分割信号のN本の信号線で負
荷情報を出力することができる。図5(d)によれば、
リプライ・ステータス信号53を応答するまでの時間で
表わす負荷情報を出力することができる。
Further, the reply status signal 53 output from the reply control device 5 of this embodiment is shown in FIG.
Modifications illustrated in (b), FIG. 5 (c), and FIG. 5 (d) can be made. According to FIG. 5B, the reply status signal 53 can be output as load information of binary code of n-bit parallel. According to FIG. 5C, load information can be output from the reply status signal 53 through the N signal lines of the time division signal. According to FIG. 5 (d),
It is possible to output load information represented by the time until the reply status signal 53 is responded.

【0021】更に、この実施例の選択手段10に、図6
(b)、図6(c)、図6(d)、図6(e)に例示す
る変更を施すことができる。図6(b)によれば、選択
手段10が記憶する応答履歴記憶29から直近の過去に
応答を送出した装置と他装置のリプライ・ステータス入
力信号54とから、直近の過去に応答した装置の次の装
置を応答させることができる。図6(c)によれば、選
択手段10は、共通バス4の図示しないバス調停手段か
ら取得する応答履歴記憶30によって、次に共通バス4
を獲得する装置と他装置のリプライ・ステータス入力信
号54とから、次に最も早く共通バス4を獲得する装置
を応答させることができる。図6(d)によれば、他の
装置のリプライ・ステータス入力信号54から最も負荷
値の低い装置を応答させることができる。図6(e)に
よれば、リプライ・ステータス入力信号54の応答が最
も早い装置に応答させることができる。
Further, the selecting means 10 of this embodiment has the configuration shown in FIG.
Modifications illustrated in (b), FIG. 6 (c), FIG. 6 (d), and FIG. 6 (e) can be made. According to FIG. 6B, from the response history storage 29 stored in the selecting means 10, the device that has sent a response in the latest past and the reply status input signal 54 of another device, the device that responded in the latest past. The following devices can respond: According to FIG. 6 (c), the selection means 10 uses the response history storage 30 acquired from the bus arbitration means (not shown) of the common bus 4 to determine the next common bus 4.
The device which acquires the common bus 4 earliest can be made to respond from the device which acquires the common bus 4 and the reply status input signal 54 of the other device. According to FIG. 6D, the device having the lowest load value can be made to respond from the reply status input signal 54 of another device. According to FIG. 6E, it is possible to make the device that responds the fastest to the reply status input signal 54 respond.

【0022】更に、この実施例の閾値16と更新手段1
5をもつ閾値更新手段17に図7(a)、図7(b)、
図7(d)、図7(e)に例示する変更を施すことがで
きる。図7(a)によれば、閾値保持手段16の初期値
を初期化手段12によって設定することができる。図7
(b)によれば、閾値16を演算処理手段800の閾値
設定命令によって設定することができる。図7(d)に
よれば、閾値16を他の装置のリプライ・ステータス入
力信号54の負荷値と更新手段15によって、更新する
ことができる。図7(e)によれば、閾値16を、他の
装置のリプライ・ステータス入力信号54の負荷値と閾
値補正値32で更新することができる。
Further, the threshold 16 and the updating means 1 of this embodiment
7 (a), 7 (b),
Modifications illustrated in FIGS. 7D and 7E can be made. According to FIG. 7A, the initial value of the threshold value holding means 16 can be set by the initialization means 12. Figure 7
According to (b), the threshold 16 can be set by the threshold setting command of the arithmetic processing means 800. According to FIG. 7D, the threshold value 16 can be updated by the load value of the reply status input signal 54 of another device and the updating means 15. According to FIG. 7E, the threshold 16 can be updated with the load value of the reply status input signal 54 of another device and the threshold correction value 32.

【0023】[0023]

【発明の効果】以上説明したように、この発明によれ
ば、リプライ制御装置は、複合中央処理装置システムの
共通バスに接続する中央処理装置,主記憶装置,入出力
装置の各装置に具備され、各装置の負荷状態をそれぞれ
計測し、その負荷値によって、各装置が自律的にリクエ
ストに応答するか否かを判定するので、特定の装置に負
荷が集中することを防ぐことができる。
As described above, according to the present invention, the reply control device is provided in each of the central processing unit, the main storage unit and the input / output unit connected to the common bus of the complex central processing unit system. The load state of each device is measured, and the load value is used to determine whether each device autonomously responds to the request. Therefore, it is possible to prevent the load from being concentrated on a specific device.

【0024】またこの発明によれば、各装置がリクエス
トに応答するか否かを判定する負荷値の閾値を、負荷状
態に適応して変更できるので、複合中央処理装置システ
ム全体の負荷変動に適応した負荷分散を制御できる。
Further, according to the present invention, the threshold value of the load value for judging whether or not each device responds to the request can be changed in accordance with the load state, so that it can be adapted to the load fluctuation of the entire complex central processing unit system. Load distribution can be controlled.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.

【図2】図1のリプライ制御装置が具備される各装置か
らなる複合中央処理装置システムを例示する図である。
FIG. 2 is a diagram illustrating a composite central processing unit system including respective devices including the reply control device of FIG.

【図3】分図(a)、分図(b)、分図(c)は、中央
処理装置とリプライ制御装置、主記憶装置とリプライ制
御装置、入出力装置とリプライ装置、の各インタフェ−
スをそれぞれ例示する図である。
3A, 3B, and 3C are interfaces of a central processing unit and a reply control unit, a main memory unit and a reply control unit, an input / output unit and a reply unit.
It is a figure which illustrates each.

【図4】分図(a)、分図(b)、分図(c)、分図
(d)、分図(e)は、図1の負荷計測手段に、リクエ
ストの待ち数による負荷値の計測、主記憶装置あるいは
キャッシュに対するアクセス頻度によって負荷値を計
測、動作の消費電力による負荷値の計測、主記憶装置あ
るいはキャッシュに対するアクセス回数によって負荷値
を計測、の適用をそれぞれを例示する図である。
FIG. 4 is a diagram (a), a diagram (b), a diagram (c), a diagram (d), and a diagram (e), in which the load measurement unit of FIG. In the figure, the load value is measured by the access frequency to the main memory or the cache, the load value is measured by the power consumption of the operation, and the load value is measured by the number of accesses to the main memory or the cache. is there.

【図5】分図(a)、分図(b)、分図(c)、分図
(d)は、図1のリプライ・ステータス信号に、リクエ
ストに対する応答可あるいは応答不可、自装置の負荷状
態を示す負荷値、負荷情報の時分割信号、負荷情報の応
答するまでの時間、の適用をそれぞれを例示する図であ
る。
5A, 5B, 5C, and 5D are response diagrams to the reply status signal of FIG. It is a figure which illustrates each application of the load value which shows a state, the time division signal of load information, and the time until response of load information.

【図6】分図(a)、分図(b)、分図(c)、分図
(d)、分図(e)は、図1の選択手段に、LRUによ
る選択、応答する次装置の選択、応答する最早の装置、
最も負荷の低い装置の選択、応答を最も早く到着した装
置の選択、の適用をそれぞれ例示する図である。
6A, 6B, 6C, 6E, 6E, 6E, 6E, 6E, 6E, 6E, and 6E are the following devices that select and respond by LRU to the selecting means of FIG. Choose the earliest device to respond,
It is a figure which illustrates application of the selection of the device with the lightest load, and the selection of the device which arrived the earliest response, respectively.

【図7】分図(a)、分図(b)、分図(c)、分図
(d)、分図(e)は、図1の閾値と更新手段に、閾値
に初期値の設定、閾値設定命令による閾値の設定、自身
の負荷状態によって更新された閾値の設定、他の装置の
負荷状態によって更新された閾値の設定、他の装置の負
荷状態と、自身で定める補正値とによって更新された閾
値の設定、の適用をそれぞれ例示する図である。
7A, 7B, 7C, 7D, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, 7E, and 9E , The threshold setting by the threshold setting command, the threshold setting updated by its own load status, the threshold setting updated by the load status of another device, the load status of another device, and the correction value determined by itself It is a figure which illustrates application of the setting of the updated threshold value, respectively.

【図8】図1の実施例の動作を示す流れ図である。8 is a flowchart showing the operation of the embodiment of FIG.

【符号の説明】[Explanation of symbols]

1 複合中央処理装置システム 5 リプライ制御装置 6 キャッシュ 9 主記憶部 10 選択手段 11 比較手段 12 閾値初期化手段 13 リプライデータ保持/非保持判定手段 14 負荷計測手段 15 更新手段 16 閾値保持手段 17 閾値更新手段 50 アクセス要求 51 リプライ信号 52 リクエスト信号 53 リプライ・ステータス出力信号 54 リプライ・ステータス入力信号 100 中央処理装置 200 主記憶装置 300 入出力装置 1 Complex Central Processing Unit System 5 Reply Control Device 6 Cache 9 Main Storage Unit 10 Selection Means 11 Comparison Means 12 Threshold Initialization Means 13 Reply Data Hold / Non-Hold Judgment Means 14 Load Measuring Means 15 Update Means 16 Threshold Hold Means 17 Threshold Updates Means 50 Access request 51 Reply signal 52 Request signal 53 Reply status output signal 54 Reply status input signal 100 Central processing unit 200 Main storage unit 300 Input / output unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の、中央処理装置,主記憶装置,入
出力装置を共通バスに接続し、前記中央処理装置および
前記入出力装置それぞれが前記記憶装置に対するキャッ
シュを有してなる複合中央処理装置システムにおいて、 前記中央処理装置,前記主記憶装置,前記入出力装置の
各装置それぞれは自身で計測する自身の負荷状態の負荷
値と前記負荷状態を判定する閾値とを保持し、自身以外
の前記装置からリクエストを受理するとき、前記リクエ
ストに対する応答データを保持しているか否かの判定結
果と、前記負荷値と前記閾値との比較に基づいて前記リ
クエストを受理可能であるか否かの判定結果と、を前記
共通バスに接続する前記装置それぞれに送付するリプラ
イ制御装置を備え、 前記装置それぞれが自身の負荷状態を制御することを特
徴とする複合中央処理装置システム。
1. A composite central processing system comprising a plurality of central processing units, a main storage unit, and an input / output unit connected to a common bus, each of the central processing unit and the input / output unit having a cache for the storage unit. In the device system, each of the central processing unit, the main storage device, and the input / output device holds a load value of its own load state measured by itself and a threshold value for determining the load state, and When accepting a request from the device, determining whether the request can be accepted based on the result of determination as to whether or not the response data for the request is held, and the comparison between the load value and the threshold. A reply control device that sends the result and the device to each of the devices connected to the common bus, and each of the devices controls its own load state. Composite central processor system to symptoms.
【請求項2】 前記リプライ制御装置は、 前記リクエストに対応する応答データをキャッシュに保
持しているか否かを判定するリプライデータ保持/非保
持判定手段と、 前記各装置それぞれに対するリクエストの待ち数に基づ
いて前記装置それぞれの負荷状態の負荷値を計測する負
荷計測手段と、 他の前記装置のリプライ制御装置の前記リクエストに対
して、応答するか否を判定する前記閾値を初期化する閾
値初期化手段と、 前記閾値を保持し、前記閾値を負荷状態に適応する閾値
に更新する閾値更新手段と、 前記閾値と他のリプライ制御装置から通知された負荷値
を比較した結果および前記応答データの保持/非保持の
判定結果をリプライステータス出力信号として出力する
比較手段と、 他の前記リプライ制御装置の前記リプライ・データ保持
/非保持の判定結果あるいは前記負荷値を受理し、自身
が保持する負荷値と比較してリクエストに応答するか否
かを選択し、前記キャッシュあるいは主記憶装置にアク
セス要求する選択手段と、 を備えることを特徴とする請求項1記載のリプライ制御
装置。
2. The reply control device comprises reply data holding / non-holding judging means for judging whether or not the response data corresponding to the request is held in a cache, and the number of waiting requests for each device. Load measurement means for measuring the load value of each device based on the load condition, and threshold initialization for initializing the threshold for determining whether or not to respond to the request of the reply control device of the other device Means, holding the threshold value, a threshold value updating means for updating the threshold value to a threshold value adapted to the load state, a result of comparing the load value notified from the other threshold value with the reply control device, and holding the response data / Comparison means for outputting a determination result of non-holding as a reply status output signal, and the reply data of another reply control device. A selection means for accepting the determination result of holding / non-holding or the load value, selecting whether to respond to the request by comparing with the load value held by itself, and making an access request to the cache or the main storage device. The reply control device according to claim 1, further comprising:
JP29283694A 1994-11-28 1994-11-28 Composite central processing unit system Pending JPH08153079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29283694A JPH08153079A (en) 1994-11-28 1994-11-28 Composite central processing unit system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29283694A JPH08153079A (en) 1994-11-28 1994-11-28 Composite central processing unit system

Publications (1)

Publication Number Publication Date
JPH08153079A true JPH08153079A (en) 1996-06-11

Family

ID=17786992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29283694A Pending JPH08153079A (en) 1994-11-28 1994-11-28 Composite central processing unit system

Country Status (1)

Country Link
JP (1) JPH08153079A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570571B1 (en) 1999-01-27 2003-05-27 Nec Corporation Image processing apparatus and method for efficient distribution of image processing to plurality of graphics processors
JP2012088797A (en) * 2010-10-15 2012-05-10 Kddi Corp Server load distribution system
JP2016038803A (en) * 2014-08-08 2016-03-22 日本電信電話株式会社 Application distribution execution system, method, and management device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226868A (en) * 1985-04-01 1986-10-08 Nec Corp Load information informing system in multiprocessor
JPS62212762A (en) * 1986-03-14 1987-09-18 Hitachi Ltd Processing system for function decentralized information
JPS63137356A (en) * 1986-11-29 1988-06-09 Hitachi Ltd Decentralized control method for resource information in computer network
JPH04307645A (en) * 1991-04-04 1992-10-29 Nec Corp Cache flash processing system for secondary storage device
JPH0512173A (en) * 1991-07-08 1993-01-22 Canon Inc Information processor
JPH05216842A (en) * 1992-02-05 1993-08-27 Mitsubishi Electric Corp Resources managing device
JPH06131260A (en) * 1991-01-30 1994-05-13 Hitachi Ltd Controller for storage device
JPH06231100A (en) * 1992-12-10 1994-08-19 Nec Corp Process dispatch method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226868A (en) * 1985-04-01 1986-10-08 Nec Corp Load information informing system in multiprocessor
JPS62212762A (en) * 1986-03-14 1987-09-18 Hitachi Ltd Processing system for function decentralized information
JPS63137356A (en) * 1986-11-29 1988-06-09 Hitachi Ltd Decentralized control method for resource information in computer network
JPH06131260A (en) * 1991-01-30 1994-05-13 Hitachi Ltd Controller for storage device
JPH04307645A (en) * 1991-04-04 1992-10-29 Nec Corp Cache flash processing system for secondary storage device
JPH0512173A (en) * 1991-07-08 1993-01-22 Canon Inc Information processor
JPH05216842A (en) * 1992-02-05 1993-08-27 Mitsubishi Electric Corp Resources managing device
JPH06231100A (en) * 1992-12-10 1994-08-19 Nec Corp Process dispatch method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570571B1 (en) 1999-01-27 2003-05-27 Nec Corporation Image processing apparatus and method for efficient distribution of image processing to plurality of graphics processors
JP2012088797A (en) * 2010-10-15 2012-05-10 Kddi Corp Server load distribution system
JP2016038803A (en) * 2014-08-08 2016-03-22 日本電信電話株式会社 Application distribution execution system, method, and management device

Similar Documents

Publication Publication Date Title
AU637543B2 (en) Receiving buffer control system
US6718444B1 (en) Read-modify-write for partial writes in a memory controller
US20030033461A1 (en) Data processing system having an adaptive priority controller
US6502168B1 (en) Cache having virtual cache controller queues
JPH09152988A (en) Entity for circular queuing producer
US20060047874A1 (en) Resource management apparatus
US6976110B2 (en) Method and apparatus for reducing interrupt latency by dynamic buffer sizing
JPH08153079A (en) Composite central processing unit system
TWI766936B (en) Data processing
JP4536189B2 (en) DMA transfer apparatus and DMA transfer system
US20050138236A1 (en) Direct memory access control device and method for automatically updating data transmisson size from peripheral
EP0437712A2 (en) Tandem cache memory
JP3211705B2 (en) High-speed bus system for multiprocessor
JP2004220309A (en) Multiprocessor system
US6266777B1 (en) Information processing apparatus to control bus latency
JPH08147262A (en) Microprocessor
JP2826466B2 (en) Performance measurement method of parallel computer system
KR100723475B1 (en) Cash memory system and method for changing line size of cash memory according to bus latency of bus
JPH08272672A (en) Memory control system
JP2853736B2 (en) Cluster number conversion circuit
JP2972568B2 (en) Bus extender
JPH0528083A (en) Input/output data transfer circuit
JP2000010914A (en) Arbitration control device and method
JPH09198300A (en) Method for controlling memory access
JPH08339342A (en) Channel controller

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000125