JPH08139614A - Error correction encoding/decoding device - Google Patents
Error correction encoding/decoding deviceInfo
- Publication number
- JPH08139614A JPH08139614A JP27090394A JP27090394A JPH08139614A JP H08139614 A JPH08139614 A JP H08139614A JP 27090394 A JP27090394 A JP 27090394A JP 27090394 A JP27090394 A JP 27090394A JP H08139614 A JPH08139614 A JP H08139614A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- path
- code
- decoding
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ディジタル自動者電話
等に使用される２重誤り訂正を行なう誤り訂正符号／復
号化装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction code / decoding device for double error correction used in a digital automatic telephone.
【０００２】[0002]
【従来の技術】図７は従来の２重誤り訂正符号／復号化
装置のブロック構成図であり、外符号にＥ−Ｇｏｌａｙ
符号／復号を用い、内符号の復号にビタビ復号を用いて
いる。図７において、入力データ１０１はＥ−Ｇｏｌａ
ｙ符号器１０２により検査ビットが付加され、畳み込み
符号器１０３により送信信号に変換され、伝送路１０４
に送出される。伝送路１０４で誤りが付加された信号が
ビタビ復号器１０５で誤り訂正され、さらにＥ−Ｇｏｌ
ａｙ符号器１０６で誤り訂正され、１ブロックの誤り訂
正復号データ１０７が得られる。2. Description of the Related Art FIG. 7 is a block diagram of a conventional double error correction coding / decoding apparatus, in which an outer code is an E-Golay.
Encoding / decoding is used, and Viterbi decoding is used for decoding the inner code. In FIG. 7, the input data 101 is E-Gola.
Check bits are added by the y encoder 102, converted into a transmission signal by the convolutional encoder 103, and transmitted through the transmission line 104.
Sent to The signal to which the error is added in the transmission path 104 is error-corrected in the Viterbi decoder 105, and further E-Gol is added.
The error is corrected by the ay encoder 106, and one block of error correction decoded data 107 is obtained.
【０００３】次に上記従来の動作についてさらに詳細に
説明する。情報ビットに対しＥ−Ｇｏｌａｙ符号器１０
２で検査ビットが算出される。ここでは例として１２ビ
ットの情報ビット（ｋ＝１２）に対し、１２ビットの検
査ビット（ｍ＝１２）が付加されるＥ−Ｇｏｌａｙ（２
４，１２）が用いられる。Next, the conventional operation will be described in more detail. E-Golay encoder 10 for information bits
The check bit is calculated at 2. Here, as an example, an E-Golay (2) in which 12 check bits (m = 12) are added to 12 information bits (k = 12)
4, 12) are used.
【０００４】図８は畳み込み符号器１０３の回路構成を
示している。ここでは例として符号化率Ｒ＝１／２（情
報ビットビット数と送信信号ビット数の比）、拘束長Ｋ
＝３（送信信号の生成に関係する情報ビットのビット
数）としている。情報信号１１１（情報ビット＋外符
号）は、ｘ０，ｘ１・・・の順にシフトレジスタ１１
２、１１３に順に入力され、情報信号入力およびシフト
レジスタ出力の値を排他的論理和回路１１４、１１５、
１１６により排他的論理和演算することで、送信信号
（畳み込み符号化信号）１１７、１１８が得られる。FIG. 8 shows a circuit configuration of the convolutional encoder 103. Here, as an example, the coding rate R = 1/2 (ratio between the number of information bit bits and the number of transmission signal bits), the constraint length K
= 3 (the number of information bits related to generation of a transmission signal). The information signal 111 (information bit + outer code) has the shift register 11 in the order of x0, x1 ...
2 and 113 are sequentially input, and the values of the information signal input and the shift register output are exclusive OR circuits 114 and 115,
The transmission signals (convolutionally coded signals) 117 and 118 are obtained by performing an exclusive OR operation by 116.
【０００５】図９はビタビ復号の動作説明図である。ビ
タビ復号は、図に示したトレリス線図と呼ばれる状態遷
移図を用いて行なわれる。状態Ｓ０〜Ｓ３は符号化にお
けるシフトレジスタ１１２、１１３の値を表し、Ａ０が
（Ｒ０，Ｒ１）＝（０，０）、Ｓ１が（Ｒ０，Ｒ１）＝
（０，１）、Ｓ２が（Ｒ０，Ｒ１）＝（１，０）、Ｓ３
が（Ｒ０，Ｒ１）＝（１，１）を表す。なお、この図で
は状態の初期値をＳ０としている。FIG. 9 is a diagram for explaining the operation of Viterbi decoding. Viterbi decoding is performed using a state transition diagram called a trellis diagram shown in the figure. The states S0 to S3 represent the values of the shift registers 112 and 113 in encoding, where A0 is (R0, R1) = (0,0) and S1 is (R0, R1) =.
(0,1), S2 is (R0, R1) = (1,0), S3
Represents (R0, R1) = (1,1). In this figure, the initial value of the state is S0.
【０００６】トレリス線図は、各状態において情報信号
として０または１が入力された場合の遷移先状態への分
岐を、連続する送信信号ビット系列に対して図示したも
のである。例えばＳ２において情報信号として０が入力
されると次の状態はＳ０となり、１が入力されると次の
状態はＳ１となるので、Ｓ２からはＳ０とＳ１へのみ分
岐している。この各状態から次の状態への分岐線をブラ
ンチと呼び、情報信号系列１２１（ｘ０，ｘ１，ｘ２・
・・）に対応するブランチの連続したものをパスと呼
ぶ。全ての情報信号系列（ｘ０，ｘ１，ｘ２・・・のそ
れぞれが０または１をとり得る。）は、トレリス線図の
いずれかのパスで表すことができる。ビタビ復号は、受
信信号系列１２３（ｙ０′，ｙ１′，ｙ２′・・・）と
各パス（すなわち各情報信号系列）に対応する送信信号
系列１２２（ｙ０，ｙ１，ｙ２・・・）とを比較して
（受信信号系列と各送信信号系列との差異をパスメトリ
ックという。）、最も受信信号系列として確からしい送
信信号系列（すなわち、最も確からしいパスメトリック
に対応する送信信号系列）を判定し、対応する情報信号
系列を復号結果とする。The trellis diagram illustrates branching to a transition destination state when 0 or 1 is input as an information signal in each state for a continuous transmission signal bit sequence. For example, when 0 is input as an information signal in S2, the next state is S0, and when 1 is input, the next state is S1. Therefore, S2 branches only to S0 and S1. The branch line from each state to the next state is called a branch, and the information signal sequence 121 (x0, x1, x2.
・ ・) The continuous branch corresponding to () is called a path. All the information signal sequences (each of x0, x1, x2, ... Can take 0 or 1) can be represented by any path of the trellis diagram. In the Viterbi decoding, the reception signal sequence 123 (y0 ′, y1 ′, y2 ′ ...) And the transmission signal sequence 122 (y0, y1, y2 ...) Corresponding to each path (that is, each information signal sequence) are obtained. By comparison (the difference between the received signal sequence and each transmitted signal sequence is called a path metric), the most likely transmitted signal sequence as the received signal sequence (that is, the transmitted signal sequence corresponding to the most probable path metric) is determined. , And the corresponding information signal sequence is the decoding result.
【０００７】なお、２つのパスが２回交差した場合、例
えば、あるパスがＳ０，Ｓ０，Ｓ０，Ｓ０となり、また
あるパスがＳ０，Ｓ１，Ｓ２，Ｓ０となる時には、交差
以降で上記２つのパスが全く同じ組み合わせのパスを取
り得るため、結果として、この交差内でのパスメトリッ
クが小さいパス（以下残存パスと言う。）が選択され、
交差内でのパスメトリックが大きい方のパスを破棄する
ことにより、メモリや演算量の低減を図っている。When two paths intersect twice, for example, when a certain path becomes S0, S0, S0, S0 and another path becomes S0, S1, S2, S0, the above-mentioned two Since the paths can take the same combination of paths, as a result, a path with a small path metric in this intersection (hereinafter referred to as a surviving path) is selected,
The memory and the amount of calculation are reduced by discarding the path with the larger path metric in the intersection.
【０００８】ビタビ復号により、復号された情報信号に
は、Ｅ−Ｇｏｌａｙ（２４，１２）による２４ビットの
情報が入っており、Ｅ−Ｇｏｌａｙにより生成された検
査ビットによりさらに誤り訂正を行ない、復号データを
得る。The information signal decoded by the Viterbi decoding contains 24-bit information by E-Golay (24, 12), and the error is further corrected by the check bit generated by E-Golay, and the decoding is performed. Get the data.
【０００９】なお、復号でのブロック間の整合を得るた
め、ビタビ復号器内で現ブロックで選ばれたパスの最後
の状態（Ｓ０〜Ｓ３の値）を記憶し、その状態を次のブ
ロックでの最初の状態とする。In order to obtain matching between blocks in decoding, the last state (values of S0 to S3) of the path selected in the current block is stored in the Viterbi decoder, and the state is stored in the next block. The first state of.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上記従
来の誤り訂正符号／復号化装置では、内符号と外符号と
を完全に分離していたため、外符号により付加された情
報ビットから一意に決まる検査ビットに対してもビタビ
復号を行なうので、多くの演算が必要になるという問題
があった。However, in the above-mentioned conventional error correction coding / decoding apparatus, since the inner code and the outer code are completely separated, the check uniquely determined from the information bit added by the outer code. Since Viterbi decoding is also performed on bits, there is a problem that many operations are required.
【００１１】また、上記従来の誤り訂正符号／復号化装
置では、伝送路誤りによりビタビ復号器内部で正しい情
報ビットに対応するパスが破棄される場合があるという
問題があった。Further, the above conventional error correction coding / decoding device has a problem that a path corresponding to a correct information bit may be discarded inside the Viterbi decoder due to a transmission path error.
【００１２】さらに、上記従来の誤り訂正符号／復号化
装置では、誤り訂正のブロック単位（従来例では外符号
における情報ビット１２ビットに対応する情報）での結
果を出力としていたが、ブロックの境界付近に該当する
送信信号に伝送路で誤りが加わった場合に、正しい誤り
訂正が行なえないという問題があった。Further, in the above-mentioned conventional error correction coding / decoding device, the result is output in units of blocks of error correction (information corresponding to 12 information bits in the outer code in the conventional example). There is a problem that correct error correction cannot be performed when an error is added to a transmission signal corresponding to the vicinity in the transmission line.
【００１３】本発明は、このような従来の問題を解決す
るものであり、外符号での検査ビットに対する内符号の
パスを制限することにより、必要な演算量を低減させる
ことのできる誤り訂正符号／復号化装置を提供すること
を目的とする。The present invention solves such a conventional problem, and limits the path of the inner code with respect to the check bit in the outer code, thereby reducing the required calculation amount. / To provide a decoding device.
【００１４】本発明はまた、伝送路誤りによりビタビ復
号では正しいパスが破棄される（誤った方がパスメトリ
ックが小さくなる）場合でも、正しいパスを選択するこ
とのできる誤り訂正符号／復号化装置を提供することを
目的とする。The present invention is also an error correction coding / decoding apparatus capable of selecting a correct path even if a correct path is discarded in Viterbi decoding due to a transmission path error (the path metric becomes smaller when the error is incorrect). The purpose is to provide.
【００１５】本発明はまた、複数ブロックのパスメトリ
ックを用いて復号データを作成することにより、より正
しい誤り訂正符号を実現することのできる誤り訂正符号
／復号化装置を提供することを目的とする。Another object of the present invention is to provide an error correction code / decoding device which can realize a more correct error correction code by creating decoded data using path metrics of a plurality of blocks. .
【００１６】[0016]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、内符号において情報ビットのビタビ復号
により得られたいくつかのパスに該当する情報信号から
一意に決まる外符号のパスに対してのみ、誤り訂正のビ
タビ復号を行なうようにしたものである。In order to achieve the above object, the present invention provides an outer code path uniquely determined from information signals corresponding to several paths obtained by Viterbi decoding of information bits in an inner code. The error correction Viterbi decoding is performed only for.
【００１７】また本発明は、内符号において情報信号に
より取り得る全てのパスに対してパスメトリックを評価
し、外符号による誤り訂正に該当するパスを情報信号か
ら一意に決まるパスのみとするようにしたものである。Further, according to the present invention, the path metric is evaluated for all the paths that can be taken by the information signal in the inner code, and the path corresponding to the error correction by the outer code is only the path uniquely determined from the information signal. It was done.
【００１８】また本発明は、複数ブロックでの全残存パ
スの情報信号とパスメトリックと最初の状態と最終の状
態を記憶し、複数ブロックの評価後に復号データを作成
するようにしたものである。Further, according to the present invention, information signals of all remaining paths in a plurality of blocks, a path metric, a first state and a final state are stored, and decoded data is created after evaluation of the plurality of blocks.
【００１９】また本発明は、前ブロックの終了時での各
状態（Ｓ０〜Ｓ３）それぞれのパスメトリックが最小と
なるパスとパスメトリックを記憶し、その値を次のビタ
ビ復号器またはパスメトリック演算器の初期値とし、パ
スメトリックと現ブロックのパスメトリックを用いて復
号データを作成するようにしたものである。Further, according to the present invention, the path and the path metric for minimizing the path metric of each state (S0 to S3) at the end of the previous block are stored, and the value is stored in the next Viterbi decoder or path metric calculation. In this case, the decoded data is created by using the path metric of the current block as the initial value of the container.
【００２０】[0020]
【作用】したがって、本発明によれば、外符号の検査ビ
ットに該当するパスを制限することにより演算量を低減
することができる。Therefore, according to the present invention, the amount of calculation can be reduced by limiting the paths corresponding to the check bits of the outer code.
【００２１】また、誤った情報信号でのパスによるパス
メトリックが正しい情報信号（情報ビット）のパスによ
るパスメトリックからパスの交差前に小さくなった場合
でも、検査ビットに該当するパスが違うことにより正し
い情報信号を選択でき、誤り訂正能力を高めることがで
きる。Further, even when the path metric due to a path with an incorrect information signal decreases from the path metric due to a path with a correct information signal (information bit) before the intersection of paths, the path corresponding to the check bit is different. The correct information signal can be selected and the error correction capability can be improved.
【００２２】さらに、ブロックの境界での誤りが訂正で
き、より正しい誤り訂正を実現することができる。Further, the error at the block boundary can be corrected, and more correct error correction can be realized.
【００２３】[0023]
（実施例１）図１は本発明の第１の実施例の構成を示す
ものであり、外符号にＥ−Ｇｏｌａｙ符号／復号を用
い、内符号復号にビタビ復号を用いている。図１におい
て、１は入力データである。２はブロック符号化器であ
るＥ−Ｇｏｌａｙ符号器、３は畳み込み符号器であり、
これらにより２重誤り訂正符号化装置が構成される。４
は伝送路である。５は情報ビットビタビ復号器、６はパ
スメトリック、７は情報信号候補、８はＥ−Ｇｏｌａｙ
復号器、９は検査ビットパスメトリック演算器、１０は
検査ビット、１１は復号データであり、情報ビットビタ
ビ復号器５、Ｅ−Ｇｏｌａｙ復号器８および検査ビット
パスメトリック演算器９により２重誤り訂正復号化装置
が構成される。(Embodiment 1) FIG. 1 shows the configuration of a first embodiment of the present invention, in which E-Golay code / decoding is used for the outer code and Viterbi decoding is used for the inner code decoding. In FIG. 1, 1 is input data. 2 is an E-Golay encoder which is a block encoder, 3 is a convolutional encoder,
These constitute a double error correction coding device. Four
Is a transmission path. 5 is an information bit Viterbi decoder, 6 is a path metric, 7 is an information signal candidate, and 8 is an E-Golay.
Decoder, 9 is a check bit path metric calculator, 10 is a check bit, 11 is decoded data, and double error correction decoding is performed by the information bit Viterbi decoder 5, E-Golay decoder 8 and check bit path metric calculator 9. The composing device is configured.
【００２４】次に上記実施例の動作について説明する。
入力データ１の情報ビットに対しＥ−Ｇｏｌａｙ符号器
２で検査ビットが算出される。ここでは例として１２ビ
ットの情報ビット（ｋ＝１２）に対し１２ビットの検査
ビット（ｍ＝１２）が付加されるＥ−Ｇｏｌａｙ（２
４，１２）が用いられる。符号語（情報ビット＋検査ビ
ット）は、畳み込み符号器３内のシフトレジスタに情報
ビットｘ０，ｘ１，・・・ｘ１１，検査ビットｘ１２，
ｘ１４・・・ｘ２３の順に入力され、送信信号（ｙ０，
ｙ１，ｙ２・・・４７）が得られ、伝送路４へ出力す
る。Next, the operation of the above embodiment will be described.
Check bits are calculated by the E-Golay encoder 2 for the information bits of the input data 1. Here, as an example, E-Golay (2) in which 12 check bits (m = 12) are added to 12 information bits (k = 12)
4, 12) are used. The code word (information bit + check bit) is stored in the shift register in the convolutional encoder 3 as information bit x0, x1, ... X11, check bit x12,
x14 ... x23 are input in this order, and the transmission signals (y0,
y1, y2 ... 47) are obtained and output to the transmission line 4.
【００２５】伝送路４で誤りが付加された送信信号は、
情報ビットビタビ復号器５により情報ビットに対応する
送信信号（ｙ０，ｙ１，ｙ２・・・ｙ２３）に対しての
みビタビ復号する。情報ビットビタビ復号器５により得
られた残存パスに対応する情報信号候補７を用いてＥ−
Ｇｏｌａｙ復号器８で検査ビット１０を生成する。次
に、検査ビットパスメトリック演算器９により情報ビタ
ビ復号器５による残存パスでのパスメトリック６と、そ
の残存パスに該当するＥ−Ｇｏｌａｙ復号器８で得られ
た検査ビット１０に対応するパスでのパスメトリックと
が加算され、このパスメトリックを用いて復号データ１
１を求めて出力する。The transmission signal added with an error on the transmission line 4 is
The information bit Viterbi decoder 5 performs Viterbi decoding only on the transmission signals (y0, y1, y2 ... y23) corresponding to the information bits. Using the information signal candidate 7 corresponding to the remaining path obtained by the information bit Viterbi decoder 5, E-
The Golay decoder 8 generates a check bit 10. Next, with the check bit path metric calculator 9, the path metric 6 in the remaining path by the information Viterbi decoder 5 and the path corresponding to the check bit 10 obtained by the E-Golay decoder 8 corresponding to the remaining path Of the decoded data 1
1 is calculated and output.
【００２６】図２は上記情報ビットビタビ復号器の動作
説明図である。本発明においてもビタビ復号は、従来例
と同様に情報信号系列１３（ｘ０，ｘ１，ｘ２・・・）
を受信信号系列１５（ｙ０′，ｙ１′，ｙ２′・・・）
で表したトレリス線図１２によるパスと、送信信号系列
１４（ｙ０，ｙ１，ｙ２・・・）とのパスメトリックか
ら最も確からしいパスメトリックに対応する情報信号系
列を復号データとする。FIG. 2 is a diagram for explaining the operation of the information bit Viterbi decoder. In the present invention as well, the Viterbi decoding is performed in the same manner as in the conventional example, the information signal sequence 13 (x0, x1, x2 ...)
Received signal sequence 15 (y0 ', y1', y2 '...)
The decoded signal is an information signal sequence corresponding to the most probable path metric from the path metric of the transmission signal sequence 14 (y0, y1, y2, ...)
【００２７】図２では状態の初期値をＳ０とし、ある情
報信号ｋビットに対応するパス１２ａ（図２ではｘ０＝
１，ｘ１＝１，ｘ２＝０，ｘ３＝０・・・ｘ１０＝０，
ｘ１１＝０）と、この情報信号とＥ−Ｇｏｌａｙ復号器
８から一意に決まる検査ビットビットに該当するパス１
２ｂ（図２では、ｘ１２＝１，ｘ１３＝０・・・ｘ２２
＝１，ｘ２３＝０）によるパスと、送信信号系列による
パスのパスメトリックを求めてこの情報信号のパスメト
リックとする。In FIG. 2, the initial value of the state is S0, and the path 12a corresponding to a certain k bit of the information signal (x0 = in FIG. 2).
1, x1 = 1, x2 = 0, x3 = 0 ... x10 = 0,
x11 = 0), and a check bit uniquely determined from this information signal and the E-Golay decoder 8
2b (in FIG. 2, x12 = 1, x13 = 0 ... x22
= 1 and x23 = 0) and the path metric of the path based on the transmission signal sequence are obtained and used as the path metric of this information signal.
【００２８】なお、本実施例では、全ての情報ビットに
対する外符号としてＥ−Ｇｏｌａｙ符号を用いたが、複
数の誤り訂正（例えばＲＳ符号、ＧＦ符号、Ｈａｍｍｉ
ｎｇ符号等）を情報ビットブロック（いくつかの情報ビ
ットのかたまり）の任意のビットブロックに加えても良
い。この場合、各情報ビットブロックのビット誤り感度
（各ビットが誤ることによる情報の劣化する度合い）を
調べ、各情報ビットブロックのビット誤り感度に応じて
誤り訂正方式を決定、または一部のビットブロックでの
み外符号を用いることにより、効率的な誤り訂正符号／
復号化装置を実現できる。In this embodiment, the E-Golay code is used as the outer code for all information bits, but a plurality of error corrections (for example, RS code, GF code, Hammi code) are used.
The ng code or the like) may be added to any bit block of the information bit block (a group of some information bits). In this case, the bit error sensitivity of each information bit block (the degree of information deterioration due to each bit error) is checked, and the error correction method is determined according to the bit error sensitivity of each information bit block, or some bit blocks Efficient error correction code by using outer code only in /
A decoding device can be realized.
【００２９】このように、本実施例によれば、情報ビッ
トのビタビ復号での残存パスに対応する外符号によるパ
スのみでパスメトリックを調べることにより、ビタビ復
号に必要な演算量を低減することができる。As described above, according to the present embodiment, the path metric is examined only by the path by the outer code corresponding to the remaining path in the Viterbi decoding of the information bit, so that the calculation amount required for the Viterbi decoding can be reduced. You can
【００３０】（実施例２）図３は本発明の第２の実施例
の構成を示すものである。図３において、２１は入力デ
ータ、２２はＥ−Ｇｏｌａｙ符号器、２３は畳み込み符
号器、２４は伝送路、２５は情報ビットパスメトリック
演算器、２６はパスメトリック、２７は情報ビット、２
８はＥ−Ｇｏｌａｙ復号器、２９は検査ビットパスメト
リック演算器、３０は検査ビット、３１は復号データで
ある。(Embodiment 2) FIG. 3 shows the configuration of the second embodiment of the present invention. In FIG. 3, 21 is input data, 22 is an E-Golay encoder, 23 is a convolutional encoder, 24 is a transmission line, 25 is an information bit path metric calculator, 26 is a path metric, 27 is an information bit, 2
8 is an E-Golay decoder, 29 is a check bit path metric calculator, 30 is a check bit, and 31 is decoded data.
【００３１】本実施例では、全ての情報信号に対応する
パス（ここではｙ０′，ｙ１′，ｙ２′・・・ｙ２３′
の２12通り）と伝送路２４で誤りが付加された送信信号
とでパスメトリックが評価される。全ての情報ビットに
対応する検査ビット３０をＥ−Ｇｏｌａｙ復号器２８で
生成するとともに、検査ビットパスメトリック演算器２
９により各検査ビットに対応するパスと送信信号とのパ
スメトリックと、情報ビットパスメトリック演算器２５
による各情報信号のパスメトリックとが加算され、この
パスメトリックの中から最も確からしいパスメトリック
に対応する情報信号を復号データ３１として出力する。In this embodiment, paths (y0 ', y1', y2 '... y23' in this case) corresponding to all information signals are used.
Path metric in the transmission signal that is added with the error bit in the transmission path 24 and 2 12 kinds) of is evaluated. The check bits 30 corresponding to all the information bits are generated by the E-Golay decoder 28, and the check bit path metric calculator 2 is used.
9, the path metric of the path corresponding to each check bit and the transmission signal, and the information bit path metric calculator 25
And the path metric of each information signal are added, and the information signal corresponding to the most probable path metric from this path metric is output as the decoded data 31.
【００３２】このように、本実施例によれば、全ての情
報ビットに対するパスを残存パスとし、各残存パスに対
し一意で決まる外符号に対応するパスのみを検索するこ
とにより、伝送路による誤りにより従来のビタビ復号で
は正しいパス（情報ビット）が破棄される（残存パスと
ならない。）ような場合でも、正しい誤り訂正を行なえ
るようになる。As described above, according to this embodiment, the paths for all the information bits are defined as the surviving paths, and only the paths corresponding to the outer codes uniquely determined for the respective surviving paths are searched. Thus, even if the correct path (information bit) is discarded in the conventional Viterbi decoding (it does not become the remaining path), correct error correction can be performed.
【００３３】（実施例３）図４は本発明の第３の実施例
の構成を示すものであり、図３に示した第２の実施例の
構成要素と共通の要素には同一の番号を付してある。本
実施例は、検査ビットパスメトリック演算器２９により
得た現時点での複数存在する外符号の誤り訂正符号化単
位（以下ブロックという。）の終了時での各状態（Ｓ０
〜Ｓ３）を、次の情報ビットパスメトリック演算器２５
の初期状態とするための状態伝送路３２を備えている。(Embodiment 3) FIG. 4 shows the construction of a third embodiment of the present invention. The same elements as those of the second embodiment shown in FIG. It is attached. In the present embodiment, each state (S0 at the end of the error correction coding unit (hereinafter referred to as a block) of a plurality of outer codes present at the present time obtained by the check bit path metric calculator 29.
Up to S3), the next information bit path metric calculator 25
The state transmission line 32 for setting the initial state of
【００３４】本実施例では、検査ビットパスメトリック
演算器２９により得た最も確からしいパスメトリックに
対応する情報信号系列を復号データ３１として出力し、
このパスメトリックに対応する最後の状態（Ｓ０〜Ｓ
３）の値を、状態伝送路３２を通じて次のブロックの情
報ビットパスメトリック演算器２５の状態の初期値とす
ることにより、ブロック間の整合を得ている。In the present embodiment, the information signal sequence corresponding to the most probable path metric obtained by the check bit path metric calculator 29 is output as the decoded data 31,
The last state (S0-S) corresponding to this path metric
Matching between blocks is obtained by setting the value of 3) as the initial value of the state of the information bit path metric calculator 25 of the next block through the state transmission line 32.
【００３５】このように、本実施例によれば、次ブロッ
クの初期状態を考慮することにより、ブロックの境界付
近での整合を得ることができる。As described above, according to the present embodiment, by considering the initial state of the next block, it is possible to obtain the matching near the boundary between the blocks.
【００３６】なお、本実施例は、図１に示した第１実施
例に対しても同様に適用することができる。Note that this embodiment can be similarly applied to the first embodiment shown in FIG.
【００３７】（実施例４）図５は本発明の第４実施例の
構成を示すものであり、図４に示した第３実施例の構成
要素と共通の要素には同一の番号を付してある。本実施
例は、検査ビットパスメトリック演算器２９による現ブ
ロック終了時での全残存パスの情報信号とパスメトリッ
クと最初の状態と最終の状態を記憶するメモリ３３を状
態伝送路３２の途中に設けたものである。(Embodiment 4) FIG. 5 shows the structure of a fourth embodiment of the present invention. Elements common to those of the third embodiment shown in FIG. 4 are designated by the same reference numerals. There is. In this embodiment, a memory 33 for storing the information signals of all remaining paths at the end of the current block by the check bit path metric calculator 29, the path metric, the first state and the final state is provided in the middle of the state transmission path 32. It is a thing.
【００３８】本実施例では、複数（Ｎ個）のブロック間
隔で各ブロックの検査ビットパスメトリック演算器２９
による全残存パスの情報信号とパスメトリックと最初の
状態と最終の状態をメモリ３３に記憶し、隣合うブロッ
クの最終の状態と最初の状態とが等しくなるＮブロック
の長さの全てのパスの組み合わせとこのパスに対応する
パスメトリックを求め、このパスメトリックの中から最
も確からしいパスメトリックに対応するＮブロックの長
さの情報信号を復号データ３１として出力する。In this embodiment, the check bit path metric calculator 29 for each block is arranged at a plurality (N) of block intervals.
The information signals of all the remaining paths, the path metrics, the first state and the final state are stored in the memory 33, and all the paths having the length of N blocks in which the final state and the first state of the adjacent blocks are equal to each other A combination and a path metric corresponding to this path are obtained, and an information signal having a length of N blocks corresponding to the most probable path metric among the path metrics is output as decoded data 31.
【００３９】このように、本実施例によれば、Ｎブロッ
クのパスメトリック値を考慮することにより、Ｎブロッ
ク内での境界付近での誤りを訂正することができる。As described above, according to the present embodiment, by considering the path metric value of the N block, it is possible to correct the error near the boundary within the N block.
【００４０】なお、本実施例は、図１に示した第１実施
例に対しても同様に適用することができる。The present embodiment can be similarly applied to the first embodiment shown in FIG.
【００４１】（実施例５）図６は本発明の第５実施例の
構成を示すものであり、図５に示した第４実施例の構成
要素と共通の要素には同一の番号を付してある。本実施
例は、検査ビットパスメトリック演算器２９による現ブ
ロック終了時での各状態（Ｓ０〜Ｓ３）におけるパスメ
トリックが最小となるパスとパスメトリックを記憶する
メモリ３３の値を、次の情報ビットパスメトリック演算
器２５の初期値とするとともに、情報ビットパスメトリ
ック演算器２５の中間値により復号データを選択するパ
スメトリック比較器３４を設けたものである。(Embodiment 5) FIG. 6 shows a structure of a fifth embodiment of the present invention. Elements common to those of the fourth embodiment shown in FIG. 5 are designated by the same reference numerals. There is. In this embodiment, the path having the minimum path metric in each state (S0 to S3) at the end of the current block by the check bit path metric calculator 29 and the value of the memory 33 for storing the path metric are set to the next information bit. In addition to the initial value of the path metric calculator 25, a path metric comparator 34 is provided for selecting decoded data according to the intermediate value of the information bit path metric calculator 25.
【００４２】本実施例では、前ブロックでの検査ビット
パスメトリック演算器２９による各最終状態（Ｓ０〜Ｓ
３）におけるパスメトリックが最小となるパスとパスメ
トリックをメモリ３３に記憶し、この値を現ブロックの
各状態の初期値とし、数回のパスメトリック演算を行な
い、その時点でパスメトリックをパスメトリック比較器
３４で比較し、パスメトリックが最小となるパスに該当
する状態の初期値に対応する全ブロックの復号データ３
１を最終出力とする。In this embodiment, each final state (S0 to S) by the check bit path metric calculator 29 in the previous block is used.
The path and the path metric having the smallest path metric in 3) are stored in the memory 33, and this value is used as the initial value of each state of the current block, and the path metric is calculated several times. The decoded data 3 of all blocks corresponding to the initial value of the state corresponding to the path having the minimum path metric, compared by the comparator 34
1 is the final output.
【００４３】このように、本実施例によれば、数ブロッ
ク後までのパスメトリック値を考慮することにより、全
ブロック内での境界付近での誤りを訂正することができ
る。As described above, according to the present embodiment, by considering the path metric value up to several blocks later, it is possible to correct the error near the boundary within all blocks.
【００４４】なお、本実施例は、図１に示した第１実施
例に対しても同様に適用することができる。The present embodiment can be similarly applied to the first embodiment shown in FIG.
【００４５】[0045]
【発明の効果】本発明は、上記各実施例から明らかなよ
うに、情報ビットのビタビ復号での残存パスに対応する
外符号に対応するパスのみでパスメトリックを調べるこ
とにより、ビタビ復号に必要な演算量を低減することが
できる。As is apparent from the above embodiments, the present invention is necessary for Viterbi decoding by checking the path metric only with the path corresponding to the outer code corresponding to the remaining path in Viterbi decoding of information bits. It is possible to reduce the amount of calculation required.
【００４６】本発明はまた、全ての情報ビットに対する
パスを残存パスとし、各残存パスに対し一意に決まる外
符号に対応するパスのみを検索することにより、伝送路
で付加された誤りにより従来のビタビ復号では正しいパ
ス（情報ビット）が破棄される（残存パスとならな
い。）ような場合でも、正しい誤り訂正を行なうことが
できる。The present invention also sets a path for all information bits as a survivor path, and searches only a path corresponding to an outer code uniquely determined for each survivor path. Even if the correct path (information bit) is discarded in Viterbi decoding (it does not become the remaining path), correct error correction can be performed.
【００４７】本発明はまた、次ブロックのパスメトリッ
ク値を考慮することにより、ブロックの境界付近での誤
りを訂正することができる。The present invention can also correct an error near a block boundary by considering the path metric value of the next block.
【図１】本発明の第１の実施例における誤り訂正符号／
復号化装置のブロック図FIG. 1 is an error correction code / first embodiment of the present invention.
Block diagram of decryption device
【図２】本発明の第１の実施例におけるビタビ復号器の
動作説明図FIG. 2 is an operation explanatory diagram of the Viterbi decoder according to the first embodiment of the present invention.
【図３】本発明の第２の実施例における誤り訂正符号／
復号化装置のブロック図FIG. 3 shows an error correction code / second embodiment of the present invention.
Block diagram of decryption device
【図４】本発明の第３の実施例における誤り訂正符号／
復号化装置のブロック図FIG. 4 is a diagram showing an error correction code / in a third embodiment of the present invention.
Block diagram of decryption device
【図５】本発明の第４の実施例における誤り訂正符号／
復号化装置のブロック図FIG. 5 is an error correction code / fourth embodiment of the present invention.
Block diagram of decryption device
【図６】本発明の第５の実施例における誤り訂正符号／
復号化装置のブロック図FIG. 6 shows an error correction code / in a fifth embodiment of the present invention.
Block diagram of decryption device
【図７】従来における誤り訂正符号／復号化装置のブロ
ック図FIG. 7 is a block diagram of a conventional error correction coding / decoding device.
【図８】従来における畳み込み符号器のブロック図FIG. 8 is a block diagram of a conventional convolutional encoder.
【図９】従来におけるビタビ復号器の動作説明図FIG. 9 is an operation explanatory diagram of a conventional Viterbi decoder.
１ 入力データ ２ Ｅ−Ｇｏｌａｙ符号器 ３ 畳み込み符号器 ４ 伝送路 ５ 情報ビットビタビ復号器 ６ パスメトリック ７ 情報信号候補 ８ Ｅ−Ｇｏｌａｙ復号器 ９ 検査ビットパスメトリック演算器 １０ 検査ビット １１ 復号データ ２１ 入力データ ２２ Ｅ−Ｇｏｌａｙ符号器 ２３ 畳み込み符号器 ２４ 伝送路 ２５ 情報ビットパスメトリック演算器 ２６ パスメトリック ２７ 情報ビット ２８ Ｅ−Ｇｏｌａｙ復号器 ２９ 検査ビットパスメトリック演算器 ３０ 検査ビット ３１ 復号データ ３２ 状態伝送路 ３３ メモリ ３４ パスメトリック比較器 1 Input data 2 E-Golay encoder 3 Convolutional encoder 4 Transmission path 5 Information bit Viterbi decoder 6 Path metric 7 Information signal candidate 8 E-Golay decoder 9 Check bit Path metric calculator 10 Check bit 11 Decoded data 21 Input data 22 E-Golay encoder 23 Convolutional encoder 24 Transmission line 25 Information bit path metric calculator 26 Path metric 27 Information bit 28 E-Golay decoder 29 Check bit path metric calculator 30 Check bit 31 Decoded data 32 State transmission line 33 Memory 34 Path metric comparator
Claims (5)
トすなわち２重誤り訂正における外符号を付加する回路
からなるブロック符号化器と、１つあるいは複数の外符
号で誤り訂正符号化された符号語を入力として畳み込み
による符号化を行なって内符号とする畳み込み符号化器
とを備えた２重誤り訂正符号化装置と、情報ビットに該
当する内符号のビタビ復号と外符号の誤り訂正符号規則
を満足するパスのみにより復号する２重誤り訂正復号化
装置とを備えた誤り訂正符号／復号化装置。1. A block encoder comprising a circuit for adding a check bit for error correction, that is, an outer code in double error correction, to an information bit, and a code error-correction coded by one or more outer codes. Double error correction coding device including a convolutional coder that performs convolutional coding with a word as an input to form an inner code, and Viterbi decoding of an inner code corresponding to an information bit and an error correction code rule of an outer code An error correction code / decoding device including a double error correction decoding device for decoding only by a path satisfying the above condition.
ｋビットの情報ビットの取り得る２k 通りのパスに対す
るパスメトリックを保持する手段を備え、外符号のｍビ
ットの検査ビットに対するビタビ復号では、前記情報ビ
ットによる２k通りの各パスに対して外符号の誤り訂正
規則により一意に決定するパスのみを用いて復号する請
求項１記載の誤り訂正符号／復号化装置。2. Viterbi decoding of an inner code is provided with means for holding path metrics for 2 k possible paths of k information bits of an outer code, and Viterbi decoding for m check bits of an outer code 2. The error correction code / decoding device according to claim 1, wherein decoding is performed using only the path uniquely determined by the error correction rule of the outer code for each of the 2 k paths by the information bit.
位で、内符号復号時に得られる全てのパスである全残存
パスに対応するパスメトリック値から最も確からしい情
報信号を決定し、２重誤り訂正復号化装置の出力値とす
る請求項１または２記載の誤り訂正符号／復号化装置。3. In the error correction coding unit of a plurality of outer codes, the most probable information signal is determined from the path metric values corresponding to all remaining paths, which are all paths obtained at the time of inner code decoding, and doubled. 3. The error correction code / decoding device according to claim 1, which is an output value of the error correction decoding device.
符号化単位で、ビタビ復号における最初の状態と最終の
状態と全残存パスに対応するパスメトリック値の組み合
わせを記憶し、Ｎ個の外符号の連結に対するパスメトリ
ック値が最も確からしい値となる連結に対応する情報信
号を２重誤り訂正復号化装置の出力値とする請求項１ま
たは２記載の誤り訂正符号／復号化装置。4. A plurality (N) of error-correction coding units of outer code existing, storing a combination of a first state and a final state in Viterbi decoding and a path metric value corresponding to all remaining paths, and storing N combinations. 3. The error correction code / decoding device according to claim 1, wherein the information signal corresponding to the connection having the most probable path metric value for the connection of the outer code is used as the output value of the double error correction decoding device.
符号化単位で、ビタビ復号における最初の状態と最終の
状態の組み合わせが同一となるパスの中でパスメトリッ
ク値が最も確からしい値となるパスのみを記憶し、Ｎ個
の外符号の連結に対するパスメトリック値が最も確から
しい値となる連結を求める手段として、各外符号単位の
パスメトリック値をブランチメトリックとしてビタビ復
号を行なう請求項１または２記載の誤り訂正符号／復号
化装置。5. A path metric value is the most probable value among the paths in which the combination of the first state and the final state in Viterbi decoding is the same in a plurality (N) of error correction coding units of outer code. The Viterbi decoding is performed by using only the path metric value of each outer code unit as a branch metric as a means for storing only the paths that satisfy the above condition and obtaining the connection that provides the most probable path metric value for the concatenation of N outer codes. 1. The error correction code / decoding device according to 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27090394A JP3272173B2 (en) | 1994-11-04 | 1994-11-04 | Error correction code / decoding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27090394A JP3272173B2 (en) | 1994-11-04 | 1994-11-04 | Error correction code / decoding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139614A true JPH08139614A (en) | 1996-05-31 |
| JP3272173B2 JP3272173B2 (en) | 2002-04-08 |
Family
ID=17492594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27090394A Expired - Fee Related JP3272173B2 (en) | 1994-11-04 | 1994-11-04 | Error correction code / decoding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272173B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012526412A (en) * | 2009-05-04 | 2012-10-25 | イカノス テクノロジー リミテッド | System and method for error detection in a retransmission return channel |
| CN113839680A (en) * | 2020-06-23 | 2021-12-24 | 瑞昱半导体股份有限公司 | Decoding circuit and decoding method based on Viterbi algorithm |
-
1994
- 1994-11-04 JP JP27090394A patent/JP3272173B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012526412A (en) * | 2009-05-04 | 2012-10-25 | イカノス テクノロジー リミテッド | System and method for error detection in a retransmission return channel |
| US8677226B2 (en) | 2009-05-04 | 2014-03-18 | Ikanos Communications, Inc. | Systems and methods for retransmission return channel error detection |
| CN113839680A (en) * | 2020-06-23 | 2021-12-24 | 瑞昱半导体股份有限公司 | Decoding circuit and decoding method based on Viterbi algorithm |
| CN113839680B (en) * | 2020-06-23 | 2024-04-02 | 瑞昱半导体股份有限公司 | Decoding circuit and decoding method based on Viterbi algorithm |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3272173B2 (en) | 2002-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
| CA2293079C (en) | A repeatable data error correction system | |
| JP3677257B2 (en) | Convolution decoding device | |
| KR100580160B1 (en) | Two-step soft output viterbi algorithm decoder using modified trace-back | |
| KR940010435B1 (en) | Path memory apparatus of viterbi decoder | |
| GB2311447A (en) | Viterbi decoder | |
| JPH0555932A (en) | Error correction coding and decoding device | |
| JPH0316046B2 (en) | ||
| KR100387089B1 (en) | Viterbi decoder with reduced number of bits in branch metric calculation processing | |
| JP2715398B2 (en) | Error correction codec | |
| US7035356B1 (en) | Efficient method for traceback decoding of trellis (Viterbi) codes | |
| JP3272173B2 (en) | Error correction code / decoding device | |
| JP2917177B2 (en) | Error detection method, apparatus and identification method | |
| JPH06284018A (en) | Viterbi decoding method and error correcting and decoding device | |
| KR100282070B1 (en) | A method of encoding and decoding error detecting codes using convolutional codes | |
| JP5370487B2 (en) | Decoding method and decoding apparatus | |
| JP2591332B2 (en) | Error correction decoding device | |
| JP4729938B2 (en) | Viterbi decoder and mobile communication device, base station device, and mobile communication terminal using the same | |
| JP3235333B2 (en) | Viterbi decoding method and Viterbi decoding device | |
| JP3337950B2 (en) | Error correction decoding method and error correction decoding device | |
| KR0180303B1 (en) | Standardization method and apparatus of viterbi decoder | |
| US6411663B1 (en) | Convolutional coder and viterbi decoder | |
| JPH0730438A (en) | Viterbi decoding method | |
| KR100333336B1 (en) | Traceback method of viterbi decoder | |
| JPH0144057B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090125 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090125 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100125 |
|
| LAPS | Cancellation because of no payment of annual fees |