JPH08139438A - Solder coating method - Google Patents

Solder coating method

Info

Publication number
JPH08139438A
JPH08139438A JP30553094A JP30553094A JPH08139438A JP H08139438 A JPH08139438 A JP H08139438A JP 30553094 A JP30553094 A JP 30553094A JP 30553094 A JP30553094 A JP 30553094A JP H08139438 A JPH08139438 A JP H08139438A
Authority
JP
Japan
Prior art keywords
solder
resist layer
lands
land
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP30553094A
Other languages
Japanese (ja)
Inventor
Tatsuo Fujita
達雄 藤田
Toshio Mizowaki
敏夫 溝脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30553094A priority Critical patent/JPH08139438A/en
Publication of JPH08139438A publication Critical patent/JPH08139438A/en
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE: To easily coat each land of a wiring board with uniform solder quantity without irregularity, by heating and fusing solder supplied to each of the apertures of a resist layer, and coating each of the lands. CONSTITUTION: Lands 3 are arranged on the pattern surface 2A of a board 2 constituting a wiring board 1. Photo solder resist is stuck on the pattern surface 2A of the board 2, so as to cover the whole part of the neighboring lands 3 as the solder coating objects. Thus a resist layer 4 is formed on the pattern surface 2A of the board 2. After the resist layer 4 on each of the lands 3 is exposed to light and cured in a specified pattern, the wiring board 1 is dipped in alkaline solution, and uncrosslinked photo solder resist of the resist layer 4 is eliminated. Thereby an aperture 4A is formed in the resist layer so as to expose each of the lands 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段(図1〜図4) 作用(図1〜図4) 実施例(図1〜図4) 発明の効果[Table of Contents] The present invention will be described in the following order. Field of Industrial Application Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems (FIGS. 1 to 4) Actions (FIGS. 1 to 4) Embodiments (FIGS. 1 to 4) Effects of the Invention

【0002】[0002]

【産業上の利用分野】本発明ははんだコート方法に関
し、例えばフリツプチツプ実装用の配線基板のランドを
はんだでコーテイング(はんだコート)するはんだコー
ト方法に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solder coating method, and is suitable for application to, for example, a solder coating method of coating (solder coating) a land of a wiring board for flip chip mounting with solder.

【0003】[0003]

【従来の技術】従来、フリツプチツプ実装用の配線基板
の各ランドをはんだコートする方法として、当該配線基
板を溶融したはんだに浸漬する方法(以下、これを浸漬
法と呼ぶ)や、ランド上にはんだをマスク蒸着する方法
(以下、これを蒸着法と呼ぶ)、及び湿式のメツキを行
う方法(以下、これをメツキ法と呼ぶ)等がある。
2. Description of the Related Art Conventionally, as a method of solder-coating each land of a wiring board for flip-chip mounting, a method of dipping the wiring board in molten solder (hereinafter referred to as an immersion method) or soldering on the land is used. There is a method of performing mask vapor deposition (hereinafter referred to as vapor deposition method), a method of performing wet plating (hereinafter referred to as plating method), and the like.

【0004】[0004]

【発明が解決しようとする課題】しかしながら配線基板
のランドをはんだコートする手段として浸漬法を適用し
た場合、各ランド上に形成されるはんだ層(はんだコー
ト)の膜厚が10〔μm 〕程度と低く、また各ランドによ
つて膜厚に大きくばらつきが生じやすい問題があつた。
これは、溶融したはんだに基板を浸漬した場合、溶融し
たはんだ自体が加熱源を兼ね、しかも各ランドへのはん
だの供給量がランドの大きさに比べてほとんど無限に等
しいため、溶融したはんだ中から配線基板を引き上げる
際の僅かな条件変動によつて各ランドに付着するはんだ
の量が変化するのを避け得ないからである。
However, when the dipping method is applied as a means for solder-coating the land of the wiring board, the thickness of the solder layer (solder coat) formed on each land is about 10 [μm]. There is a problem that the film thickness is low and that the film thickness is likely to vary greatly depending on each land.
This is because when the substrate is immersed in the molten solder, the molten solder itself also serves as a heating source, and the amount of solder supplied to each land is almost infinite compared to the size of the land. This is because it is unavoidable that the amount of solder attached to each land changes due to a slight change in condition when pulling up the wiring board from the above.

【0005】一方蒸着法では、配線基板の各ランド上に
厚いはんだ層を形成することが極めてコスト高になる問
題があり、さらにメツキ法では、配線基板の各ランドに
電気を流すための導通ランドを別途形成する必要があ
り、このため配線基板の実装密度を低下させる問題があ
つた。
On the other hand, in the vapor deposition method, there is a problem that forming a thick solder layer on each land of the wiring board becomes extremely expensive, and in the plating method, a conductive land for flowing electricity to each land of the wiring board. Therefore, there is a problem that the mounting density of the wiring board is reduced.

【0006】本発明は以上の点を考慮してなされたもの
で、配線基板の各ランドを簡易に、かつばらつきなく均
一なはんだ量でコーテイングすることのできるはんだコ
ート方法を提案しようとするものである。
The present invention has been made in consideration of the above points, and is intended to propose a solder coating method capable of coating each land of a wiring board easily and with a uniform solder amount without variation. is there.

【0007】[0007]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、基板(2)の一面(2A)に形成
された単数又は複数のランド(3)をそれぞれはんだ
(30)でコーテイングするはんだコート方法におい
て、各ランド(3)を避けて各ランド(3)一帯を覆う
ように基板(2)の一面(2A)にレジスト層(4)を
形成する第1の工程と、各ランド(3)それぞれが露出
してなるレジスト層(4)の各開口部(4A)にそれぞ
れ均一量のはんだ(10)を供給する第2の工程と、レ
ジスト層(4)の各開口部(4A)にそれぞれ供給され
たはんだ(10)をそれぞれ加熱溶融することにより、
各ランド(3)をそれぞれレジスト層(4)の対応する
開口部(4A)に供給されたはんだ(10)によつてコ
ーテイングする第3の工程とを設けるようにした。
In order to solve such a problem, in the present invention, one or a plurality of lands (3) formed on one surface (2A) of a substrate (2) are coated with solder (30), respectively. In the solder coating method, a first step of forming a resist layer (4) on one surface (2A) of the substrate (2) so as to avoid each land (3) and cover each land (3), and each land ( 3) A second step of supplying a uniform amount of solder (10) to each opening (4A) of the exposed resist layer (4) and each opening (4A) of the resist layer (4). By heating and melting the solder (10) respectively supplied to
A third step of coating each land (3) with the solder (10) supplied to the corresponding opening (4A) of the resist layer (4) is provided.

【0008】また本発明においては、第1の工程は、各
ランド(3)を含む一帯全部を覆うように基板(2)の
一面(2A)にフオトソルダーレジストでなるフオトソ
ルダーレジスト層を形成する第4の工程と、フオトソル
ダーレジスト層を所定パターンで露光した後、現像する
ことによりフオトソルダーレジスト層に各開口部(4
A)を形成する第5の工程とでなるようにした。
Further, in the present invention, in the first step, a photo solder resist layer made of a photo solder resist is formed on one surface (2A) of the substrate (2) so as to cover the entire area including each land (3). In the fourth step, the photo solder resist layer is exposed to light in a predetermined pattern and then developed to form openings (4) in the photo solder resist layer.
And the fifth step of forming A).

【0009】さらに本発明においては、第2の工程は、
粒径の小さいはんだ粒子をフラツクスに均一に混入させ
てなるソルダーペースト(10)をレジスト層(4)の
各開口部(4A)にそれぞれ埋め込む工程を含むように
した。
Further, in the present invention, the second step is
A step of embedding a solder paste (10) obtained by uniformly mixing solder particles having a small particle diameter in the flux into each opening (4A) of the resist layer (4) was included.

【0010】さらに本発明においては、基板(2)の一
面(2A)に各ランド(3)が形成されてなる配線基板
(1)は、フリツプチツプ実装用の配線基板でなるよう
にした。
Further, in the present invention, the wiring board (1) in which each land (3) is formed on one surface (2A) of the board (2) is a wiring board for flip chip mounting.

【0011】[0011]

【作用】基板(2)の一面(2A)に形成された各ラン
ド(3)を避けて各ランド(3)一帯を覆うように基板
(2)の一面(2A)にレジスト層(4)を形成し、各
ランド(3)が露出してなるレジスト層(4)の各開口
部(4A)にそれぞれ均一量のはんだ(10)を供給
し、これら各開口部(4A)に供給されたはんだ(1
0)をそれぞれ加熱溶融することにより、各ランド
(3)をそれぞれレジスト層(4)の対応する開口部
(4A)に供給されたはんだ(10)によつてコーテイ
ングするようにしたことにより、導通ランドも蒸着のプ
ロセスも必要とせずに基板(2)上の各ランド(3)を
均一な厚さではんだコートすることができ、かくして配
線基板(1)の各ランド(3)を簡易に、かつばらつき
なく均一なはんだ量でコーテイングすることができるは
んだコート方法を実現できる。
The resist layer (4) is formed on the one surface (2A) of the substrate (2) so as to avoid the land (3) formed on the one surface (2A) of the substrate (2) and cover each land (3). A uniform amount of solder (10) is supplied to each opening (4A) of the resist layer (4) formed and exposed to each land (3), and the solder supplied to each opening (4A). (1
0) is melted by heating so that each land (3) is coated with the solder (10) supplied to the corresponding opening (4A) of the resist layer (4). Each land (3) on the substrate (2) can be solder-coated with a uniform thickness without the need for land or vapor deposition process, and thus each land (3) of the wiring board (1) can be simply and easily formed. Further, it is possible to realize a solder coating method capable of coating with a uniform amount of solder without variation.

【0012】[0012]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0013】図1〜図4は、フリツプチツプ実装用の配
線基板の各ランドを本発明を用いてはんだコートする工
程の一例を示すものであり、まず図1に示すように、配
線基板1を構成する基板2のパターン面2A上に銅材等
でなるランド3を所定ピツチ(例えば0.15〔mm〕)で並
設すると共に、これら隣接するはんだコート対象の各ラ
ンド3一帯に覆うように基板2のパターン面2A上にア
クリル樹脂とエポキシ樹脂とを主成分とするフオトソル
ダーレジストを例えば厚さ30〔μm 〕程度の膜厚で張り
つけることにより、当該基板2のパターン面2Aを上に
レジスト層4を形成する。続いて、各ランド3上のレジ
スト層4を所定パターンで露光硬化させた後、この配線
基板1をアルカリ溶液に浸漬してレジスト層4の未架橋
のフオトソルダーレジストを除去することにより、各ラ
ンド3が露出するようにレジスト層4に100 〔μm 〕四
方の開口(以下、これをウインドと呼ぶ)4Aを形成す
る。
1 to 4 show an example of a process of solder-coating each land of a wiring board for flip-chip mounting using the present invention. First, as shown in FIG. 1, the wiring board 1 is constructed. The lands 3 made of a copper material or the like are juxtaposed on the pattern surface 2A of the substrate 2 with a predetermined pitch (for example, 0.15 [mm]), and the lands 3 of the adjacent solder coating targets are covered with the lands 3. A photo solder resist containing an acrylic resin and an epoxy resin as main components is applied on the pattern surface 2A so as to have a film thickness of, for example, about 30 [μm] to form the resist layer 4 on the pattern surface 2A of the substrate 2. Form. Then, after the resist layer 4 on each land 3 is exposed and cured in a predetermined pattern, the wiring board 1 is dipped in an alkaline solution to remove the uncrosslinked photo solder resist of the resist layer 4, thereby removing each land. A 100 [μm] square opening (hereinafter, referred to as a window) 4A is formed in the resist layer 4 so that 3 is exposed.

【0014】次いで図2及び図3に示すように、フラツ
クスにはんだ粉末を混入してなるソルダーペースト10
を配線基板1のレジスト層4上に滴下した後、当該ソル
ダーペースト10がレジスト層4上をローリングするよ
うにスキージ11をレジスト層4上で移動させることに
より、レジスト層4の各ウインド4A内にソルダーペー
スト10を埋め込む。この場合ソルダーペースト10の
はんだ粉末としては、レジスト層4の各ウインド4A内
にはんだ粒子を均一に埋め込むことができるように、粒
径が10〔μm〕以下の球形状のものを使用し、フラツク
スとしては、洗浄性の良い樹脂系の粘性フラツクス又は
水溶性の粘性フラツクスを使用する。またスキージ11
としては、硬質の金属製のものを使用する。
Next, as shown in FIGS. 2 and 3, a solder paste 10 made by mixing solder powder into the flux.
Is dropped on the resist layer 4 of the wiring board 1, and then the squeegee 11 is moved on the resist layer 4 so that the solder paste 10 rolls on the resist layer 4, so that each window 4A of the resist layer 4 is moved. The solder paste 10 is embedded. In this case, as the solder powder of the solder paste 10, a spherical powder having a particle size of 10 [μm] or less is used so that the solder particles can be uniformly embedded in each window 4A of the resist layer 4, and the flux As the material, a resin-based viscous flux or a water-soluble viscous flux having good detergency is used. Also squeegee 11
As the material, a hard metal material is used.

【0015】続いてレジスト層4の各ウインド4A内に
埋め込まれたソルダーペースト10を加熱して溶融させ
る。この場合ソルダーペースト10への加熱は、はんだ
粒子の表面酸化を促進させずに良好なはんだ付け性を得
ることができるように、N2(窒素)又はAr (アルゴ
ン)等の不活性ガス内で行うようにする。さらにこの後
ソルダーペースト10のフラツクスとして樹脂系をもの
を使用した場合にはこの後有機溶剤で洗浄し、フラツク
スとして水溶性フラツクスを使用した場合には水で洗浄
する。
Subsequently, the solder paste 10 embedded in each window 4A of the resist layer 4 is heated and melted. In this case, heating the solder paste 10 is performed in an inert gas such as N 2 (nitrogen) or Ar (argon) so that good solderability can be obtained without promoting surface oxidation of the solder particles. Try to do it. After that, when a resin system is used as the flux of the solder paste 10, it is washed with an organic solvent after this, and when a water-soluble flux is used as the flux, it is washed with water.

【0016】これにより図4に示すように、配線基板1
の各ランド3上をそれぞれ所定の厚みのはんだ30でコ
ーテイング(はんだコート)することができる。実際上
実験によれば、上述のはんだコート方法によつて配線基
板1の各ランド3に20〔μm〕程度の厚みのはんだコー
トを形成することができた。
As a result, as shown in FIG. 4, the wiring board 1
Each of the lands 3 can be coated (solder coated) with the solder 30 having a predetermined thickness. According to an actual experiment, a solder coat having a thickness of about 20 [μm] could be formed on each land 3 of the wiring board 1 by the above-mentioned solder coat method.

【0017】以上の構成において、このはんだコート方
法では、基板2上に形成された対応する各ランド3を避
けて基板2のパターン面2A上に硬化したフオトソルダ
ーレジストでなるレジスト層4を形成し、当該レジスト
層4の各ウインド4Aに所定径のはんだ粒子とフラツク
スとでなるソルダーペースト10をそれぞれ埋め込だ
後、これら各ウインド4A内の各ソルダーペースト10
を加熱溶融した後、必要に応じてフラツクスを洗い流す
ことにより配線基板1の対応する各ランド3にそれぞれ
はんだコートを形成する。この場合、このはんだコート
方法では、レジスト層4の各ウインド4A内にはんだ粒
子を均一に埋め込むことができるように、ソルダーペー
ストを形成するはんだ粉末として粒径が10〔μm 〕以下
の球形状のものを使用しており、従つてレジスト層4の
各ウインド4A内に供給されるはんだ量はほぼ均一であ
るため、各ランド3を均一な厚みではんだコートするこ
とができる。
In the above structure, in this solder coating method, the resist layer 4 made of hardened photo solder resist is formed on the pattern surface 2A of the substrate 2 while avoiding the corresponding lands 3 formed on the substrate 2. After embedding the solder paste 10 composed of solder particles having a predetermined diameter and flux in each window 4A of the resist layer 4, each solder paste 10 in each window 4A is embedded.
After being melted by heating, the flux is washed off as needed to form a solder coat on each corresponding land 3 of the wiring board 1. In this case, in this solder coating method, in order to uniformly embed the solder particles in each window 4A of the resist layer 4, the solder powder forming the solder paste has a spherical shape with a particle diameter of 10 [μm] or less. Therefore, since the amount of solder supplied into each window 4A of the resist layer 4 is substantially uniform, each land 3 can be solder-coated with a uniform thickness.

【0018】また上述のはんだコート方法では、例えば
メツキ法のように導通ランドを設ける必要がないため、
配線基板1の実装密度を低下させずに行うことができる
と共に、蒸着等のプロセスも不要となるため、配線基板
1の各ランド3に低いコストで大きな膜厚でんだコート
することができる。従つて安いコストで付加価値の高い
フリツプチツプ実装用の配線基板1を提供することがで
きる。
Further, in the above-mentioned solder coating method, it is not necessary to provide the conductive land unlike the plating method, so that
Since it can be performed without lowering the mounting density of the wiring board 1 and a process such as vapor deposition is not necessary, each land 3 of the wiring board 1 can be coated with a large film thickness at a low cost. Therefore, it is possible to provide the wiring board 1 for flip-chip mounting having a high added value at a low cost.

【0019】以上の構成によれば、配線基板1の基板2
上に形成された対応する各ランド3上を避けて当該基板
2のパターン面2A上にレジスト層4を形成し、各ラン
ド3が露出してなる当該レジスト層4の各ウインド4A
に所定径のはんだ粒子とフラツクスとでなるソルダーペ
ースト10をそれぞれ埋め込だ後、これら各ウインド4
A内のソルダーペースト10を加熱溶融し、この後フラ
ツクスを洗い流すようにして配線基板1の対応する各ラ
ンド3にそれぞれはんだコートを形成するようにしたこ
とにより、配線基板1の各ランド3を安定した均一な厚
みではんだコートすることができ、かくして配線基板1
の各ランド3を簡易に、かつばらつきなく均一なはんだ
量でコーテイングすることのできるはんだコート方法を
実現できる。
According to the above configuration, the board 2 of the wiring board 1
The resist layer 4 is formed on the pattern surface 2A of the substrate 2 while avoiding the corresponding lands 3 formed above, and each window 4A of the resist layer 4 is formed by exposing each land 3.
After embedding a solder paste 10 composed of solder particles having a predetermined diameter and a flux into each of the
The solder paste 10 in A is heated and melted, and then the flux is washed away to form solder coats on the corresponding lands 3 of the wiring board 1, thereby stabilizing each land 3 of the wiring board 1. Solder coating can be performed with a uniform thickness and thus the wiring board 1
It is possible to realize a solder coating method capable of easily coating each land 3 with a uniform amount of solder without variation.

【0020】なお上述の実施例においては、配線基板1
の基板2上にランド3を銅材を用いて0.15〔mm〕ピツチ
で並設するようにした場合について述べたが、本発明は
これに限らず、基板2上に形成するランドの素材として
はこの他の素材を用いても良く、またランドをこの他の
ピツチで形成するようにしても良い。
In the above embodiment, the wiring board 1
The case where the lands 3 are arranged in parallel with the 0.15 [mm] pitch using the copper material on the substrate 2 has been described, but the present invention is not limited to this, and as a material for the lands formed on the substrate 2, Other materials may be used, or the land may be formed by other pitches.

【0021】また上述の実施例においては、本発明をフ
リツプチツプ実装用の配線基板1に適用するようにした
場合について述べたが、本発明はこれに限らず、この他
種々の配線基板の各ランド上をはんだコートする場合に
適用して好適なものである。
Further, in the above-mentioned embodiment, the case where the present invention is applied to the wiring board 1 for flip-chip mounting is described, but the present invention is not limited to this, and each land of various other wiring boards. It is suitable when applied on the top with solder.

【0022】さらに上述の実施例においては、配線基板
1の基板2上に形成された対応する各ランド3を避けて
基板2のパターン面2A上にレジスト層4を形成する方
法として、当該基板2のパターン面2A上にフオトソル
ダーレジストを例えば30〔μm 〕程度の厚みで張り付
け、当該フオトソルダーレジストを所定パターンで露光
硬化及び現像することによりウインド4Aを有するレジ
スト層4を形成するようにした場合について述べたが、
本発明はこれに限らず、基板2上に形成された対応する
各ランド3を避けて基板2のパターン面2A上にレジス
ト層4を形成する方法としては、この他種々の方法を適
用できる。
Further, in the above embodiment, as a method of forming the resist layer 4 on the pattern surface 2A of the substrate 2 while avoiding the corresponding lands 3 formed on the substrate 2 of the wiring substrate 1, the substrate 2 In the case where the photo solder resist is attached to the pattern surface 2A of 3 .about.30 .mu.m thick, and the photo solder resist is exposed and cured and developed in a predetermined pattern to form the resist layer 4 having the window 4A. , But
The present invention is not limited to this, and various other methods can be applied as a method of forming the resist layer 4 on the pattern surface 2A of the substrate 2 while avoiding the corresponding lands 3 formed on the substrate 2.

【0023】さらに上述の実施例においては、配線基板
1の基板2上に形成されたレジスト層4に配線基板1の
各ランド3を中心として100 〔μm 〕四方のウインド4
Aを設けるようにした場合について述べたが、本発明は
これに限らず、ウインド4Aの大きさとしてはこれ以外
でも良い。因に、ウインド4Aの大きさを調整すること
で、配線基板1の各銅ランド3上に付着させるはんだ3
0の厚み(すなわちはんだコートの厚み)を調整するこ
ともできる。
Further, in the above-described embodiment, the resist layer 4 formed on the substrate 2 of the wiring substrate 1 has 100 [μm] square windows 4 centered on each land 3 of the wiring substrate 1.
Although the case where A is provided has been described, the present invention is not limited to this, and the size of the window 4A may be other than this. Incidentally, by adjusting the size of the window 4A, the solder 3 attached to each copper land 3 of the wiring board 1 is attached.
The thickness of 0 (that is, the thickness of the solder coat) can be adjusted.

【0024】さらに上述の実施例においては、配線基板
1の基板2上に形成するレジスト層4を、アクリル樹脂
とエポキシ樹脂を主成分としたフオトソルダーレジスト
を張りつけることにより形成するようにした場合につい
て述べたが、本発明はこれに限らず、要は、配線基板1
の基板2上に形成された対応する各ランド3を避けて基
板2のパターン面2A上にレジスト層4を形成すること
ができるのであれば、レジスト層4の形成方法として
は、この他の方法を適用することもできる。この場合、
例えばフオトソルダーレジストに代えてドライフイルム
を用いるようにしても良く、さらには配線基板1の各銅
ランド3をはんだコートした後にドライフイルムを除去
するようにしても良い。
Further, in the above-mentioned embodiment, the case where the resist layer 4 formed on the substrate 2 of the wiring board 1 is formed by sticking a photo solder resist mainly containing acrylic resin and epoxy resin However, the present invention is not limited to this, and the point is that the wiring board 1
If the resist layer 4 can be formed on the pattern surface 2A of the substrate 2 while avoiding the corresponding lands 3 formed on the substrate 2, the other method of forming the resist layer 4 will be described. Can also be applied. in this case,
For example, a dry film may be used instead of the photo solder resist, and the dry film may be removed after the copper lands 3 of the wiring board 1 are solder-coated.

【0025】さらに上述の実施例においては、図1〜図
4の工程によつて配線基板1の基板2の対応する各ラン
ド3をはんだコートするようにした場合について述べた
が、本発明はこれに限らず、例えば膜厚を増やしたい場
合には、上述のはんだコート工程終了後に図2〜図4の
工程を繰り返し行うようにすれば良い。因に、図1〜図
4の工程終了後、再び図2〜図4の工程を行つたとこ
ろ、各ランド3上に形成するはんだコートの膜厚を約30
〔μm 〕にまで増やすことができることが実験により確
認できた。
Further, in the above-mentioned embodiment, the case where each corresponding land 3 of the substrate 2 of the wiring substrate 1 is solder-coated by the steps of FIGS. 1 to 4 has been described. Not limited to this, for example, when it is desired to increase the film thickness, the steps of FIGS. 2 to 4 may be repeated after the above-described solder coating step is completed. Incidentally, when the steps of FIGS. 2 to 4 are performed again after the steps of FIGS. 1 to 4 are completed, the film thickness of the solder coat formed on each land 3 is about 30.
It has been confirmed by experiments that the thickness can be increased to [μm].

【0026】[0026]

【発明の効果】上述のように本発明によれば、配線基板
を構成する基板の一面に形成された各ランドを避けて各
ランド一帯を覆うように基板の一面にレジスト層を形成
し、各ランドがそれぞれ露出してなるレジスト層の各開
口部にそれぞれ均一量のはんだを供給し、これら各開口
部に供給されたはんだをそれぞれ加熱溶融することによ
り、各ランドをそれぞれレジスト層の対応する開口部に
供給されたはんだによつてコーテイングするようにした
ことにより、導通ランドも蒸着のプロセスも必要とせず
に基板上の各ランドを均一な厚さではんだコートするこ
とができ、かくして配線基板の各ランドを簡易に、かつ
ばらつきなく均一なはんだ量でコーテイングすることの
できるはんだコート方法を実現できる。
As described above, according to the present invention, a resist layer is formed on one surface of a substrate so as to cover each land area while avoiding each land formed on one surface of a substrate that constitutes a wiring board, A uniform amount of solder is supplied to each opening of the resist layer in which the lands are exposed, and the solder supplied to each of the openings is heated and melted to form each land in the corresponding opening of the resist layer. By coating with the solder supplied to the parts, each land on the substrate can be solder-coated with a uniform thickness without the need for conductive lands and the process of vapor deposition. It is possible to realize a solder coating method capable of easily coating each land with a uniform amount of solder without variation.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例によるはんだコート方法の工程の説明に
供する略線的な斜視図である。
FIG. 1 is a schematic perspective view for explaining a process of a solder coating method according to an embodiment.

【図2】実施例によるはんだコート方法の工程の説明に
供する断面図である。
FIG. 2 is a cross-sectional view for explaining a process of a solder coating method according to an example.

【図3】実施例によるはんだコート方法の工程の説明に
供する断面図である。
FIG. 3 is a cross-sectional view for explaining the steps of the solder coating method according to the example.

【図4】実施例によるはんだコート方法の工程の説明に
供する断面図である。
FIG. 4 is a cross-sectional view for explaining the steps of the solder coating method according to the example.

【符号の説明】[Explanation of symbols]

1……配線基板、2……基板、2A……パターン面、3
……銅ランド、4……レジスト層、4A……ウインド、
10……ソルダーペースト、30……はんだ。
1 ... Wiring board, 2 ... Board, 2A ... Pattern surface, 3
... Copper land, 4 ... Resist layer, 4A ... Wind,
10 ... Solder paste, 30 ... Solder.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】基板の一面に形成された単数又は複数のラ
ンドをそれぞれはんだでコーテイングするはんだコート
方法において、 各上記ランドを避けて各上記ランド一帯を覆うように上
記基板の上記一面にレジスト層を形成する第1の工程
と、 各上記ランドがそれぞれ露出してなる上記レジスト層の
各開口部にそれぞれ均一量のはんだを供給する第2の工
程と、 上記レジスト層の上記各開口部にそれぞれ供給された上
記はんだをそれぞれ加熱溶融することにより、各上記ラ
ンドをそれぞれ上記レジスト層の対応する上記開口部に
供給された上記はんだによつてコーテイングする第3の
工程とを具えることを特徴とするはんだコート方法。
1. A solder coating method for coating a single or a plurality of lands formed on one surface of a substrate with solder, wherein a resist layer is formed on the one surface of the substrate so as to avoid the lands and cover the lands. And a second step of supplying a uniform amount of solder to each opening of the resist layer in which each of the lands is exposed, and each of the openings of the resist layer. A third step of coating each of the lands with the solder supplied to the corresponding opening of the resist layer by heating and melting each of the supplied solders. Solder coating method.
【請求項2】上記第1の工程は、 各上記ランド上を含む一帯全部を覆うように上記基板の
上記一面にフオトソルダーレジストでなるフオトソルダ
ーレジスト層を形成する第4の工程と、 上記フオトソルダーレジスト層を所定パターンで露光し
た後、現像することにより上記フオトソルダーレジスト
層に上記各開口部を形成する第5の工程とを具えること
を特徴とする請求項1に記載のはんだコート方法。
2. The first step comprises a fourth step of forming a photo solder resist layer of a photo solder resist on the one surface of the substrate so as to cover the entire area including each land, and the photo step. The solder coating method according to claim 1, further comprising a fifth step of forming each of the openings in the photo solder resist layer by developing the solder resist layer after exposing the solder resist layer in a predetermined pattern. .
【請求項3】上記第2の工程は、 粒径の小さいはんだ粒子をフラツクスに均一に混入させ
てなるソルダーペーストを上記レジスト層の上記各開口
部にそれぞれ埋め込む工程を含むことを特徴とする請求
項1に記載のはんだコート方法。
3. The second step includes a step of embedding a solder paste obtained by uniformly mixing solder particles having a small particle diameter in a flux into the openings of the resist layer. Item 3. The solder coating method according to Item 1.
【請求項4】上記基板の上記一面に上記各ランドが形成
されてなる配線基板は、フリツプチツプ実装用の配線基
板でなることを特徴とする請求項1、請求項2又は請求
項3に記載のはんだコート方法。
4. The wiring board in which each of the lands is formed on the one surface of the board is a wiring board for flip chip mounting, according to claim 1, 2, or 3. Solder coating method.
JP30553094A 1994-11-14 1994-11-14 Solder coating method Abandoned JPH08139438A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30553094A JPH08139438A (en) 1994-11-14 1994-11-14 Solder coating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30553094A JPH08139438A (en) 1994-11-14 1994-11-14 Solder coating method

Publications (1)

Publication Number Publication Date
JPH08139438A true JPH08139438A (en) 1996-05-31

Family

ID=17946265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30553094A Abandoned JPH08139438A (en) 1994-11-14 1994-11-14 Solder coating method

Country Status (1)

Country Link
JP (1) JPH08139438A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214117A (en) * 1996-01-30 1997-08-15 Nec Corp Formation of solder bump
US9565760B2 (en) 2013-06-28 2017-02-07 Kyocera Corporation Wiring board and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214117A (en) * 1996-01-30 1997-08-15 Nec Corp Formation of solder bump
US9565760B2 (en) 2013-06-28 2017-02-07 Kyocera Corporation Wiring board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3469686B2 (en) Method of depositing solder on printed circuit board and printed circuit board
KR100188625B1 (en) Fine pitch solder deposits on printed circuit board process and product
US6066551A (en) Method for forming bump of semiconductor device
JPH0273648A (en) Electronic circuit and its manufacture
JPH05206209A (en) Method for increase of solder amount, printed-circuit board and method for increase of solder volume
US5591037A (en) Method for interconnecting an electronic device using a removable solder carrying medium
CN1953150B (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
KR100765146B1 (en) Solder paste and method of forming solder bumps using the same
EP0784914B1 (en) Method of manufacturing a printed circuit board
JP2006332652A (en) Method of using photosensitive soldermask and circuit structure
JP2671851B2 (en) Manufacturing method of printed wiring board
JPH08139438A (en) Solder coating method
EP0003363B1 (en) Producing printed circuits by soldering metal powder images
JP2005236211A (en) Method for manufacturing conductive ball fixing mask
CA1131746A (en) Circuit board with mounted components and method for manufacture
US20030009878A1 (en) Method for attaching an electronic component to a substrate
JPH04279088A (en) Method of coating circuit pattern
JPH09214115A (en) Solder coating method for fine-pitch component
JP3543094B2 (en) Pre-solder layer forming method
JPH0410694A (en) Solder coating method of printed wiring board
JP2005243723A (en) Mask for settling conductive ball
JP2531451B2 (en) Solder film forming method
JP3246623B2 (en) Soldering equipment and soldering method
GB2215139A (en) A method of fabricating a circuit
JPH07283520A (en) Printed wiring board and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Effective date: 20041217

Free format text: JAPANESE INTERMEDIATE CODE: A131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050125