JPH08139202A - Electronic circuit device - Google Patents

Electronic circuit device

Info

Publication number
JPH08139202A
JPH08139202A JP6270834A JP27083494A JPH08139202A JP H08139202 A JPH08139202 A JP H08139202A JP 6270834 A JP6270834 A JP 6270834A JP 27083494 A JP27083494 A JP 27083494A JP H08139202 A JPH08139202 A JP H08139202A
Authority
JP
Japan
Prior art keywords
signal input
noise
semiconductor element
circuit device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6270834A
Other languages
Japanese (ja)
Other versions
JP3387240B2 (en
Inventor
Koji Numazaki
浩二 沼崎
Takahisa Koyasu
貴久 子安
Koichi Kasuya
宏一 粕谷
Mitsuhiro Saito
斎藤  光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17491668&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08139202(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP27083494A priority Critical patent/JP3387240B2/en
Publication of JPH08139202A publication Critical patent/JPH08139202A/en
Application granted granted Critical
Publication of JP3387240B2 publication Critical patent/JP3387240B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Abstract

PURPOSE: To absorb noises on a signal input line to reduce radiation of noises without generating delay in the signal on the signal input line. CONSTITUTION: In a hybrid integrated circuit device, a diode 2 is provided on the signal input line 11c connected to a semiconductor element 9 from an input terminal 1 to absorb noises on the signal input line 11c in order to reduce radiation of noises. Moreover, a noise to be inputted to the semiconductor element 9 is reduced in combination with reflection of noise by an input impedance of a current limiting resistor 3 provided before the semiconductor element 9.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、混成集積回路装置等の
電子回路装置において、入力信号線にのる高周波ノイズ
の影響を低減するようにしたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit device such as a hybrid integrated circuit device for reducing the influence of high frequency noise on an input signal line.

【0002】[0002]

【従来の技術】この種の混成集積回路装置におけるMO
S型半導体素子の入力部分の概略電気回路構成を図8に
示す。混成集積回路装置(図中にはHICで示す)の入
力端子1からの入力信号は、電流制限抵抗3を介し、半
導体素子(図中にはMICで示す)の入力部4を経てn
チャンネルトランジスタ7及びpチャンネルトランジス
タ8のゲートに加わる。半導体素子内部には、正負の保
護ダイオード5、6が設けられており、過電圧に対する
半導体素子9の保護を図るようにしている。
MO in a hybrid integrated circuit device of this type.
A schematic electric circuit configuration of the input portion of the S-type semiconductor element is shown in FIG. An input signal from an input terminal 1 of a hybrid integrated circuit device (denoted by HIC in the figure) passes through a current limiting resistor 3 and an input section 4 of a semiconductor element (denoted by MIC in the figure) to n.
It joins the gates of the channel transistor 7 and the p-channel transistor 8. Positive and negative protection diodes 5 and 6 are provided inside the semiconductor element to protect the semiconductor element 9 against overvoltage.

【0003】[0003]

【発明が解決しようとする課題】上記の構成において、
入力端子1からの信号入力線に高周波ノイズ(以下、単
にノイズという)が混入する可能性がある。このような
ノイズが信号入力線にのると、その信号入力線がノイズ
放射アンテナとして作用してしまい、ノイズが伝播、輻
射して他の回路素子等に影響を与えてしまうという問題
がある。
In the above configuration,
High-frequency noise (hereinafter, simply referred to as noise) may be mixed in the signal input line from the input terminal 1. When such noise is carried on the signal input line, the signal input line acts as a noise radiating antenna, and the noise propagates and radiates to affect other circuit elements and the like.

【0004】この種のノイズ対策としては、通常、コン
デンサを信号入力線に設け、信号入力線にのるノイズを
バイパスさせてノイズ輻射等を防止している。しかしな
がら、このようなコンデンサを設けた場合には、その積
分機能により信号に遅延が生じてしまう。また、ノイズ
周波数にマッチングした容量のコンデンサを選択する必
要がある。これは、幾多の入力端子を有する混成集積回
路において、端子ごとに時定数が異なることから、入力
信号の処理速度が最も遅い入力端子の速度で制限され
る。
As a countermeasure against this kind of noise, a capacitor is usually provided on the signal input line to bypass the noise on the signal input line to prevent noise radiation. However, when such a capacitor is provided, the signal is delayed due to its integration function. In addition, it is necessary to select a capacitor having a capacitance that matches the noise frequency. This is because, in a hybrid integrated circuit having a large number of input terminals, since the time constant differs for each terminal, the processing speed of the input signal is limited by the speed of the slowest input terminal.

【0005】本発明は上記問題に鑑みてなされたもの
で、信号入力線の信号に遅延を生じさせることなく、信
号入力線上のノイズを吸収してノイズ輻射を低減するこ
とを目的とする。
The present invention has been made in view of the above problems, and it is an object of the present invention to absorb noise on a signal input line and reduce noise radiation without delaying the signal on the signal input line.

【0006】[0006]

【課題を解決するための手段】本発明は上記目的を達成
するため、請求項1に記載の発明においては、回路素子
(9)と、この回路素子(9)に信号を入力するための
信号入力端子(12f)と、この信号入力端子(12
f)と前記回路素子(9)の間を電気的に接続する信号
入力線(11c)および前記回路素子(9)に電源供給
を行うための電源供給線(11a,11b)とを備えた
電子回路装置において、前記信号入力線(11c)と電
源供給線(11a,11b)に一端と他端がそれぞれ接
続されたダイオード(2)が設けられ、このダイオード
(2)により前記信号入力線(11c)上のノイズを吸
収するようにしたことを特徴としている。
In order to achieve the above object, the present invention provides a circuit element (9) and a signal for inputting a signal to the circuit element (9). The input terminal (12f) and this signal input terminal (12
An electronic device including a signal input line (11c) electrically connecting the circuit element (9) and the circuit element (9) and a power supply line (11a, 11b) for supplying power to the circuit element (9). In the circuit device, a diode (2) having one end and the other end connected to the signal input line (11c) and the power supply line (11a, 11b) is provided, and the signal input line (11c is connected by the diode (2). ) The feature is that it absorbs the above noise.

【0007】請求項2に記載の発明においては、半導体
素子(9)と、この半導体素子(9)に信号を入力する
ための信号入力端子(12f)と、この信号入力端子
(12f)と前記半導体素子(9)の間を電気的に接続
する信号入力線(11c)および前記半導体素子(9)
に電源供給を行うための電源供給線(11a,11b)
とが、基板(10)上に形成されている混成集積回路装
置において、前記信号入力線(11c)と前記電源供給
線(11a,11b)に一端および他端がそれぞれ接続
されたダイオード(2)が前記基板(10)上に形成さ
れ、このダイオード(2)により前記信号入力線(11
c)上のノイズを吸収するようにしたことを特徴として
いる。
In the second aspect of the invention, the semiconductor element (9), the signal input terminal (12f) for inputting a signal to the semiconductor element (9), the signal input terminal (12f) and the A signal input line (11c) for electrically connecting the semiconductor elements (9) and the semiconductor element (9).
Power supply lines (11a, 11b) for supplying power to the
In a hybrid integrated circuit device formed on a substrate (10), a diode (2) having one end and the other end connected to the signal input line (11c) and the power supply lines (11a, 11b), respectively. Are formed on the substrate (10), and the signal input line (11) is formed by the diode (2).
c) It is characterized in that the above noise is absorbed.

【0008】請求項3に記載の発明では、請求項1又は
2に記載の発明において、前記電源供給線は、接地用の
導体配線(11b)であることを特徴としている。請求
項4に記載の発明では、請求項1又は2に記載の発明に
おいて、前記電源供給線は、電源電圧用の導体配線(1
1a)であることを特徴としている。請求項5に記載の
発明では、請求項1乃至4のいずれか1つに記載の発明
において、前記信号入力線(11c)に電流制限抵抗
(3)が挿入形成されており、前記ダイオード(2)の
前記一端は前記信号入力端子(12f)と前記電流制限
抵抗(3)の間の前記信号入力線(11c)に接続され
ていることを特徴としている。
The invention according to claim 3 is characterized in that, in the invention according to claim 1 or 2, the power supply line is a conductor wiring (11b) for grounding. In the invention according to claim 4, in the invention according to claim 1 or 2, the power supply line is a conductor wiring (1
1a). According to a fifth aspect of the present invention, in the invention according to any one of the first to fourth aspects, a current limiting resistor (3) is inserted and formed in the signal input line (11c), and the diode (2 1) is connected to the signal input line (11c) between the signal input terminal (12f) and the current limiting resistor (3).

【0009】なお、上記各手段のカッコ内の符号は、後
述する実施例記載の具体的手段との対応関係を示すもの
である。
The reference numerals in parentheses of the above-mentioned means indicate the correspondence with the concrete means described in the embodiments described later.

【0010】[0010]

【発明の作用効果】請求項1又は2に記載の発明によれ
ば、信号入力線と電源供給線にダイオードを設け、この
ダイオードにより信号入力線上にのるノイズを吸収する
ようにしている。従って、コンデンサを用いたものと違
って信号入力線の信号に遅延を生じさせことなく、信号
入力線からのノイズ輻射を低減することができる。
According to the invention described in claim 1 or 2, the signal input line and the power supply line are provided with diodes, and the diodes absorb noise on the signal input lines. Therefore, unlike the case of using a capacitor, it is possible to reduce noise radiation from the signal input line without causing a delay in the signal of the signal input line.

【0011】この請求項1又は2に記載の発明に対し、
請求項3に記載の発明によれば、ダイオードの他端が接
地用の導体配線に接続されるため、接地より低いレベル
のノイズ成分を吸収することができる。また、請求項4
に記載の発明によれば、ダイオードの他端が電源電圧用
の導体配線に接続されるため、電源電圧より高いレベル
のノイズ成分を吸収することができる。
With respect to the invention described in claim 1 or 2,
According to the invention described in claim 3, since the other end of the diode is connected to the conductor wiring for grounding, it is possible to absorb a noise component at a level lower than grounding. In addition, claim 4
According to the invention described in (1), since the other end of the diode is connected to the conductor wiring for the power supply voltage, it is possible to absorb the noise component at a level higher than the power supply voltage.

【0012】さらに、請求項5に記載の発明によれば、
信号入力線に電流制限抵抗が挿入形成されているから、
その電流制限抵抗の入力インピーダンスにより、信号入
力線のノイズが跳ね返されるため、ダイオードによるノ
イズ吸収と相まって半導体素子等の回路素子に入力され
るノイズを低減することができる。
Further, according to the invention of claim 5,
Since the current limiting resistor is inserted and formed in the signal input line,
Since the input impedance of the current limiting resistor bounces noise on the signal input line, noise input to circuit elements such as semiconductor elements can be reduced in combination with noise absorption by the diode.

【0013】[0013]

【実施例】以下、本発明を図に示す実施例について説明
する。図1は、本発明の一実施例を示す混成集積回路装
置の平面図である。図1において、基板10上に外部回
路と接続されるクリップ12a〜12i、半導体素子
9、印刷形成された電流制限抵抗3および図示しない各
種実装部品が配置されており、それらが印刷形成された
導体配線11a〜11cで接続されている。この図1に
は、半導体素子9に対する構成部分のみが示されている
が、基板10上には他の複数の半導体素子が同様に形成
されている。なお、クリップ12aは電源電圧(VD
D)用、クリップ12iは接地(GND)用、クリップ
12b〜12hは信号の入/出力信号用のクリップであ
る。また、導体配線11aはVDD用、導体配線11b
はGND用、導体配線11cは信号入力用の導体配線で
ある。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view of a hybrid integrated circuit device showing an embodiment of the present invention. In FIG. 1, clips 12a to 12i connected to an external circuit, a semiconductor element 9, a printed current limiting resistor 3 and various mounting components (not shown) are arranged on a substrate 10, and a conductor formed by printing them. The wirings 11a to 11c are connected. Although FIG. 1 shows only the components for the semiconductor element 9, a plurality of other semiconductor elements are similarly formed on the substrate 10. The clip 12a has a power supply voltage (VD
D), the clip 12i is for grounding (GND), and the clips 12b to 12h are clips for input / output signals. The conductor wiring 11a is for VDD, and the conductor wiring 11b is
Is for GND, and the conductor wiring 11c is for signal input.

【0014】上記構成において、クリップ12a〜12
iには、外部配線から伝播されるノイズや、直接空間か
ら輻射されるノイズなどが入力される。また、半導体素
子には、信号の入力端子から信号入力用の導体配線を通
ってノイズが入力される。例えば、半導体素子9には、
入力信号用のクリップ12fから導体配線11cを通っ
てノイズが入力される。
In the above structure, the clips 12a-12
The noise propagated from the external wiring, the noise radiated directly from the space, or the like is input to i. Further, noise is input to the semiconductor element from a signal input terminal through a signal input conductor wiring. For example, in the semiconductor element 9,
Noise is input from the input signal clip 12f through the conductor wiring 11c.

【0015】この場合、半導体素子9への電流制限を行
う電流制限抵抗3は、その入力インピーダンスにより、
入力端子(クリップ12f)から入ってきたノイズを跳
ね返す。ここで、電流制限抵抗3の入力インピーダンス
が十分高ければ半導体素子9へのノイズの侵入を十分抑
えることができるが、半導体素子9に用いる電流制限抵
抗3は機能の制約上通常それ程高い入力インピーダンス
ではないため、上記ノイズの侵入を十分防止することが
できない。
In this case, the current limiting resistor 3 for limiting the current to the semiconductor element 9 is
The noise that has entered from the input terminal (clip 12f) is repelled. Here, if the input impedance of the current limiting resistor 3 is sufficiently high, noise can be sufficiently suppressed from entering the semiconductor element 9. However, the current limiting resistor 3 used for the semiconductor element 9 usually has a high input impedance because of its function restriction. Therefore, it is impossible to sufficiently prevent the above noise from entering.

【0016】また、導体配線はそれ自体がアンテナの働
きをするため、他の導体配線にノイズを輻射している。
このまき散らされたノイズは、他のクリップから混成集
積回路装置の外に出ていくため、さらにノイズをまき散
らすことになる。そこで、電流制限抵抗3と信号入力用
のクリップ12fとの間にダイオード2を設ける(ダイ
オード2の一端を入力信号用の導体配線11cに他端を
GND用の導体配線11bに接続する)ようにしてい
る。この場合、ダイオード2、電流制限抵抗3および半
導体素子9は図2のような模式構成になり、具体的に
は、図8に示す従来のものと対比して図3に示す電気回
路構成になる。なお、図中の入力端子1は、クリップ1
2fの部分に相当する。
Since the conductor wiring itself functions as an antenna, it radiates noise to other conductor wiring.
This scattered noise goes out of the hybrid integrated circuit device from another clip, and further scatters the noise. Therefore, the diode 2 is provided between the current limiting resistor 3 and the clip 12f for signal input (one end of the diode 2 is connected to the conductor wiring 11c for input signal and the other end is connected to the conductor wiring 11b for GND). ing. In this case, the diode 2, the current limiting resistor 3 and the semiconductor element 9 have a schematic configuration as shown in FIG. 2, and specifically have an electric circuit configuration shown in FIG. 3 in comparison with the conventional one shown in FIG. . The input terminal 1 in the figure is a clip 1
It corresponds to the 2f portion.

【0017】このダイオード2を設けることにより、導
体配線11cにおけるノイズを吸収し、半導体素子9へ
のノイズ侵入と導体配線11cからのノイズ輻射を低減
することができる。すなわち、信号入力用のクリップ1
2fから入ってきたノイズは、GNDより低い電圧成分
についてダイオード2により吸収される。吸収されなか
った電圧成分については電流制限抵抗3の入力インピー
ダンスにより跳ね返される。従って、半導体素子9に侵
入するノイズはかなり低減される。また、信号入力用の
クリップ12fと半導体素子9間の導体配線11cによ
るノイズ輻射についても、その導体配線11c上でのノ
イズがダイオード2により吸収されるため、その輻射ノ
イズの発生を十分低減することができる。
By providing the diode 2, it is possible to absorb noise in the conductor wiring 11c and reduce noise intrusion into the semiconductor element 9 and noise radiation from the conductor wiring 11c. That is, clip 1 for signal input
The noise coming from 2f is absorbed by the diode 2 for a voltage component lower than GND. The voltage component that is not absorbed is repelled by the input impedance of the current limiting resistor 3. Therefore, the noise that enters the semiconductor element 9 is considerably reduced. Also, regarding noise radiation by the conductor wiring 11c between the signal input clip 12f and the semiconductor element 9, noise on the conductor wiring 11c is absorbed by the diode 2, so that the generation of the radiation noise should be sufficiently reduced. You can

【0018】また、電流制限抵抗3の前にダイオード2
を設けることにより、電流制限抵抗3にて跳ね返ったノ
イズもダイオード2にて吸収される。従って、その跳ね
返りノイズによるノイズ輻射をも低減することができ
る。なお、上記ダイオード2は、出来るかぎりクリップ
12fに近い位置に実装する。これは、上述したよう
に、導体配線11c自体がアンテナの働きをするため、
ノイズが伝わる部分の導体配線11c自体をできる限り
短くする必要があるからである。さらに、導体配線11
cの形状も直線的にすることが望ましい。
The diode 2 is provided before the current limiting resistor 3.
By providing, the noise bounced by the current limiting resistor 3 is also absorbed by the diode 2. Therefore, it is possible to reduce noise radiation due to the bounce noise. The diode 2 is mounted as close to the clip 12f as possible. This is because the conductor wiring 11c itself functions as an antenna as described above.
This is because it is necessary to shorten the conductor wiring 11c itself in the portion where noise is transmitted as much as possible. Furthermore, the conductor wiring 11
It is desirable that the shape of c is also linear.

【0019】上記構成によるノイズ除去効果を確認した
ところ、半導体素子9の入力部4および出力部のノイズ
を、図4(a)、(b)に示すように低減することがで
きた。図4(a)は入力部4におけるFM帯(76〜1
08MHz)、VHF帯(170〜220MHz)につ
いて、図8に示す従来のものからのノイズレベル変動値
を示すもので、図の矢印で示すように、FM帯で4d
B、VHF帯で3dB向上した。また、図4(b)は出
力部における同様のノイズレベル変動値を示すもので、
図の矢印で示すように、FM帯で1.6dB向上した。
As a result of confirming the noise removing effect by the above-mentioned structure, the noise at the input section 4 and the output section of the semiconductor element 9 could be reduced as shown in FIGS. 4 (a) and 4 (b). FIG. 4A shows the FM band (76 to 1) in the input unit 4.
08MHz) and VHF band (170 to 220MHz), the noise level fluctuation values from the conventional one shown in FIG. 8 are shown.
B and VHF band improved by 3 dB. Further, FIG. 4B shows a similar noise level fluctuation value in the output section,
As shown by the arrow in the figure, it was improved by 1.6 dB in the FM band.

【0020】なお、上記実施例では、ダイオード2を信
号入力用の導体配線11cとGND用の導体配線11b
間に設けるものを示したが、図5に示すように導体配線
11cとVDD(すなわち導体配線11a)間に設ける
ようにしてもよい。この場合、ダイオード2によりVD
Dより高い電圧成分を吸収してノイズを取り除くことが
できる。また、図6に示すように導体配線11cとGN
DおよびVDD間の双方に第1、第2のダイオード2を
設けるようにしてもよい。
In the above embodiment, the diode 2 is connected to the signal input conductor wiring 11c and the GND conductor wiring 11b.
Although it is shown that it is provided between them, it may be provided between the conductor wiring 11c and VDD (that is, the conductor wiring 11a) as shown in FIG. In this case, the diode 2
Noise can be removed by absorbing a voltage component higher than D. In addition, as shown in FIG.
The first and second diodes 2 may be provided between both D and VDD.

【0021】また、半導体素子9としては、MOS型の
ものに限らず、図7に示すバイポーラ型トランジスタ1
3を用いたものであってもよい。その場合、図に示すN
PN型に限らずPNP型でもよい。なお、図中の14は
定電流源である。なお、上記実施例では、混成集積回路
装置に本発明を適用するものを示したが、その他の電子
回路装置に本発明を適用するようにしてもよい。
The semiconductor element 9 is not limited to the MOS type, but the bipolar transistor 1 shown in FIG.
3 may be used. In that case, N shown in the figure
Not limited to the PN type, the PNP type may be used. Reference numeral 14 in the figure is a constant current source. Although the present invention has been described in the above embodiment as being applied to the hybrid integrated circuit device, the present invention may be applied to other electronic circuit devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す混成集積回路装置の平
面図である。
FIG. 1 is a plan view of a hybrid integrated circuit device showing an embodiment of the present invention.

【図2】図1に示すダイオード2、電流制限抵抗3およ
び半導体素子9の部分の模式構成図である。
FIG. 2 is a schematic configuration diagram of a diode 2, a current limiting resistor 3 and a semiconductor element 9 shown in FIG.

【図3】図2に示す部分の具体的な電気回路図である。FIG. 3 is a specific electric circuit diagram of the portion shown in FIG.

【図4】ノイズ除去効果を示す図で、(a)は入力部4
における従来のものに対するノイズレベル変動値を示し
(b)は出力部における同様のノイズレベル変動値を示
す。
FIG. 4 is a diagram showing a noise removal effect, in which FIG.
2B shows the noise level fluctuation value with respect to the conventional one in FIG. 5B shows the same noise level fluctuation value in the output section.

【図5】本発明の他の実施例を示す電気回路図である。FIG. 5 is an electric circuit diagram showing another embodiment of the present invention.

【図6】本発明のさらに他の実施例を示す電気回路図で
ある。
FIG. 6 is an electric circuit diagram showing still another embodiment of the present invention.

【図7】本発明のさらに他の実施例を示す電気回路図で
ある。
FIG. 7 is an electric circuit diagram showing still another embodiment of the present invention.

【図8】従来の混成集積回路装置におけるMOS型半導
体素子の入力部分の概略電気回路図である。
FIG. 8 is a schematic electric circuit diagram of an input portion of a MOS type semiconductor element in a conventional hybrid integrated circuit device.

【符号の説明】[Explanation of symbols]

2 ダイオード 3 電流制限抵抗 9 半導体素子 10 基板 11a〜11c 導体配線 12a〜12i クリップ 2 diode 3 current limiting resistance 9 semiconductor element 10 substrate 11a to 11c conductor wiring 12a to 12i clip

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 H05K 9/00 K (72)発明者 斎藤 光弘 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical display location H01L 21/822 H05K 9/00 K (72) Inventor Mitsuhiro Saito 1-1, Showa-cho, Kariya city, Aichi prefecture Address: Nippon Denso Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 回路素子と、この回路素子に信号を入力
するための信号入力端子と、この信号入力端子と前記回
路素子の間を電気的に接続する信号入力線および前記回
路素子に電源供給を行うための電源供給線とを備えた電
子回路装置において、 前記信号入力線と電源供給線に一端と他端がそれぞれ接
続されたダイオードが設けられ、このダイオードにより
前記信号入力線上のノイズを吸収するようにしたことを
特徴とする電子回路装置。
1. A circuit element, a signal input terminal for inputting a signal to the circuit element, a signal input line electrically connecting the signal input terminal and the circuit element, and power supply to the circuit element. In the electronic circuit device having a power supply line for performing the above, a diode whose one end and the other end are respectively connected to the signal input line and the power supply line is provided, and the diode absorbs noise on the signal input line. An electronic circuit device characterized in that.
【請求項2】 半導体素子と、この半導体素子に信号を
入力するための信号入力端子と、この信号入力端子と前
記半導体素子の間を電気的に接続する信号入力線および
前記半導体素子に電源供給を行うための電源供給線と
が、基板上に形成されている混成集積回路装置に適用し
た電子回路装置において、 前記信号入力線と前記電源供給線に一端および他端がそ
れぞれ接続されたダイオードが前記基板上に形成され、
このダイオードにより前記信号入力線上のノイズを吸収
するようにしたことを特徴とする電子回路装置。
2. A semiconductor element, a signal input terminal for inputting a signal to the semiconductor element, a signal input line electrically connecting the signal input terminal and the semiconductor element, and power supply to the semiconductor element. The power supply line for performing the, in the electronic circuit device applied to the hybrid integrated circuit device formed on the substrate, a diode whose one end and the other end are connected to the signal input line and the power supply line, respectively. Formed on the substrate,
An electronic circuit device characterized in that noise on the signal input line is absorbed by the diode.
【請求項3】 前記電源供給線は、接地用の導体配線で
あることを特徴とする請求項1又は2に記載の電子回路
装置。
3. The electronic circuit device according to claim 1, wherein the power supply line is a conductor wiring for grounding.
【請求項4】 前記電源供給線は、電源電圧用の導体配
線であることを特徴とする請求項1又は2に記載の電子
回路装置。
4. The electronic circuit device according to claim 1, wherein the power supply line is a conductor wiring for a power supply voltage.
【請求項5】 前記信号入力線に電流制限抵抗が挿入形
成されており、前記ダイオードの前記一端は前記信号入
力端子と前記電流制限抵抗の間の前記信号入力線に接続
されていることを特徴とする請求項1乃至4のいずれか
1つに記載の電子回路装置。
5. A current limiting resistor is inserted and formed in the signal input line, and the one end of the diode is connected to the signal input line between the signal input terminal and the current limiting resistor. The electronic circuit device according to any one of claims 1 to 4.
JP27083494A 1994-11-04 1994-11-04 Hybrid integrated circuit device Ceased JP3387240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27083494A JP3387240B2 (en) 1994-11-04 1994-11-04 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27083494A JP3387240B2 (en) 1994-11-04 1994-11-04 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH08139202A true JPH08139202A (en) 1996-05-31
JP3387240B2 JP3387240B2 (en) 2003-03-17

Family

ID=17491668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27083494A Ceased JP3387240B2 (en) 1994-11-04 1994-11-04 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP3387240B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504427B1 (en) * 1997-12-30 2005-10-19 주식회사 하이닉스반도체 Noise Clamping Circuit of Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504427B1 (en) * 1997-12-30 2005-10-19 주식회사 하이닉스반도체 Noise Clamping Circuit of Semiconductor Device

Also Published As

Publication number Publication date
JP3387240B2 (en) 2003-03-17

Similar Documents

Publication Publication Date Title
KR960032705A (en) Semiconductor integrated circuit device
JP2530051B2 (en) Semiconductor integrated circuit device
KR940012602A (en) Semiconductor devices
JPH06303124A (en) Clock signal driver circuit
US4947235A (en) Integrated circuit shield
JP4496278B2 (en) Electronic device and electrostatic discharge countermeasure method
US7834446B2 (en) Electronic device and method for coping with electrostatic discharge
JP3387240B2 (en) Hybrid integrated circuit device
US20010045873A1 (en) Noise reduction circuit and semiconductor device including the same
JP3234743B2 (en) Semiconductor component mounting type flexible printed circuit board
JP3969020B2 (en) Semiconductor integrated circuit device
US6657291B1 (en) Combined resistor-capacitor elements for decoupling in electronic packages
JPH0212027B2 (en)
JP2885456B2 (en) Power supply pin layout for integrated circuits
JP2003045978A (en) Semiconductor device
US5196913A (en) Input protection device for improving of delay time on input stage in semi-conductor devices
JPS59169166A (en) Semiconductor device
JPH0575012A (en) Semiconductor integrated circuit
JP2819775B2 (en) Hybrid integrated circuit device
JP3040096B2 (en) Semiconductor device
KR910007374B1 (en) Protect of semiconductor device
KR100323452B1 (en) Eletromagnetic Interference prevention circuit
US6642755B2 (en) Bus driver having noise removing circuit formed by pull-up resistor
JP2000138425A (en) Connecting wiring structure
JP2005019482A (en) Semiconductor integrated device

Legal Events

Date Code Title Description
RVOP Cancellation by post-grant opposition