JPH08137584A - Power feeding method - Google Patents
Power feeding methodInfo
- Publication number
- JPH08137584A JPH08137584A JP6275222A JP27522294A JPH08137584A JP H08137584 A JPH08137584 A JP H08137584A JP 6275222 A JP6275222 A JP 6275222A JP 27522294 A JP27522294 A JP 27522294A JP H08137584 A JPH08137584 A JP H08137584A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- board
- power
- pins
- recognition signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電源を電源供給元から
ボードに供給する電源供給方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply method for supplying power to a board from a power supply source.
【０００２】[0002]
【従来の技術】近年、コンピュータシステムは、３２ビ
ットＣＰＵや６４ビットＣＰＵを用いることが主流にな
り、例えばマザーボードとサブボードを接続するコネク
タのピン数が数十本から数百本に達するようになった。
また、従来のＩＣの電源は、５ボルト電源が一般的であ
ったが、高速化・省電力化のため、より低い電圧（例え
ば３．３ボルト）で動作するＩＣが増えつつある。2. Description of the Related Art In recent years, it has become mainstream to use a 32-bit CPU or a 64-bit CPU in a computer system. For example, the number of pins of a connector connecting a mother board and a sub board reaches from several tens to several hundreds. became.
Further, the power supply of the conventional IC is generally a 5-volt power supply, but an IC operating at a lower voltage (for example, 3.3 V) is increasing for speeding up and power saving.
【０００３】このため、５ボルト電源で動作するＩＣの
みからなるボードＡと、３．３ボルトで動作するＩＣを
混在したボードＢとを同一のコネクタに接続できるマザ
ーボードがあるとき、このコネクタには、ボードＡに必
要な５ボルト電源の容量に見合ったピン数と、ボードＢ
に必要な３．３ボルト電源の容量に見合ったピン数の合
計分だけ電源ピンが必要となり、これだけのピン数を持
つコネクタを使用していた。Therefore, when there is a motherboard capable of connecting a board A consisting of only ICs that operate with a 5 volt power supply and a board B including ICs that operate with 3.3 volt to the same connector, this connector has , The number of pins corresponding to the capacity of the 5 volt power supply required for board A, and board B
Therefore, the power supply pins were required for the total number of pins commensurate with the capacity of the 3.3-volt power supply required for the power supply, and the connector having such a number of pins was used.
【０００４】[0004]
【発明が解決しようとする課題】このため、ボードＡを
接続した場合、ボードＢに必要な３．３ボルト電源の容
量に見合ったピン数分の無駄なピンが存在することとな
り、ボードＢに必要な３．３ボルト電源の電源容量が多
い程、無駄なピン数が増えてしまい、コネクタに必要な
ピン数が多くなってしまい効率的でないという問題があ
った。Therefore, when the board A is connected, there are as many wasteful pins as the number of pins commensurate with the capacity of the 3.3-volt power supply required for the board B. As the required 3.3-volt power supply has a larger power capacity, the number of unnecessary pins increases, and the number of pins required for the connector increases, which is not efficient.
【０００５】本発明は、これらの問題を解決するため、
ボードからの電源の認識信号に従い、電源線のピン数を
効率的に切り換えて使用し、無駄なピンを削減して少な
いピン数で十分な電源供給の実現を図ることを目的とし
ている。The present invention solves these problems.
The purpose is to efficiently switch and use the number of pins of the power supply line according to the power supply recognition signal from the board, reduce unnecessary pins, and achieve sufficient power supply with a small number of pins.
【０００６】[0006]
【課題を解決するための手段】図１は、本発明の原理ブ
ロック図を示す。図１において、ボード１は、電源供給
元２から複数の電源線を介して電源の供給を受けるもの
である。FIG. 1 shows a block diagram of the principle of the present invention. In FIG. 1, the board 1 is supplied with power from a power supply source 2 through a plurality of power lines.
【０００７】電源供給元２は、複数の電圧の電源を電源
線を介してボードに供給するものである。コネクタ１
１、２１、２３は、信号や電源などを供給するためのコ
ネクタである。The power supply source 2 supplies power of a plurality of voltages to the board via power lines. Connector 1
Reference numerals 1, 21, and 23 are connectors for supplying signals and power.
【０００８】電源切換回路２２は、ボード１からの通知
に対応して、選択的に電源を切り換えて送出するもので
ある。The power source switching circuit 22 selectively switches the power source and sends it in response to the notification from the board 1.
【０００９】[0009]
【作用】本発明は、図１に示すように、ボード１が電源
供給元２に使用する電源電圧を通知し、電源供給元２の
電源切換回路２２が通知を受けた使用する電源電圧の電
源を選択的に切り換えて複数の電源線を介してボード１
に供給するようにしている。According to the present invention, as shown in FIG. 1, the board 1 notifies the power supply source 2 of the power supply voltage to be used, and the power supply switching circuit 22 of the power supply supply 2 notifies the power supply of the power supply voltage to be used. Board 1 via multiple power lines by selectively switching
I am trying to supply it to.
【００１０】また、ボード１が認識信号線を介して電源
供給元２であるマザーボードに使用する電源電圧をそれ
ぞれ通知し、マザーボードの電源切換回路２２が通知を
受けた使用する電源電圧の電源を選択的に切り換えて複
数の電源線を介してボード１毎にそれぞれ供給するよう
にしている。Further, the board 1 notifies each of the power supply voltages to be used to the mother board which is the power supply source 2 through the recognition signal line, and the power supply switching circuit 22 of the mother board selects the power supply of the notified power supply voltage to be used. The power supply is switched for each board 1 to be supplied via a plurality of power supply lines.
【００１１】この際、ボード１に搭載された素子自身か
ら出力された使用する電源電圧信号を通知し、電源切換
回路２２がこの通知された電源電圧を選択して電源線を
介してボード１にそれぞれ供給するようにしている。At this time, the power supply voltage signal to be used, which is output from the device itself mounted on the board 1, is notified, and the power supply switching circuit 22 selects the notified power supply voltage to the board 1 via the power supply line. I am trying to supply each.
【００１２】また、ボード１と電源供給元との間の電源
線の総数を、各ボード１に供給する電源容量を満たす最
小必要限の本数とするようにしている。従って、ボード
１からの電源の認識信号に従い、電源線のピン数を効率
的に切り換えて使用することにより、無駄なピンを削減
して少ないピン数で十分な電源供給の実現を図ることが
可能となる。Further, the total number of power supply lines between the board 1 and the power supply source is set to the minimum necessary number for satisfying the power supply capacity supplied to each board 1. Therefore, by effectively switching the number of pins of the power supply line according to the power supply recognition signal from the board 1 and using it, it is possible to reduce unnecessary pins and realize sufficient power supply with a small number of pins. Becomes
【００１３】[0013]
【実施例】次に、図２から図４を用いて本発明の実施例
の構成および動作を順次詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the construction and operation of an embodiment of the present invention will be described in detail with reference to FIGS.
【００１４】図２は、本発明の１実施例構成図を示す。
図２において、ボード１は、異なる電源電圧を使用する
回路が混在したサブボードであって、ここでは、５Ｖ系
回路１３、３．３Ｖ系回路１４および電源電圧切換スイ
ッチ１２などから構成されるものである。FIG. 2 shows a block diagram of an embodiment of the present invention.
In FIG. 2, the board 1 is a sub-board in which circuits using different power supply voltages are mixed, and is composed of a 5V system circuit 13, a 3.3V system circuit 14 and a power supply voltage changeover switch 12 here. Is.
【００１５】電源電圧切換スイッチ１２は、ボード１上
に設けて切り換えて認識信号線を介してＬレベルあるい
はＨレベルの信号をマザーボード５に送出し、使用する
電源電圧の電源を電源線を介して供給されるように切り
換えるものである。この電源電圧切換スイッチ１２は、
図面上では機械的に切り換えるスイッチとしたが、この
代わりに、５Ｖ系回路、３．３Ｖ系回路あるいはその他
の回路（例えばＣＰＵ）が５Ｖあるいは３．３Ｖを電源
として使用する旨の信号を自動生成して認識信号線を介
してマザーボード５に送出し、使用する電源電圧の電源
を電源線を介して供給されるように切り換えさせてもよ
い。例えばＣＰＵのインテルの４８６は、電圧認識信号
（ＶＯＬＤＥＴピンから出力される信号）が、５Ｖで動
作する素子の場合にはオープン、３．３Ｖで動作する素
子の場合にはＬレベルの信号を送出するので、この信号
を認識信号線を介してマザーボード５に送出すればよ
い。The power supply voltage changeover switch 12 is provided on the board 1 and is switched to send an L level or H level signal to the mother board 5 through the recognition signal line, and the power supply of the power supply voltage to be used is supplied through the power supply line. It is switched so that it is supplied. This power supply voltage changeover switch 12 is
Although the switch is mechanically switched in the drawing, instead of this, a signal indicating that the 5V system circuit, the 3.3V system circuit or another circuit (for example, CPU) uses 5V or 3.3V as a power source is automatically generated. Then, it may be sent to the mother board 5 via the recognition signal line, and the power supply of the power supply voltage to be used may be switched so as to be supplied via the power supply line. For example, the Intel 486 of the CPU sends an open signal when the voltage recognition signal (the signal output from the VOLDET pin) operates at 5V and an L level signal when the voltage operation signal operates at 3.3V. Therefore, this signal may be sent to the mother board 5 through the recognition signal line.
【００１６】５Ｖ系回路１３は、５Ｖの電源電圧で動作
する回路であって、アドレス線、データ線、制御信号
線、および電源線（５Ｖ電源線）を使用して動作するも
のである。The 5V system circuit 13 is a circuit that operates with a power supply voltage of 5V, and operates using an address line, a data line, a control signal line, and a power supply line (5V power supply line).
【００１７】３．３Ｖ系回路１４は、３．３源電圧で動
作する回路であって、アドレス線、データ線、制御信号
線、および電源線（ここでは、切換え電源線を３．３Ｖ
電源線とする）を使用して動作するものである。The 3.3V system circuit 14 is a circuit that operates at a 3.3 source voltage, and includes an address line, a data line, a control signal line, and a power supply line (here, the switching power supply line is 3.3V).
It is operated by using a power line).
【００１８】マザーボード５は、電源電圧を複数のボー
ド１にそれぞれ供給などするものであって、ここでは、
図示のように、マザー側回路５１、電源切換回路５２な
どから構成されるものである。The mother board 5 supplies a power supply voltage to each of the plurality of boards 1 and the like.
As shown in the figure, it is composed of a mother side circuit 51, a power supply switching circuit 52, and the like.
【００１９】マザー側回路５１は、アドレス線、データ
線、制御信号線を介して複数のボード（サブボード）１
と接続し、相互にデータの授受を行い業務処理を行うも
のである。The mother side circuit 51 includes a plurality of boards (sub-boards) 1 via address lines, data lines and control signal lines.
It is connected to and exchanges data with each other to perform business processing.
【００２０】電源切換回路５２は、図示外の電源から供
給された複数の電源電圧、ここでは、５Ｖ電源および
３．３Ｖ電源を、各ボード１から認識信号線を介して通
知を受けた認識信号に従い、当該認識信号で指示された
電源電圧の電源に切り換えて電源線に送出するものであ
る。ここでは、５Ｖ電源を５Ｖ電源線に送出し、３．３
Ｖを切換え電源線に送出している。いずれの電源線にい
ずれの電源電圧を送出するかは、認識信号線からの認識
信号に従って、選択的にボード１毎に切り換えて送出す
る。The power supply switching circuit 52 receives a plurality of power supply voltages supplied from a power supply (not shown), here, a 5V power supply and a 3.3V power supply, from each board 1 through a recognition signal line. In accordance with this, the power supply is switched to the power supply voltage designated by the recognition signal and sent to the power supply line. Here, 5V power is sent to the 5V power line and 3.3
V is sent to the switching power supply line. Which power supply voltage is sent to which power supply line is selectively switched for each board 1 according to the recognition signal from the recognition signal line and sent.
【００２１】次に、図３を用いて具体例について詳細に
説明する。図３は、本発明の具体例説明図を示す。図３
の（ａ）は、サブボードＡがＶ1（＋５）ボルト電源領
域から構成される様子を示す。このサブボードＡは、電
源容量から ・Ｖ1（＋５）ボルトの電源線をＮ1本を必要とする。Next, a specific example will be described in detail with reference to FIG. FIG. 3 is a diagram illustrating a specific example of the present invention. FIG.
(A) shows that the sub-board A is composed of the V 1 (+5) volt power supply region. This sub board A requires N 1 power supply lines of V 1 (+5) volt from the power supply capacity.
【００２２】・Ｖ2（＋３．３）ボルトの電源線は不要
である。 図３の（ｂ）は、サブボードＢがＶ1（＋５）ボルト電
源領域およびＶ2（＋３．３）ボルト領域から構成され
る様子を示す。このサブボードＢは、電源容量から ・Ｖ1（＋５）ボルトの電源線をＮ2本を必要とする。No power line of V 2 (+3.3) volt is required. FIG. 3B shows that the sub-board B is composed of a V 1 (+5) volt power supply region and a V 2 (+3.3) volt region. This sub-board B requires N 2 power supply lines of V 1 (+5) volt from the power supply capacity.
【００２３】・Ｖ2（＋３．３）ボルトの電源線をＮ3本
を必要とする。 以上の状態のもとで、条件 Ｎ1 ＞ Ｎ2 （条件１） Ｎ1 ＜ Ｎ2＋Ｎ3 （条件２） とすると、従来の方法により、コネクタのピンの配列を
決めたものが図３の（ｃ）であり、本発明の方法によ
り、コネクタのピンの配列を決めたものが図３の（ｄ）
である。N 3 power supply lines of V 2 (+3.3) volt are required. Under the above conditions, if the condition N 1 > N 2 (condition 1) N 1 <N 2 + N 3 (condition 2) is satisfied, the connector pin arrangement determined by the conventional method is shown in FIG. FIG. 3D is a diagram in which the pin arrangement of the connector is determined by the method of the present invention.
Is.
【００２４】図３の（ｃ）は、従来のピン数を示す。こ
れは、 ・Ｖ1（＋５）ボルトのピン数は、サブボードＡ、Ｂの
うちの多いＮ1本とする。FIG. 3C shows the conventional number of pins. The number of pins of the V 1 (+5) bolt is N 1 of the sub boards A and B, which is the largest.
【００２５】・Ｖ2（＋３．３）ボルトのピン数は、サ
ブボードＡ、Ｂのうちの多いＮ3本とする。 従って、図示の下記のようにピン数が決定される。The number of pins of the V 2 (+3.3) bolt is N 3 which is the largest of the sub boards A and B. Therefore, the number of pins is determined as shown below.
【００２６】・Ｖ2（＋３．３）ボルト電源ピンは、Ｎ3
本 ・Ｖ1（＋５）ボルト電源ピンは、Ｎ1本 ・その他の信号線は、Ｎ4本 図３の（ｄ）は、本発明のピン数を示す。これは、・Ｖ
1（＋５）ボルトのピン数は、サブボードＡ、Ｂのうち
の少ないＮ2本とする。The V 2 (+3.3) volt power supply pin is N 3
Book • V 1 (+5) volt power supply pin is N 1 • Other signal lines are N 4 Figure 3 (d) shows the number of pins of the present invention. This is V
The number of pins of 1 (+5) bolt is N 2 which is the smallest of the sub boards A and B.
【００２７】・Ｖ2（＋３．３）ボルトのピン数は、サ
ブボードＡ、Ｂのうちの多いＮ3本とする。 従って、図示の下記のようにピン数が決定される。The number of pins of the V 2 (+3.3) bolt is N 3 which is the largest of the sub boards A and B. Therefore, the number of pins is determined as shown below.
【００２８】・Ｖ2（＋３．３）ボルト電源ピンは、Ｎ3
本 ・Ｖ1（＋５）ボルント電源ピンは、Ｎ2本：Ｎ2はＮ1よ
りも少ない。 ・その他の信号線は、（Ｎ4＋１）本：１本は認識信号
線 尚、図３の（ｄ）で本発明の場合には、電源線として
は、サブボードＡ、Ｂの全電源線のうちの最小必要限の
本数を少なくとも用意すればよい。The V 2 (+3.3) volt power supply pin is N 3
Book ・ V 1 (+5) bolt power supply pins are N 2 pieces: N 2 is smaller than N 1 . Other signal lines are (N 4 +1): one is a recognition signal line. In the case of the present invention in FIG. 3D, all the power lines of the sub boards A and B are used as power lines. It is sufficient to prepare at least the minimum required number.
【００２９】以上の図３の（ｃ）の従来のピン数 ・Ｎ3＋Ｎ1＋Ｎ4 は、図３の（ｄ）の本発明のピン数 ・Ｎ3＋Ｎ2＋Ｎ4＋１ と比較する。前者から後者を引算してその差は、 ・Ｎ1−Ｎ2−１ となり、（条件１）から通常は正となり、本発明のピン
数の方が従来のピン数よりも少なくなり、ピン数を削減
することができる。The conventional number of pins .N 3 + N 1 + N 4 of FIG. 3C is compared with the number of pins of the present invention .N 3 + N 2 + N 4 +1 of FIG. 3D. The difference obtained by subtracting the latter from the former is: N 1 -N 2 -1, which is usually positive from (Condition 1), and the number of pins of the present invention is smaller than the number of pins of the related art. The number can be reduced.
【００３０】図４は、本発明の電源切換回路例を示す。
これは、図１、図２の電源切換回路２２、５２の具体的
な回路例である。図４において、認識信号は、図２の認
識信号線を介して電源切換回路に入力される信号であっ
て、 ・３．３Ｖ時“Ｌ”（３．３Ｖの時はＬレベルを表す） ・５Ｖ時“Ｈ”（５Ｖの時はＨレベルを表す） である。FIG. 4 shows an example of the power supply switching circuit of the present invention.
This is a specific circuit example of the power supply switching circuits 22 and 52 shown in FIGS. In FIG. 4, the recognition signal is a signal input to the power supply switching circuit through the recognition signal line of FIG. 2, and is “L” at 3.3 V (when 3.3 V represents L level). It is "H" at 5V (at 5V represents the H level).
【００３１】＋５Ｖ、＋３．３Ｖ、＋１２Ｖは、電源３
から供給された電源の電源電圧である。＋１２Ｖはプル
アップ用の抵抗Ｒによってプルアップするための電源で
ある。＋５Ｖ、＋３．３Ｖが任意に切り換える電源電圧
である。+ 5V, + 3.3V and + 12V are the power source 3
It is the power supply voltage of the power supply supplied from. + 12V is a power source for pulling up by the pull-up resistor R. + 5V and + 3.3V are power supply voltages that can be arbitrarily switched.
【００３２】ＦＥＴは、電界効果型のトランジスタであ
る。Ｌレベルの認識信号をＦＥＴに図示のように入力す
ると、非導通状態となって、＋３．３ＶがダイオードＤ
を介して切換え電源として、図２の切換え電源線に送出
されるものである。Ｈレベルの認識信号をＦＥＴに図示
のように入力すると、導通状態となって、＋５Ｖが当該
ＦＥＴを介して切換え電源として、図２の切換え電源線
に送出されるものである。図２の場合には、Ｌレベルの
認識信号をＦＥＴに入力したので、前者の３．３Ｖが切
換え電源線に送出されている。The FET is a field effect transistor. When an L-level recognition signal is input to the FET as shown in the figure, it becomes non-conductive and + 3.3V is applied to the diode D.
The power is sent to the switching power supply line of FIG. When an H-level recognition signal is input to the FET as shown in the figure, the FET becomes conductive and + 5V is sent to the switching power supply line of FIG. 2 as the switching power supply through the FET. In the case of FIG. 2, since the L level recognition signal is input to the FET, the former 3.3 V is sent to the switching power supply line.
【００３３】[0033]
【発明の効果】以上説明したように、本発明によれば、
ボード１からの電源の認識信号に従い、電源線のピン数
を効率的に切り換えて使用する構成を採用しているた
め、無駄なピンを削減して少ないピン数で十分な電源供
給の実現を図ることができた。換言すれば、ボードから
通知された認識信号に従い、指示された電源電圧の電源
を選択的に切り換えて電源線にボード毎に送出し、コネ
クタのピン数を最小必要限に削減でき、結果として実装
面積の削減を図り、小型化が可能となる。As described above, according to the present invention,
According to the power supply recognition signal from the board 1, the number of pins of the power supply line is efficiently switched and used. Therefore, unnecessary pins are reduced and sufficient power supply is achieved with a small number of pins. I was able to. In other words, according to the recognition signal notified from the board, the power supply of the specified power supply voltage is selectively switched and sent to the power supply line for each board, and the number of pins of the connector can be reduced to the minimum required, resulting in mounting. The area can be reduced and the size can be reduced.
【図１】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図２】本発明の１実施例構成図である。FIG. 2 is a configuration diagram of one embodiment of the present invention.
【図３】本発明の具体例説明図である。FIG. 3 is a diagram illustrating a specific example of the present invention.
【図４】本発明の電源切換回路例である。FIG. 4 is an example of a power supply switching circuit of the present invention.
１：ボード １１、２１、２３：コネクタ １２：電源電圧切換スイッチ １３：５Ｖ系回路 １４：３．３Ｖ系回路 ２：電源供給元 ２２、５２：電源切換回路 ３：電源 ５：マザーボード ５１：マザー側回路 1: Board 11, 21, 23: Connector 12: Power supply voltage selector switch 13: 5V system circuit 14: 3.3V system circuit 2: Power supply source 22, 52: Power supply switching circuit 3: Power supply 5: Motherboard 51: Mother side circuit
Claims (4)
と、 この電源供給元から複数の電源線を介して電源の供給を
受けるボードとを備え、 このボードが上記電源供給元に使用する電源電圧を通知
し、当該電源供給元が通知を受けた使用する電源電圧の
電源を選択的に切り換えて上記複数の電源線を介してボ
ードに供給することを特徴とする電源供給方法。1. A power supply source that supplies power of a plurality of voltages, and a board that receives power supply from the power supply source via a plurality of power supply lines. The board is used as the power supply source. A power supply method characterized by notifying a power supply voltage, selectively switching the power supply having the notified power supply voltage to be used and supplying the power to the board via the plurality of power supply lines.
と、 このマザーボードから複数の電源線を介して電源の供給
を受ける複数のサブボードとを備え、 各サブボードが認識信号線を介して上記マザーボードに
使用する電源電圧をそれぞれ通知し、当該マザーボード
が通知を受けた使用する電源電圧の電源を選択的に切り
換えて上記複数の電源線を介してボード毎にそれぞれ供
給することを特徴とする電源供給方法。2. A mother board for supplying power of a plurality of voltages, and a plurality of sub-boards for receiving power supply from the mother board through a plurality of power supply lines, each sub-board having the above-mentioned structure through a recognition signal line. A power supply characterized by notifying each of the power supply voltages to be used to the mother board, selectively switching the power supply of the power supply voltage to be used notified by the mother board, and supplying each of the boards via the plurality of power supply lines. Supply method.
された使用する電源電圧信号を通知し、当該通知した電
源電圧の供給を受けるようにしたことを特徴とする請求
項１あるいは請求項２に記載の電源供給方法。3. The power supply voltage signal to be used output from the device itself mounted on the board is notified, and the notified power supply voltage is supplied. The power supply method described in.
電源容量を満たす最小必要限の本数としたことを特徴と
する請求項１から請求項３のいずれかに記載の電源供給
方法。4. The power supply method according to claim 1, wherein the total number of the power supply lines is set to a minimum required number that satisfies the power supply capacity supplied to each board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6275222A JPH08137584A (en) | 1994-11-09 | 1994-11-09 | Power feeding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6275222A JPH08137584A (en) | 1994-11-09 | 1994-11-09 | Power feeding method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137584A true JPH08137584A (en) | 1996-05-31 |
Family
ID=17552412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6275222A Withdrawn JPH08137584A (en) | 1994-11-09 | 1994-11-09 | Power feeding method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08137584A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471090B1 (en) * | 2003-05-21 | 2005-03-10 | 삼성전자주식회사 | Power supply system of computer |
| JP2011022854A (en) * | 2009-07-16 | 2011-02-03 | Kel Corp | Backplane |
| CN102081449A (en) * | 2009-11-26 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | Video card power circuit |
| JP2011229281A (en) * | 2010-04-20 | 2011-11-10 | Nec Corp | Server rack and power feeding method of server rack |
| CN103164011A (en) * | 2011-12-16 | 2013-06-19 | 鸿富锦精密工业（深圳）有限公司 | Power switching circuit |
-
1994
- 1994-11-09 JP JP6275222A patent/JPH08137584A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471090B1 (en) * | 2003-05-21 | 2005-03-10 | 삼성전자주식회사 | Power supply system of computer |
| JP2011022854A (en) * | 2009-07-16 | 2011-02-03 | Kel Corp | Backplane |
| CN102081449A (en) * | 2009-11-26 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | Video card power circuit |
| JP2011229281A (en) * | 2010-04-20 | 2011-11-10 | Nec Corp | Server rack and power feeding method of server rack |
| CN103164011A (en) * | 2011-12-16 | 2013-06-19 | 鸿富锦精密工业（深圳）有限公司 | Power switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600575B1 (en) | Clock supply circuit | |
| EP0892945B1 (en) | Method and apparatus for automatically controlling intergrated circuit supply voltages | |
| US6907492B2 (en) | Interface circuit which meets universal serial bus standard and performs host and device functions | |
| JP2003008438A (en) | One-chip microcomputer | |
| JPH05119876A (en) | Electronic device and integrated circuit included in the device | |
| US4608504A (en) | Interface circuit for interconnecting peripherals to an information processing device | |
| JPH08137584A (en) | Power feeding method | |
| DE69722848T2 (en) | Computer system with parallel connection interface as power supply for peripheral device and expansion device therefor | |
| US20040119339A1 (en) | Adaptive power supply system with multiple input voltages | |
| CN110869877A (en) | Series circuit, circuit board and computing equipment | |
| JP2002199583A (en) | Parallel power supply system and electronic apparatus | |
| CN200986699Y (en) | Starting-up switch circuit for multi-processor | |
| US6192437B1 (en) | Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals | |
| DE69817539T2 (en) | PC CHIPANORDNUNGVERBINDUNGSBUS | |
| CN211264270U (en) | Power supply framework of server system | |
| US20240080972A1 (en) | Circuit board | |
| CN100435125C (en) | Automatic regulating method and system for bus width | |
| JPH08106345A (en) | Interface device between different voltage elements | |
| JP2828331B2 (en) | Reset control method for large-scale hardware | |
| KR840000385B1 (en) | Bus connection system | |
| JPH0364879A (en) | Mother board | |
| JPH06309071A (en) | Power saving circuit | |
| JPH0721132A (en) | Method for mounting electronic circuit | |
| CN117573601A (en) | Signal transmission system and signal transmission method | |
| JPS60126786A (en) | Printer with interface switching function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |