JPH06309071A - Power saving circuit - Google Patents

Power saving circuit

Info

Publication number
JPH06309071A
JPH06309071A JP5114289A JP11428993A JPH06309071A JP H06309071 A JPH06309071 A JP H06309071A JP 5114289 A JP5114289 A JP 5114289A JP 11428993 A JP11428993 A JP 11428993A JP H06309071 A JPH06309071 A JP H06309071A
Authority
JP
Japan
Prior art keywords
circuit
host machine
power
connector
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5114289A
Other languages
Japanese (ja)
Inventor
Yasushi Ouchi
康史 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5114289A priority Critical patent/JPH06309071A/en
Publication of JPH06309071A publication Critical patent/JPH06309071A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the power saving circuit which can stop supplying electric power to an interface circuit external equipment is not connected. CONSTITUTION:In the power saving circuit of a device which is used while the interface circuit of a host machine and external equipment are connected by a cable 5, the power source terminal of the interface circuit is connected to a power supply line (Vcc) through a short-circuit line 8 provided in the connector 4 of the cable 5. When the host machine and external equipment are not connected, the connector 4 of the cable 5 is disconnected from the host machine, so the power source terminal of the interface circuit and the power supply line are disconnected and no electric power is supplied to the interface circuit, so the power consumption becomes zero at this time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ノート・パソコン等の
OA機器の低消費電力化を図るパワーセーブ回路に関
し、特に、外部機器とのインタフェース回路における電
力消費の無駄を排除するように構成したものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power save circuit for reducing power consumption of office automation equipment such as a notebook computer, and more particularly, it is configured to eliminate waste of power consumption in an interface circuit with external equipment. It is a thing.

【0002】[0002]

【従来の技術】近年、ワークステーション、DTP、パ
ーソナル・コンピュータ等の小型化が進み、手軽に持ち
歩くことができる携帯型のノート・パソコン等のOA機
器も広く普及している。この携帯型の装置では、使用時
間をできる限り延ばすためにバッテリー容量を大きくし
たい反面、携帯の妨げとなる重量を増やすことは避けな
ければならない。こうした相反する要求を満たすため
に、携帯型の装置においては、低消費電力化を図り、決
められたバッテリー容量内で可能な限り長時間動作がで
きるように構成することが必要な課題になっている。
2. Description of the Related Art In recent years, miniaturization of workstations, DTPs, personal computers and the like has progressed, and OA devices such as portable notebook personal computers that can be easily carried around have become widespread. In this portable device, in order to extend the usage time as much as possible, it is necessary to increase the battery capacity, but it is necessary to avoid increasing the weight that hinders carrying. In order to meet these conflicting requirements, it is necessary for portable devices to achieve low power consumption and to be configured to operate as long as possible within a specified battery capacity. There is.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来のパソコ
ン等のホストマシン本体と別筐体の外部機器(FDD,
CD−ROM等)とを接続して使用する装置では、外部
機器が接続されていない状態においても、ホストマシン
の外部機器とのインタフェース回路のドライバーおよび
レシーバ回路には、電源が供給され、多くの電力が消費
されている。
However, an external device (FDD,
In a device that is used by connecting with a CD-ROM or the like), power is supplied to the driver and the receiver circuit of the interface circuit with the external device of the host machine even when the external device is not connected, and many devices are used. Power is being consumed.

【0004】本発明は、こうした従来の問題点を解決す
るものであり、外部機器が接続されていない状態におい
て、外部機器とのインタフェース回路への電源供給を停
止することができるパワーセーブ回路を提供することを
目的としている。
The present invention solves these conventional problems and provides a power save circuit capable of stopping the supply of power to the interface circuit with an external device when the external device is not connected. The purpose is to do.

【0005】[0005]

【課題を解決するための手段】そこで、本発明では、ホ
ストマシンのインタフェース回路と外部機器とをケーブ
ルで接続して使用する装置のパワーセーブ回路におい
て、インタフェース回路の電源端子と電源供給線とを、
前記ケーブルのコネクタ内に設けた短絡線を経由して接
続するように構成している。
Therefore, in the present invention, in a power save circuit of an apparatus in which an interface circuit of a host machine and an external device are connected by a cable, a power save terminal of the interface circuit and a power supply line are connected. ,
It is configured to be connected via a short-circuit wire provided in the connector of the cable.

【0006】また、ホストマシンのインタフェース回路
と外部機器とをケーブルで接続して使用する装置のパワ
ーセーブ回路において、インタフェース回路の電源端子
と電源供給線との間に、ホストマシンと外部機器とが接
続しているときにオンとなり、接続していないときにオ
フとなるスイッチ手段を設けている。
Further, in a power save circuit of an apparatus in which an interface circuit of a host machine and an external device are connected by a cable, a host machine and an external device are connected between a power supply terminal of the interface circuit and a power supply line. A switch means is provided which is turned on when connected and is turned off when not connected.

【0007】[0007]

【作用】そのため、ホストマシンと外部機器とが接続し
ていない時には、ケーブルのコネクタがホストマシンか
ら外れるので、インタフェース回路の電源端子と電源供
給線とが切り離される。従って、インタフェース回路に
は電力が供給されず、この時の電力消費がゼロになる。
Therefore, when the host machine and the external device are not connected, the connector of the cable is disconnected from the host machine, so that the power supply terminal of the interface circuit is disconnected from the power supply line. Therefore, no power is supplied to the interface circuit, and the power consumption at this time becomes zero.

【0008】また、スイッチ手段を設けた場合も同様で
あり、外部機器の非接続時にはインタフェース回路への
電源供給が遮断され、電力消費がゼロになる。
The same applies to the case where the switch means is provided, and when the external device is not connected, the power supply to the interface circuit is cut off and the power consumption becomes zero.

【0009】[0009]

【実施例】【Example】

(第1実施例)第1実施例のパワーセーブ回路では、ホ
ストマシンのインタフェース回路のコネクタに、ホスト
マシンおよび外部機器を接続するケーブルのコネクタが
結合したときでなければ、インタフェース回路のドライ
バーおよびレシーバー回路に電源が供給されないように
構成している。
(First Embodiment) In the power save circuit of the first embodiment, the driver and receiver of the interface circuit are connected unless the connector of the cable connecting the host machine and the external device is coupled to the connector of the interface circuit of the host machine. It is configured so that power is not supplied to the circuit.

【0010】図1には、ホストマシンのインタフェース
回路と、外部機器インタフェース回路とをケーブル5で
結合した状態を示しており、ホストマシンのコネクタ3
と、ケーブル5のコネクタ4とが結合し、さらに、ケー
ブル5の他方のコネクタ6と外部機器のコネクタ7とが
結合している状態を示している。
FIG. 1 shows a state in which an interface circuit of the host machine and an external device interface circuit are connected by a cable 5, and the connector 3 of the host machine is shown.
And the connector 4 of the cable 5 are coupled, and the other connector 6 of the cable 5 and the connector 7 of the external device are coupled.

【0011】ホストマシンのインタフェース回路は、信
号A〜Dを変換して送出するドライバー回路1と、受信
信号E〜Hを出力するレシーバー回路2とを備えてい
る。
The interface circuit of the host machine comprises a driver circuit 1 for converting and sending out signals A to D, and a receiver circuit 2 for outputting received signals E to H.

【0012】また、ホストマシンと外部機器とを接続す
るケーブル5のホスト側コネクタ4は、独立した2つの
ピン・グループ(グループ内のピン数は任意)を相互に
接続するジャンパー線8を具備している。
The host-side connector 4 of the cable 5 for connecting the host machine and the external device is provided with a jumper wire 8 for connecting two independent pin groups (the number of pins in the group is arbitrary) to each other. ing.

【0013】ドライバー回路1およびレシーバー回路2
に電力(Vcc)を供給する電力供給線は、コネクタ3
に接続し、さらに、コネクタ4のピン、ジャンパー線
8、コネクタ4の他のピンを経由した後、再びコネクタ
3を経て、ドライバー回路1およびレシーバー回路2の
電源端子に接続している。
Driver circuit 1 and receiver circuit 2
A power supply line for supplying power (Vcc) to the connector 3
Further, after passing through the pin of the connector 4, the jumper wire 8, and the other pin of the connector 4, the power source terminals of the driver circuit 1 and the receiver circuit 2 are connected again via the connector 3.

【0014】ホストマシンと外部機器とが信号ケーブル
5で接続されていない時は、図1のコネクタ3とコネク
タ4とが結合しておらず、そのため、ホスト・インタフ
ェース回路のドライバー回路1およびレシーバー回路2
は、電源(Vcc)との接続が断たれ、ドライバー回路
1およびレシーバ回路2での消費電力は零となる。つま
り、ホストマシンの低消費電力化が図れることになる。
When the host machine and the external device are not connected by the signal cable 5, the connector 3 and the connector 4 in FIG. 1 are not coupled, and therefore the driver circuit 1 and the receiver circuit of the host interface circuit are not connected. Two
Is disconnected from the power supply (Vcc), and the power consumption in the driver circuit 1 and the receiver circuit 2 becomes zero. That is, the power consumption of the host machine can be reduced.

【0015】その時、レシーバ回路2の出力信号E、H
は、プルダウン抵抗によりノンアクティブにされるの
で、システムに対して悪影響を及ぼすことはない。
At that time, the output signals E, H of the receiver circuit 2
Is made inactive by the pull-down resistor, so that it does not adversely affect the system.

【0016】ホストマシーンと外部機器とが信号ケーブ
ル5で接続されている時は、コネクタ3とコネクタ4、
さらに、コネクタ6とコネクタ7とが接続され、コネク
タ4内のジャンパー線8を通して、ドライバー回路1お
よびレシーバ回路2に対して電源供給が行なわれる。こ
の時には、ドライバー回路1およびレシーバ回路2が起
動し、ホストマシンおよび外部機器間の全てのインター
フェース信号(信号A〜D、信号E〜H、信号a〜d,
信号e〜h)は、ケーブル5、コネクタ6、コネクタ7
を通して相互に伝送され、ホストマシンは、外部機器を
使用し得る状態になる。
When the host machine and the external device are connected by the signal cable 5, the connector 3 and the connector 4,
Further, the connector 6 and the connector 7 are connected, and power is supplied to the driver circuit 1 and the receiver circuit 2 through the jumper wire 8 in the connector 4. At this time, the driver circuit 1 and the receiver circuit 2 are activated, and all interface signals (signals A to D, signals E to H, signals a to d, etc.) between the host machine and the external device are activated.
Signals e to h) are cable 5, connector 6, connector 7
And the host machine is ready to use the external device.

【0017】(第2実施例)第2実施例のパワーセーブ
回路では、外部機器の接続の有無に応じて、インタフェ
ース回路のドライバー回路およびレシーバー回路への電
源供給を制御するスイッチを設けている。
(Second Embodiment) The power save circuit of the second embodiment is provided with a switch for controlling the power supply to the driver circuit and the receiver circuit of the interface circuit according to the presence or absence of the connection of the external device.

【0018】図2は、ホストマシンのインタフェース回
路と、外部機器インタフェース回路とをケーブル5で結
合した状態を示しており、第1実施例の場合(図1)と
同様に、ホストマシンのコネクタ3とケーブル5のコネ
クタ4とが結合し、また、ケーブル5の他方のコネクタ
6と外部機器のコネクタ7とが結合している。
FIG. 2 shows a state in which the interface circuit of the host machine and the external equipment interface circuit are connected by a cable 5. As in the case of the first embodiment (FIG. 1), the connector 3 of the host machine is shown. And the connector 4 of the cable 5 are coupled, and the other connector 6 of the cable 5 and the connector 7 of the external device are coupled.

【0019】電源(Vcc)供給線は、制御用スイッチ
として動作するトランジスタ9を介してドライバー回路
1およびレシーバー回路2の電源端子に接続し、また、
トランジスタ9のベースには、ホストマシンと外部機器
との接続の有無を識別するレシーバー10の出力が供給さ
れる。
The power supply (Vcc) supply line is connected to the power supply terminals of the driver circuit 1 and the receiver circuit 2 via the transistor 9 which operates as a control switch, and
The base of the transistor 9 is supplied with the output of the receiver 10 for identifying whether or not the host machine is connected to the external device.

【0020】レシーバー10に入力する識別信号11は、ホ
ストマシンに外部機器が接続しているときは、外部機器
を通じて接地されるためにロウレベルとなり、外部機器
が接続していないときは、ハイレベルとなる。
The identification signal 11 input to the receiver 10 is low level when an external device is connected to the host machine because it is grounded through the external device, and is high level when the external device is not connected. Become.

【0021】そのため、ホストマシンに外部機器が接続
していないときは、レシーバー10の出力は、反転してロ
ウレベルとなり、トランジスタ9がオフとなって、ドラ
イバー回路1およびレシーバー回路2への電源供給がカ
ットされる。従って、ドライバー回路1およびレシーバ
回路2での消費電力は零となり、ホストマシンの低消費
電力化が図れることになる。この時、レシーバ回路2の
出力信号E、Hは、プルダウン抵抗によりノンアクティ
ブにされるので、システムに対して悪影響を及ぼさな
い。
Therefore, when an external device is not connected to the host machine, the output of the receiver 10 is inverted to a low level, the transistor 9 is turned off, and the driver circuit 1 and the receiver circuit 2 are supplied with power. Be cut. Therefore, the power consumption of the driver circuit 1 and the receiver circuit 2 becomes zero, and the power consumption of the host machine can be reduced. At this time, the output signals E and H of the receiver circuit 2 are made inactive by the pull-down resistor, so that they do not adversely affect the system.

【0022】ホストマシンに外部機器が接続していると
きは、レシーバー10の出力がハイレベルとなり、トラン
ジスタ9がオンとなって、ドライバー回路1およびレシ
ーバー回路2に電源が供給される。そのため、ドライバ
ー回路1およびレシーバ回路2が起動し、ホストマシン
および外部機器間の全てのインターフェース信号(信号
A〜D、信号E〜H、信号a〜d,信号e〜h)が有効
となり、ホストマシンは、外部機器を使用し得る状態に
なる。
When an external device is connected to the host machine, the output of the receiver 10 becomes high level, the transistor 9 is turned on, and power is supplied to the driver circuit 1 and the receiver circuit 2. Therefore, the driver circuit 1 and the receiver circuit 2 are activated, and all interface signals (signals A to D, signals E to H, signals a to d, signals e to h) between the host machine and the external device become valid, and the host The machine is ready for external equipment.

【0023】[0023]

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のパワーセーブ回路は、ケーブルが非接続の
場合には、ドライバー回路およびレシーバー回路への電
源供給を切断することができるため、外部機器が接続し
ていない時のホストマシンの消費電力を低減することが
できる。
As is apparent from the above description of the embodiments, the power save circuit of the present invention can disconnect the power supply to the driver circuit and the receiver circuit when the cable is not connected. It is possible to reduce the power consumption of the host machine when the external device is not connected.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例におけるパワーセーブ回路
の構成を示すブロック図、
FIG. 1 is a block diagram showing a configuration of a power save circuit according to a first embodiment of the present invention,

【図2】第2実施例におけるパワーセーブ回路の構成を
示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a power save circuit in a second embodiment.

【符号の説明】[Explanation of symbols]

1 ドライバー回路 2 レシーバ回路 3、4、6、7 コネクタ 5 ケーブル 8 ジャンバー線 9 トランジスタ 10 識別用レシーバー 11 識別信号 1 Driver circuit 2 Receiver circuit 3, 4, 6, 7 Connector 5 Cable 8 Jumper wire 9 Transistor 10 Receiver for identification 11 Identification signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ホストマシンのインタフェース回路と外
部機器とをケーブルで接続して使用する装置のパワーセ
ーブ回路において、 前記インタフェース回路の電源端子と電源供給線とを、
前記ケーブルのコネクタ内に設けた短絡線を経由して接
続するように構成したことを特徴とするパワーセーブ回
路。
1. A power save circuit of an apparatus for connecting an interface circuit of a host machine and an external device by using a cable, wherein a power supply terminal and a power supply line of the interface circuit are connected,
A power save circuit configured to be connected via a short-circuit wire provided in the connector of the cable.
【請求項2】 ホストマシンのインタフェース回路と外
部機器とをケーブルで接続して使用する装置のパワーセ
ーブ回路において、 前記インタフェース回路の電源端子と電源供給線との間
に、前記ホストマシンと外部機器とが接続しているとき
にオンとなり、接続していないときにオフとなるスイッ
チ手段を設けたこと特徴とするパワーセーブ回路。
2. A power save circuit of an apparatus for connecting an interface circuit of a host machine and an external device by using a cable, wherein the host machine and the external device are provided between a power supply terminal of the interface circuit and a power supply line. A power save circuit having switch means which is turned on when and are connected and is turned off when not connected.
JP5114289A 1993-04-19 1993-04-19 Power saving circuit Pending JPH06309071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5114289A JPH06309071A (en) 1993-04-19 1993-04-19 Power saving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5114289A JPH06309071A (en) 1993-04-19 1993-04-19 Power saving circuit

Publications (1)

Publication Number Publication Date
JPH06309071A true JPH06309071A (en) 1994-11-04

Family

ID=14634129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5114289A Pending JPH06309071A (en) 1993-04-19 1993-04-19 Power saving circuit

Country Status (1)

Country Link
JP (1) JPH06309071A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2443455A (en) * 2006-11-01 2008-05-07 Mark Beswick Battery charger with no standby power loss
JP2008117241A (en) * 2006-11-07 2008-05-22 Seiko Epson Corp Information processor and power control method
US8242752B2 (en) 2007-11-27 2012-08-14 Salcomp Oyj Method and arrangement for controlling an electrical device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2443455A (en) * 2006-11-01 2008-05-07 Mark Beswick Battery charger with no standby power loss
JP2008117241A (en) * 2006-11-07 2008-05-22 Seiko Epson Corp Information processor and power control method
US8242752B2 (en) 2007-11-27 2012-08-14 Salcomp Oyj Method and arrangement for controlling an electrical device

Similar Documents

Publication Publication Date Title
US6098127A (en) Interface socket for transmitting both signal transmission and power supply from motherboard to external peripheral
US10042801B2 (en) System for detecting universal serial bus (USB) device and method thereof
US20060036885A1 (en) Display device with USB connectivity
JP3610424B2 (en) Electronic equipment and interface circuit
US20070075680A1 (en) Charging mode control circuit
CN102478800A (en) System and method for monitoring electric power sequential signals
KR20020066380A (en) Data-interface-controlled multiple plug
EP1181638B1 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
KR20020008146A (en) Add-on Card with Automatic Bus Power Line Selection Circuit
JPH11161388A (en) System and method for double pci bridge docking
US6449680B1 (en) Combined single-ended/differential data bus connector
US6567877B1 (en) Automatically enabling terminator for internal SCSI buses with external SCSI bus expansion
US6351820B1 (en) PC card with automated drag and sleep function
JP3739639B2 (en) INTERFACE APPARATUS HAVING POWER SUPPLY TO EXTERNAL DEVICE AND METHOD FOR POWER SUPPLY TO EXTERNAL DEVICE
JPH06309071A (en) Power saving circuit
US6243782B1 (en) Method and apparatus for disabling a graphics device when an upgrade device is installed
JPH11175208A (en) System and method for electrically disconnecting device from device at higher voltage
US6919878B2 (en) Keyboard/mouse switching controller
US20040057182A1 (en) Method and control apparatus for controlling two hot-swapable IDE devices
US7307456B2 (en) Automatic status assignment logic circuit apparatus for bay devices
KR0130785Y1 (en) Card exchange detecting device
JP2003140780A (en) Power source control device for usb
US20090167084A1 (en) Adaptor circuit for power supply
CN117639135A (en) Electronic device
JP3134079U (en) Electrical equipment with a permanent power supply bus