JPH081367U - 逐次暗号装置 - Google Patents

Abstract

(57)【要約】 【目的】 平文伝送速度を速くし、ブロック暗号部の処
理速度を遅くすることを可能とする。 【構成】 ブロック暗号部１１でレジスタ１３にデータ
が移送されてから、そのデータがなくなるまでにシフト
レジスタ１２内のデータを鍵コードＫで攪拌して疑似乱
数を生成してレジスタ２２に格納し、その疑似乱数のビ
ット数以下、かつ２以上のｎビットのレジスタ１３から
１ビットずつ取り出して平文と回路１４で排他的論理和
をとって暗号文を出力すると共に、レジスタ１２に帰還
し、レジスタ１３のｎビットがなくなるごとにレジスタ
２２から所定のｎビットをレジスタ１３に転送する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は例えば有線や無線でデータを授受する場合に、第三者にそのデータ が盗聴されないようにデータを暗号化するために用いられ、ブロック暗号部から 生成された疑似乱数と平文との排他的論理和をビット単位にとって暗号化データ として出力すると共に、その暗号化データをブロック暗号部に帰還して新たな疑 似乱数を得る逐次暗号装置に関する。

【０００２】

【従来の技術】

図２に従来の逐次暗号装置１０を示す。この逐次暗号装置１０はブロック暗号 部１１にシフトレジスタ１２から複数ビット、例えば６４ビットのブロックデー タが入力され、このブロックデータは鍵コードＫで攪拌され、同ビット数の疑似 乱数のブロックデータが得られ、このブロックデータの内の予め決められたビッ ト数ｎが第１レジスタ１３に格納される。第１レジスタ１３のデータは鍵ビット ｋとして１ビットずつ出力され、平文Ｍと排他的論理和回路１４でビット単位で 排他的論理和がとられ、排他的論理和回路１４の出力は暗号化データとして平文 Ｍと同速度で伝送路１５に送出されると共にシフトレジスタ１２に帰還される。 第１レジスタ１３内の全ビットが鍵ｋとして使用されると、次の鍵を得るために シフトレジスタ１２の内容（ブロックデータ）がブロック暗号部１１に入力され 、ブロック暗号部１１は鍵コードＫで入力されたブロックデータを攪拌して、疑 似乱数のブロックデータを出力し、そのｎビットが第１レジスタ１３に格納され る。以下同様のことを繰り返す。

【０００３】 伝送路１５を伝送された暗号化データは復号装置１６内の排他的論理和回路１ ７とシフトレジスタ１８とに入力され、排他的論理和回路１７でｎビットのレジ スタ１９から１ビットずつ出力される鍵ビットｋと排他的論理和がとられて平文 Ｍに復号され、レジスタ１９の全ビットが鍵ビットｋとして使用されると、シフ トレジスタ１８内のブロックデータがブロック復号部２１に入力されて鍵コード Ｋで攪拌されて同一ビット数の疑似乱数のブロックデータを発生し、このブロッ クデータのｎビットがレジスタ１９に格納される。つまり復号装置１６は暗号装 置１０と同一のハードウエアで構成されている。なおシフトレジスタ１２，１８ ，レジスタ１３，１９にはそれぞれ予め決められた初期値が与えられている。

【０００４】

【考案が解決しようとする課題】

このように従来の逐次暗号装置では平文Ｍが一定の速度のビット列が入力され 、同じ速度で暗号化データが出力される場合、ブロック暗号部１１がシフトレジ スタ１２を通じて帰還されてきたデータを処理して疑似乱数を得る時間が、平文 Ｍの１ビットが暗号化されて出力されてから、次の平文Ｍの１ビットを暗号化す るのに間に合うように短時間としなければならない。一般にブロック暗号部１１ の回路規模が大きいので高速で入力されてくる平文を実時間で処理して出力する には限界があった。

【０００５】 この考案はこのような課題を解決するためになされたもので、ブロック暗号部 の処理速度が平文の入出力ビット速度より遅くても平文の入出力速度に影響を与 えることなく平文を実時間で暗号化することができる逐次暗号装置を提供するこ とを目的としている。

【０００６】

【課題を解決するための手段】

この考案によれば疑似乱数を生成するブロック暗号部と、暗号化に使用する鍵 ビットを出力する第１レジスタとの間に第２レジスタが設けられ、ブロック暗号 部で生成された疑似乱数のブロックデータの内予め決めたｎビット以上は並列転 送により第２レジスタに格納され、第２レジスタ内の所定のｎビットデータが第 １レジスタに格納される。第１レジスタのビット数ｎは２乃至ブロック暗号部の 生成ブロックデータのビット数以下とされ、第２レジスタのビット数はｎ以上と する。第１レジスタに記憶されている全ビットデータと平文との排他的論理和が とられると、すぐに第２レジスタの内容が第１レジスタに移される。この第１レ ジスタに移されたビット数分の暗号化処理が行われている内に、次の疑似乱数の ブロックデータを得るための処理をブロック暗号部で行い、その結果を第２レジ スタに入力しておくことにより、間断なく平文と鍵ビットｋとの排他的論理和が とれる。

【０００７】

【作 用】

この考案によれば、第１レジスタの鍵ビットｋをすべて使用した時に、次に用 いる鍵ビットｋは第２レジスタにあり、この第２レジスタより第１レジスタに転 送したｎビットをすべて鍵ビットｋとして使用してしまう間に更に次の鍵ビット を用意すればよいからブロック暗号部での処理時間をＴとすると平文に対する暗 号化の処理速度をｎ／Ｔとすることができる。つまり、従来の装置でｍのビット レートで処理できた暗号装置はｍｎのビットレートで処理できることになる。

【０００８】

【実施例】

図１にこの考案の実施例を示し、図２と対応する部分に同一符号を付けてある 。この考案においては逐次暗号装置１０内のブロック暗号部１１と第１レジスタ １３との間に第２レジスタ２２が挿入される。第１レジスタ１３のビット数ｎは ２以上でかつ、ブロック暗号部１１の生成ブロックデータのビット数以下とされ 、第２レジスタ２２のビット数はｎ以上とされる。ブロック暗号部１１で生成さ れた疑似乱数のブロックデータ内の予め決めたｎビット以上は、従来において第 １レジスタ１３に並列転送により格納したと同様に第２レジスタ２２に並列転送 により格納され、第２レジスタ２２内のデータ中の所定のｎビットが第１レジス タ１３内に移され、第１レジスタ１３内のデータが１ビットずつ鍵ビットｋとし て取り出されて平文Ｍとその入力速度でビット単位で排他的論理和がとられて平 文Ｍが暗号化され、その暗号化データは伝送路１５へ送出されると共に、シフト レジスタ１２に帰還される。

【０００９】 第１レジスタ１３内のｎビットがすべて鍵ｋとして使用されると、第２レジス タ２２内のデータ中の所定のｎビットが第１レジスタ１３内に移されて平文Ｍに 対する暗号化の鍵ビットｋとして利用される。これと同時に、シフトレジスタ１ ２内のブロックデータがブロック暗号部１１に入力されて、鍵コードＫにより攪 拌されて疑似乱数のブロックデータが生成される。このブロックデータは第２レ ジスタ２２に格納される。このブロック暗号部１１での疑似乱数の発生は、第１ レジスタ１３内に取り込んだｎビットのデータをすべて鍵ビットｋとして使用し てしまう間に行う。つまりブロック暗号部１１での処理時間は平文Ｍの伝送速度 をｍbit/s とすると、平文Ｍの１ビットを暗号化処理する時間１／ｍのｎ倍、つ まりｎ／ｍの時間内とする。従って第１レジスタ１３内のデータがすべて鍵ビッ トｋとして使用された時は、新たに生成された疑似乱数が既に第２レジスタ２２ 内に格納されてあるから、このデータからｎビットを第１レジスタ１３に移して 次の鍵ビットｋとして使用することができる。このようにして間断なく平文Ｍを その伝送速度ｍで暗号化することができる。

【００１０】 復号装置１６も第２レジスタ２２と同様のレジスタ２３がブロック復号部２１ とレジスタ１９との間に挿入されて、同様の動作が行われる。なお、シフトレジ スタ１２，１８，レジスタ１３，１９，２１，２２にはそれぞれ予め決められた 初期値が与えられている。

【００１１】

【考案の効果】

以上述べたように、この考案によれば第２レジスタを設けることにより、第１ レジスタのｎビットのデータをすべて鍵ビットｋとして使用する間にブロック暗 号部で疑似乱数を生成すればよく、平文Ｍの伝送速度が比較的速くても、処理速 度が比較的遅いブロック暗号部を使用して、実時間で平文を暗号化することがで きる。

【図面の簡単な説明】

【図１】この考案の実施例を示すブロック図。

【図２】従来の逐次暗号装置を示すブロック図。

【手続補正書】

【提出日】平成７年２月１５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】実用新案登録請求の範囲

【補正方法】変更

【補正内容】

【実用新案登録請求の範囲】

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ブロック暗号部から生成された疑似乱数
   がｎビットの第１レジスタに格納され、その第１レジス
   タの各ビットと平文とが排他的論理和回路でビット単位
   で排他的論理和がとられて暗号化データとして出力され
   ると共に、その暗号化データは上記ブロック暗号部に帰
   還されて、上記第１レジスタ内の全ビットを使用するご
   とに上記ブロック暗号部で新たな疑似乱数を発生する逐
   次暗号装置において、 上記第１レジスタのビット数ｎは２乃至上記ブロック暗
   号部の１回に生成する疑似乱数のビット数以下に選定さ
   れており、 上記ブロック暗号部と上記第１レジスタとの間に挿入さ
   れ、ビット数がｎ以上であり、上記ブロック暗号部で発
   生された疑似乱数の内の予め決められたｎビット以上が
   並列転送格納され、上記第１レジスタの全ビットが使用
   されるごとに、上記格納された疑似乱数の所定のｎビッ
   トを上記第１レジスタに、並列転送する第２レジスタが
   設けられていることを特徴とする逐次暗号装置。