JPH08126350A - インテリジェントパワーモジュールの電源回路 - Google Patents
インテリジェントパワーモジュールの電源回路Info
- Publication number
- JPH08126350A JPH08126350A JP6264729A JP26472994A JPH08126350A JP H08126350 A JPH08126350 A JP H08126350A JP 6264729 A JP6264729 A JP 6264729A JP 26472994 A JP26472994 A JP 26472994A JP H08126350 A JPH08126350 A JP H08126350A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- power
- circuit
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 インテリジェントパワーモジュール制御電源
の高信頼化を行い、製品コスト的な改善を実現すること
にある。 【構成】 スイッチング素子６〜９及びそのスイッチン
グ素子６〜９を駆動制御する制御回路１０〜１３を内蔵
したインテリジェントパワーモジュール２〜５の前記制
御回路１０〜１３に制御用電源電圧を印加する電源回路
において、前記制御回路１０〜１３の前段に、電流制限
及び分圧用抵抗３３〜３６と電源電圧確立用ツェナーダ
イオード３７〜４０とを設け、直流電圧源１による制御
用電源電圧を前記抵抗３３〜３６及びツェナーダイオー
ド３７〜４０を介して制御回路１０〜１３に印加する。
の高信頼化を行い、製品コスト的な改善を実現すること
にある。 【構成】 スイッチング素子６〜９及びそのスイッチン
グ素子６〜９を駆動制御する制御回路１０〜１３を内蔵
したインテリジェントパワーモジュール２〜５の前記制
御回路１０〜１３に制御用電源電圧を印加する電源回路
において、前記制御回路１０〜１３の前段に、電流制限
及び分圧用抵抗３３〜３６と電源電圧確立用ツェナーダ
イオード３７〜４０とを設け、直流電圧源１による制御
用電源電圧を前記抵抗３３〜３６及びツェナーダイオー
ド３７〜４０を介して制御回路１０〜１３に印加する。
Description
【０００１】
【産業上の利用分野】本発明はインテリジェントパワー
モジュールの電源回路に関し、詳しくは、インバータ回
路やチョッパ回路等に使用されるインテリジェントパワ
ーモジュールに制御用電源電圧を供給する電源回路に関
する。
モジュールの電源回路に関し、詳しくは、インバータ回
路やチョッパ回路等に使用されるインテリジェントパワ
ーモジュールに制御用電源電圧を供給する電源回路に関
する。
【０００２】
【従来の技術】例えば、インテリジェントパワーモジュ
ールの使用例として、図４に示すように単相フルブリッ
ジインバータを構成した場合がある。
ールの使用例として、図４に示すように単相フルブリッ
ジインバータを構成した場合がある。
【０００３】この単相フルブリッジインバータは、同図
に示すようにインバータ用直流電圧源１に対して、市販
されている４個のインテリジェントパワーモジュール
〔以下、単にＩＰＭと称す〕２〜５がフルブリッジ構成
で接続されている。
に示すようにインバータ用直流電圧源１に対して、市販
されている４個のインテリジェントパワーモジュール
〔以下、単にＩＰＭと称す〕２〜５がフルブリッジ構成
で接続されている。
【０００４】各ＩＰＭ２〜５は、ダイオードを並列接続
したスイッチング素子〔ＩＧＢＴ〕６〜９と、そのスイ
ッチング素子６〜９を制御する制御回路１０〜１３とで
主要部が構成されている。このＩＰＭ２〜５は、過電流
保護、短絡電流保護、過熱保護及び電源電圧低下保護な
どの諸機能を内蔵してパッケージ化されたものである。
したスイッチング素子〔ＩＧＢＴ〕６〜９と、そのスイ
ッチング素子６〜９を制御する制御回路１０〜１３とで
主要部が構成されている。このＩＰＭ２〜５は、過電流
保護、短絡電流保護、過熱保護及び電源電圧低下保護な
どの諸機能を内蔵してパッケージ化されたものである。
【０００５】図中、１４〜１７は前記ＩＰＭ２〜５の制
御回路１０〜１３の前段に接続された駆動ゲート回路、
１８〜２１は前記駆動ゲート回路１４〜１７の前段に並
列接続された電解コンデンサ、２２〜２５は前記電解コ
ンデンサ１８〜２１の前段に設けられた整流回路、２６
〜２９は前記整流回路２２〜２５の前段に接続された制
御回路用電源トランス、３０はＩＰＭ制御用の交流電
源、３１，３２は出力端子である。
御回路１０〜１３の前段に接続された駆動ゲート回路、
１８〜２１は前記駆動ゲート回路１４〜１７の前段に並
列接続された電解コンデンサ、２２〜２５は前記電解コ
ンデンサ１８〜２１の前段に設けられた整流回路、２６
〜２９は前記整流回路２２〜２５の前段に接続された制
御回路用電源トランス、３０はＩＰＭ制御用の交流電
源、３１，３２は出力端子である。
【０００６】上述した構成からなる単相フルブリッジイ
ンバータでは、各ＩＰＭ２〜５のスイッチング素子６〜
９をＯＮ・ＯＦＦ制御する制御回路１０〜１３への電力
供給が交流電源３０により行なわれ、その交流電源３０
で降圧された電源電圧を整流回路２２〜２５により整流
した上で駆動ゲート回路１４〜１７を介してＩＰＭ２〜
５の制御回路１０〜１３に印加するようにしている。
尚、各ＩＰＭ２〜５の相互間での絶縁性を確保するた
め、前述のように電源トランス２６〜２９を介して交流
電源３０からの電源電圧を各ＩＰＭ２〜５の制御回路１
０〜１３に供給するようにしている。
ンバータでは、各ＩＰＭ２〜５のスイッチング素子６〜
９をＯＮ・ＯＦＦ制御する制御回路１０〜１３への電力
供給が交流電源３０により行なわれ、その交流電源３０
で降圧された電源電圧を整流回路２２〜２５により整流
した上で駆動ゲート回路１４〜１７を介してＩＰＭ２〜
５の制御回路１０〜１３に印加するようにしている。
尚、各ＩＰＭ２〜５の相互間での絶縁性を確保するた
め、前述のように電源トランス２６〜２９を介して交流
電源３０からの電源電圧を各ＩＰＭ２〜５の制御回路１
０〜１３に供給するようにしている。
【０００７】
【発明が解決しようとする課題】ところで、前述した従
来のＩＰＭ２〜５の電源回路では、単相フルブリッジイ
ンバータを構成する回路とは別にＩＰＭ制御回路電源と
して例えば交流電源３０を必要としていた。そして、例
えば、前記電源回路の信頼性を向上させようとすると、
交流電源３０にＵＰＳ〔無停電電源〕等を設置する必要
があり、そのＵＰＳ〔無停電電源〕等により前記交流電
源３０の瞬低、停電対策を施していた。
来のＩＰＭ２〜５の電源回路では、単相フルブリッジイ
ンバータを構成する回路とは別にＩＰＭ制御回路電源と
して例えば交流電源３０を必要としていた。そして、例
えば、前記電源回路の信頼性を向上させようとすると、
交流電源３０にＵＰＳ〔無停電電源〕等を設置する必要
があり、そのＵＰＳ〔無停電電源〕等により前記交流電
源３０の瞬低、停電対策を施していた。
【０００８】このように、従来では、電源の信頼性を向
上させるために交流電源３０の瞬低、停電対策を施す場
合、高価なＵＰＳ〔無停電電源〕等を必要とするため、
単相フルブリッジインバータの製品コストを低減化する
ことが非常に困難であった。
上させるために交流電源３０の瞬低、停電対策を施す場
合、高価なＵＰＳ〔無停電電源〕等を必要とするため、
単相フルブリッジインバータの製品コストを低減化する
ことが非常に困難であった。
【０００９】そこで、本発明は上記問題点に鑑みて提案
されたもので、その目的とするところは、ＩＰＭ制御回
路電源として別の交流電源を必要とせず、また、インバ
ータ側の直流電圧が確立している限り、瞬低、停電対策
の必要がなく、製品コスト的な改善を実現し得るＩＰＭ
の電源回路を提供することにある。
されたもので、その目的とするところは、ＩＰＭ制御回
路電源として別の交流電源を必要とせず、また、インバ
ータ側の直流電圧が確立している限り、瞬低、停電対策
の必要がなく、製品コスト的な改善を実現し得るＩＰＭ
の電源回路を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の技術的手段として、本発明は、スイッチング素子及び
そのスイッチング素子を制御（保護）する制御回路を内
蔵したＩＰＭの前記制御回路に制御用電源電圧を印加す
る電源回路において、前記制御回路の前段に、電流制限
及び分圧用抵抗と電源電圧確立用ツェナーダイオードと
を設け、ＩＰＭのスイッチング素子〔ＩＧＢＴ〕のコレ
クタ−エミッタ間に印加される直流電圧源から前記抵抗
及びツェナーダイオードを介してＩＰＭの制御回路の電
源電圧の確立とエネルギーの供給を行なうことを特徴と
する。
の技術的手段として、本発明は、スイッチング素子及び
そのスイッチング素子を制御（保護）する制御回路を内
蔵したＩＰＭの前記制御回路に制御用電源電圧を印加す
る電源回路において、前記制御回路の前段に、電流制限
及び分圧用抵抗と電源電圧確立用ツェナーダイオードと
を設け、ＩＰＭのスイッチング素子〔ＩＧＢＴ〕のコレ
クタ−エミッタ間に印加される直流電圧源から前記抵抗
及びツェナーダイオードを介してＩＰＭの制御回路の電
源電圧の確立とエネルギーの供給を行なうことを特徴と
する。
【００１１】
【作用】本発明に係るＩＰＭの電源回路では、ＩＰＭの
スイッチング素子〔ＩＧＢＴ〕のコレクタ−エミッタ間
に印加される直流電圧を利用して、電流制限及び分圧用
抵抗と電源電圧確立用ツェナーダイオードを介してＩＰ
Ｍの制御回路に、前記直流電圧源による電源電圧を印加
するようにしたから、簡単な回路構成により、ＩＰＭの
相互間での絶縁性を確保できると共に、従来のようなＩ
ＰＭ制御回路電源として別の交流電源が不要となり、Ｉ
ＰＭのスイッチング素子〔ＩＧＢＴ〕のコレクタ−エミ
ッタ間に印加される直流電圧が確立されている限り、高
い信頼性でもって前記制御回路へ電力を供給することが
可能となる。
スイッチング素子〔ＩＧＢＴ〕のコレクタ−エミッタ間
に印加される直流電圧を利用して、電流制限及び分圧用
抵抗と電源電圧確立用ツェナーダイオードを介してＩＰ
Ｍの制御回路に、前記直流電圧源による電源電圧を印加
するようにしたから、簡単な回路構成により、ＩＰＭの
相互間での絶縁性を確保できると共に、従来のようなＩ
ＰＭ制御回路電源として別の交流電源が不要となり、Ｉ
ＰＭのスイッチング素子〔ＩＧＢＴ〕のコレクタ−エミ
ッタ間に印加される直流電圧が確立されている限り、高
い信頼性でもって前記制御回路へ電力を供給することが
可能となる。
【００１２】
【実施例】本発明の一実施例を図１乃至図３に示して説
明する。尚、以下では単相フルブリッジインバータに適
用した場合を示し、図４と同一部分には同一参照符号を
付して重複説明は省略する。
明する。尚、以下では単相フルブリッジインバータに適
用した場合を示し、図４と同一部分には同一参照符号を
付して重複説明は省略する。
【００１３】本発明の特徴は、図１に示すようにインバ
ータの直流電圧源１を利用して、前記ＩＰＭ２〜５の制
御回路１０〜１３の前段に、電流制限及び分圧用抵抗３
３〜３６〔以下、単に抵抗と称す〕と電源電圧確立用ツ
ェナーダイオード３７〜４０〔以下、単にツェナーダイ
オードと称す〕とを設け、前記直流電圧源１による制御
用電源電圧を前記抵抗３３〜３６及びツェナーダイオー
ド３７〜４０を介して制御回路１０〜１３に印加するこ
とにある。
ータの直流電圧源１を利用して、前記ＩＰＭ２〜５の制
御回路１０〜１３の前段に、電流制限及び分圧用抵抗３
３〜３６〔以下、単に抵抗と称す〕と電源電圧確立用ツ
ェナーダイオード３７〜４０〔以下、単にツェナーダイ
オードと称す〕とを設け、前記直流電圧源１による制御
用電源電圧を前記抵抗３３〜３６及びツェナーダイオー
ド３７〜４０を介して制御回路１０〜１３に印加するこ
とにある。
【００１４】より具体的には、前記ＩＰＭ２〜５の駆動
ゲート回路１４〜１７の前段に、抵抗３３〜３６とツェ
ナーダイオード３７〜４０とを設け、前記抵抗３３〜３
６とツェナーダイオード３７〜４０との接続点と電解コ
ンデンサ１８〜２１との間にコンデンサ放電防止用ダイ
オード４１〜４４〔以下、単にダイオードと称す〕を接
続する。この抵抗３３〜３６、ツェナーダイオード３７
〜４０、及びダイオード４１〜４４でもって直流電圧源
１による電源回路を構成する。
ゲート回路１４〜１７の前段に、抵抗３３〜３６とツェ
ナーダイオード３７〜４０とを設け、前記抵抗３３〜３
６とツェナーダイオード３７〜４０との接続点と電解コ
ンデンサ１８〜２１との間にコンデンサ放電防止用ダイ
オード４１〜４４〔以下、単にダイオードと称す〕を接
続する。この抵抗３３〜３６、ツェナーダイオード３７
〜４０、及びダイオード４１〜４４でもって直流電圧源
１による電源回路を構成する。
【００１５】前記ＩＰＭ２〜５の電源回路を具備した単
相フルブリッジインバータは以下の要領に基づいて動作
する。
相フルブリッジインバータは以下の要領に基づいて動作
する。
【００１６】まず初期充電時、図２に示すようにインバ
ータの起動前に直流電圧源１〔図１参照〕による直流電
圧の印加でもって抵抗３３〜３６を通して、ダイオード
４１〜４４及びツェナーダイオード３７〜４０にそれぞ
れ電流ＩD ，ＩZDが流れる。このツェナーダイオード３
７〜４０に流れる電流ＩZDにより、ツェナーダイオード
３７〜４０に印加される電圧ＶZDが一定のツェナー電圧
〔≒制御用電源電圧〕に保持され、一方、ダイオード４
１〜４４に流れる電流ＩD により、電解コンデンサ１８
〜２１の充電及び制御電流の供給が行なわれる。
ータの起動前に直流電圧源１〔図１参照〕による直流電
圧の印加でもって抵抗３３〜３６を通して、ダイオード
４１〜４４及びツェナーダイオード３７〜４０にそれぞ
れ電流ＩD ，ＩZDが流れる。このツェナーダイオード３
７〜４０に流れる電流ＩZDにより、ツェナーダイオード
３７〜４０に印加される電圧ＶZDが一定のツェナー電圧
〔≒制御用電源電圧〕に保持され、一方、ダイオード４
１〜４４に流れる電流ＩD により、電解コンデンサ１８
〜２１の充電及び制御電流の供給が行なわれる。
【００１７】次にインバータの動作時、図３（ａ）に示
すように上側に位置するＩＰＭ２（４）のスイッチング
素子６（８）がＯＦＦ、下側に位置するＩＰＭ３（５）
のスイッチング素子７（９）がＯＮした時には、電流が
図中破線矢印の方向に流れ、電解コンデンサ１８（２
０）が充電されると共に、上側に位置するＩＰＭ２
（４）の制御回路１０（１２）には直流電圧源１からの
エネルギーが供給される。
すように上側に位置するＩＰＭ２（４）のスイッチング
素子６（８）がＯＦＦ、下側に位置するＩＰＭ３（５）
のスイッチング素子７（９）がＯＮした時には、電流が
図中破線矢印の方向に流れ、電解コンデンサ１８（２
０）が充電されると共に、上側に位置するＩＰＭ２
（４）の制御回路１０（１２）には直流電圧源１からの
エネルギーが供給される。
【００１８】逆に、上側に位置するＩＰＭ２（４）のス
イッチング素子６（８）がＯＮ、下側に位置するＩＰＭ
３（５）のスイッチング素子７（９）がＯＦＦした時に
は、図３（ａ）のＡ点とＢ点とがほぼ同電位で、上側に
位置するスイッチング素子２（４）のＯＮ電圧分の差し
かなく〔図３（ｂ）参照〕、直流電圧源１からの電力供
給はあまり行なわれず、この間、上側に位置するＩＰＭ
２（４）の制御回路１０（１２）では、初期時に充電さ
れた電解コンデンサ１８（２０）から電力が供給される
ことになる。
イッチング素子６（８）がＯＮ、下側に位置するＩＰＭ
３（５）のスイッチング素子７（９）がＯＦＦした時に
は、図３（ａ）のＡ点とＢ点とがほぼ同電位で、上側に
位置するスイッチング素子２（４）のＯＮ電圧分の差し
かなく〔図３（ｂ）参照〕、直流電圧源１からの電力供
給はあまり行なわれず、この間、上側に位置するＩＰＭ
２（４）の制御回路１０（１２）では、初期時に充電さ
れた電解コンデンサ１８（２０）から電力が供給される
ことになる。
【００１９】尚、前記抵抗３３〜３６の値は、 （ＶDC−ＶZD）／〔ＩD ／（ＯＦＦ ＤＵＴＹ(％)／１
００）〕
００）〕
【００２０】により選定される。尚、上記スイッチング
素子６〜９のＯＮ・ＯＦＦ１サイクルにおいて、ＯＦＦ
期間に必要な電力を供給することになる。
素子６〜９のＯＮ・ＯＦＦ１サイクルにおいて、ＯＦＦ
期間に必要な電力を供給することになる。
【００２１】また、前述では、上側に位置するＩＰＭ２
（４）について説明したが、下側に位置するＩＰＭ３
（５）についても同様であるため説明は省略する。
（４）について説明したが、下側に位置するＩＰＭ３
（５）についても同様であるため説明は省略する。
【００２２】上記実施例では単相フルブリッジインバー
タに適用した場合について説明したが、本発明はこれに
限定されることなく、単相フルブリッジインバータ以外
の他のインバータ回路やチョッパ回路及びＩＰＭのスイ
ッチング素子〔ＩＧＢＴ〕のコレクタ−エミッタ間に直
流電圧を印加させ、ＯＮ・ＯＦＦのスイッチング動作を
行なう回路に適用可能である。
タに適用した場合について説明したが、本発明はこれに
限定されることなく、単相フルブリッジインバータ以外
の他のインバータ回路やチョッパ回路及びＩＰＭのスイ
ッチング素子〔ＩＧＢＴ〕のコレクタ−エミッタ間に直
流電圧を印加させ、ＯＮ・ＯＦＦのスイッチング動作を
行なう回路に適用可能である。
【００２３】
【発明の効果】本発明によれば、インバータの直流電圧
源を利用して、電流制限及び分圧用抵抗と電源電圧確立
用ツェナーダイオードを介してＩＰＭの制御回路に電源
電圧を印加するようにしたから、ＩＰＭの相互間での絶
縁性を考慮した従来のような個別の交流電源が使用しな
くて済み、インバータの直流電圧が確立している限り、
瞬低、停電の心配が不要となり、個別の交流電源を使用
した時の瞬低、停電対策も不要で製品コストの低減化が
図れ、簡単な回路構成により、高い信頼性でもって前記
制御回路へ電力を供給することが可能となる。
源を利用して、電流制限及び分圧用抵抗と電源電圧確立
用ツェナーダイオードを介してＩＰＭの制御回路に電源
電圧を印加するようにしたから、ＩＰＭの相互間での絶
縁性を考慮した従来のような個別の交流電源が使用しな
くて済み、インバータの直流電圧が確立している限り、
瞬低、停電の心配が不要となり、個別の交流電源を使用
した時の瞬低、停電対策も不要で製品コストの低減化が
図れ、簡単な回路構成により、高い信頼性でもって前記
制御回路へ電力を供給することが可能となる。
【図１】本発明に係るＩＰＭの電源回路を単相フルブリ
ッジインバータに適用した実施例を示す回路図
ッジインバータに適用した実施例を示す回路図
【図２】単相フルブリッジインバータにおける一つのＩ
ＰＭでの初期充電時の状態を示す部分回路図
ＰＭでの初期充電時の状態を示す部分回路図
【図３】（ａ）は上側に位置するＩＰＭのスイッチング
素子がＯＦＦした動作状態を示す部分回路図、（ｂ）は
そのスイッチング素子がＯＮした動作状態を示す部分回
路図
素子がＯＦＦした動作状態を示す部分回路図、（ｂ）は
そのスイッチング素子がＯＮした動作状態を示す部分回
路図
【図４】従来のＩＰＭの電源回路を具備した単相フルブ
リッジインバータを示す回路図
リッジインバータを示す回路図
１ 直流電圧源 ２〜５ インテリジェントパワーモジュール〔ＩＰ
Ｍ〕 ６〜９ スイッチング素子 １０〜１３ 制御回路 ３３〜３６ 電流制限及び分圧用抵抗 ３７〜４０ 電源電圧確立用ツェナーダイオード
Ｍ〕 ６〜９ スイッチング素子 １０〜１３ 制御回路 ３３〜３６ 電流制限及び分圧用抵抗 ３７〜４０ 電源電圧確立用ツェナーダイオード
Claims (1)
- 【請求項１】 スイッチング素子及びそのスイッチング
素子を制御（保護）する制御回路を内蔵したインテリジ
ェントパワーモジュールの前記制御回路に制御用電源電
圧を印加する電源回路において、前記制御回路の前段
に、電流制限及び分圧用抵抗と電源電圧確立用ツェナー
ダイオードとを設け、直流電圧源による制御用電源電圧
を前記抵抗及びツェナーダイオードを介して制御回路に
印加するようにしたことを特徴とするインテリジェント
パワーモジュールの電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264729A JPH08126350A (ja) | 1994-10-28 | 1994-10-28 | インテリジェントパワーモジュールの電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264729A JPH08126350A (ja) | 1994-10-28 | 1994-10-28 | インテリジェントパワーモジュールの電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08126350A true JPH08126350A (ja) | 1996-05-17 |
Family
ID=17407370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6264729A Withdrawn JPH08126350A (ja) | 1994-10-28 | 1994-10-28 | インテリジェントパワーモジュールの電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08126350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412355B1 (ko) * | 2000-09-30 | 2003-12-31 | 주식회사 에이피테크 | 휴대용 다전원 충전기 |
| JP2010528578A (ja) * | 2007-05-22 | 2010-08-19 | セミサウス ラボラトリーズ， インコーポレーテッド | 常時オン状態のスイッチを採用するハーフブリッジ回路及びこの回路内における意図しない電流を防止する方法 |
-
1994
- 1994-10-28 JP JP6264729A patent/JPH08126350A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412355B1 (ko) * | 2000-09-30 | 2003-12-31 | 주식회사 에이피테크 | 휴대용 다전원 충전기 |
| JP2010528578A (ja) * | 2007-05-22 | 2010-08-19 | セミサウス ラボラトリーズ， インコーポレーテッド | 常時オン状態のスイッチを採用するハーフブリッジ回路及びこの回路内における意図しない電流を防止する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8946931B2 (en) | Dual boost converter for UPS system | |
| US7705489B2 (en) | Method and apparatus for providing uninterruptible power | |
| EP1811645B1 (en) | Power supply circuit protecting method and apparatus for the same | |
| CN1969452B (zh) | 自动限制输出功率的电气装置 | |
| JPH0813171B2 (ja) | 安定化電源装置 | |
| JP2634306B2 (ja) | インバータ装置の駆動回路 | |
| US6747458B2 (en) | Method for monitoring the ground potential of a rectifier drive | |
| JP2001238465A (ja) | インバータ装置 | |
| JP3636352B2 (ja) | 太陽光発電用インバータ | |
| JPH02299470A (ja) | 高力率整流回路 | |
| JPH08126350A (ja) | インテリジェントパワーモジュールの電源回路 | |
| CN107370369B (zh) | 升压斩波电路 | |
| JP2001136755A (ja) | インバータの保護装置 | |
| JPH11341823A (ja) | 交流電源装置及びその同期運転方法 | |
| JPH0246233Y2 (ja) | ||
| US6377482B1 (en) | Device and method for line-voltage dependent thyristor controlled pre-charging of output capacitors in a three-level pulse rectifier system | |
| KR100846201B1 (ko) | 선박발전기용 자동전압조정기 | |
| JPH08191571A (ja) | インバータ装置 | |
| KR20000001770A (ko) | 역률제어용 승압형 컨버터의 구동제어장치 | |
| JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 | |
| KR20000040412A (ko) | 충전부와 인버터부 일체형 무정전 전원장치 | |
| JP3635515B2 (ja) | 電源回路 | |
| JP2003235266A (ja) | ３相全波整流装置 | |
| JP3096236B2 (ja) | 電源装置 | |
| KR100637286B1 (ko) | 인버터 전원장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |