JPH08123358A - Matrix plane display device - Google Patents

Matrix plane display device

Info

Publication number
JPH08123358A
JPH08123358A JP6260102A JP26010294A JPH08123358A JP H08123358 A JPH08123358 A JP H08123358A JP 6260102 A JP6260102 A JP 6260102A JP 26010294 A JP26010294 A JP 26010294A JP H08123358 A JPH08123358 A JP H08123358A
Authority
JP
Japan
Prior art keywords
pixel data
widening
widened
sample
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6260102A
Other languages
Japanese (ja)
Other versions
JP3453199B2 (en
Inventor
Tetsuro Nagakubo
哲朗 長久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP26010294A priority Critical patent/JP3453199B2/en
Publication of JPH08123358A publication Critical patent/JPH08123358A/en
Application granted granted Critical
Publication of JP3453199B2 publication Critical patent/JP3453199B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)
  • Details Of Television Scanning (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: To obtain a wide large image while maintaining a high definition image by applying an interpolation arithmetic operation using sample image data and obtaining picture element data on a widening pixel data point. CONSTITUTION: A widening point position generation circuit 94 finds plural widening point positions on a screen based on a widening conversion function supplied from widening conversion function memory 93. A mixing ratio value arithmetic circuit 95 selects the sample pixel data positions at four places that exist in the most neighborhood of the widening point position, and finds the degrees of deviation of the widening point positions for the sample pixel data positions at four places. The mixing ratio arithmetic circuit 95 computes the degrees of deviation at all widening point positions, and supplies them to a widening pixel data generation circuit 96 as mixing ratio values. the generation circuit 96 calculates a mixing ratio at the widening point position and the pixel data, and supplies them to a selector 98 as widening pixel data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、平面ディスプレイ装置
に関し、特に、マトリクス型ディスプレイを備えたマト
リクス型平面ディスプレイ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly to a matrix flat panel display device having a matrix display.

【0002】[0002]

【従来の技術】電子ディスプレィデバイスとしての液晶
ディスプレイ、プラズマディスプレイ及びエレクトロル
ミネセントディスプレイは、薄形の平面ディスプレイ装
置として近時種々の研究がなされている。図1は、かか
る平面ディスプレイ装置に用いられているマトリクス型
表示パネルの駆動電極の構成を示す図である。
2. Description of the Related Art Liquid crystal displays, plasma displays and electroluminescent displays as electronic display devices have been variously researched recently as thin flat display devices. FIG. 1 is a diagram showing a configuration of drive electrodes of a matrix type display panel used in such a flat display device.

【0003】図1において、水平走査ライン数nに対応
した分だけ行電極X1〜Xn各々が帯状に形成されてお
り、更に、かかる行電極X1〜Xn各々に直行する方向に
帯状の列電極D1〜Dm各々が形成されている。この際、
かかる行電極X1〜Xn及び列電極D1〜Dmの各交点が1
画素(ドット)となる。よって、かかるマトリクス型表
示パネルを用いることにより、mドット×nラインの解
像度を有する平面ディスプレイ装置を実現することが出
来る。
In FIG. 1, each of the row electrodes X 1 to X n is formed in a strip shape by the number corresponding to the number of horizontal scanning lines n, and the strip electrodes are formed in a direction orthogonal to each of the row electrodes X 1 to X n. Column electrodes D 1 to D m are formed. On this occasion,
Each intersection of the row electrodes X 1 to X n and the column electrodes D 1 to D m is 1
It becomes a pixel (dot). Therefore, by using such a matrix type display panel, it is possible to realize a flat display device having a resolution of m dots × n lines.

【0004】次に、かかるマトリクス型表示パネルを用
いた平面ディスプレイ装置の動作について図2を参照し
つつ説明する。かかる平面ディスプレイ装置において
は、先ず、供給されたビデオ信号を所定サンプリング周
波数にてA/D変換してディジタルの画素データを生成
する。かかるA/D変換により、ビデオ信号1水平走査
毎にD1〜Dmからなるディジタル画素データ各々が得ら
れる。つまり、ビデオ信号1フィルド分あたり、D1
mからなるディジタル画素データがn組生成されるこ
とになる。
Next, the operation of the flat display device using such a matrix type display panel will be described with reference to FIG. In such a flat display device, first, the supplied video signal is A / D converted at a predetermined sampling frequency to generate digital pixel data. By such A / D conversion, each digital pixel data composed of D 1 to D m can be obtained for each horizontal scanning of the video signal. In other words, D 1 ~
N sets of digital pixel data composed of D m will be generated.

【0005】上述の如く生成された画素データの各々
は、図2に示されるが如く、順次、列電極D1〜Dm各々
に印加される。ここで、1行目に相当する画素データD
1〜Dm各々が列電極D1〜Dmに印加されるタイミングと
同時に1行目電極X1に走査パルスSPを印加すること
により、1行目電極X1上の各画素のみにこの1行目画
素データに対応した画像表示を実行する。次に、2行目
に相当する画素データD 1〜Dm各々が列電極D1〜Dm
印加されるタイミングと同時に2行目電極X2に走査パ
ルスSPを印加することにより、2行目電極X2上の各
画素のみにこの2行目画素データに対応した画像表示を
実行する。かかる動作を3行目以降に対しても同様に実
行してn行目までの画像表示、すなわち1フィールド分
の画像表示を行うのである。
Each of the pixel data generated as described above
The column electrodes D are sequentially arranged as shown in FIG.1~ DmEach
Applied to. Here, the pixel data D corresponding to the first row
1~ DmEach is a column electrode D1~ DmThe timing applied to
1st row electrode X at the same time1Application of scan pulse SP to
Due to the 1st row electrode X1This first line image is only for each pixel above
The image display corresponding to the raw data is executed. Second line
Pixel data D corresponding to 1~ DmEach is a column electrode D1~ DmTo
The second row electrode X is applied at the same time as the application timing2Scan the
By applying the loose SP, the second row electrode X2Each above
Image display corresponding to the pixel data of the second row only for pixels
Run. This operation is similarly performed for the third and subsequent lines.
Image display up to the nth line, that is, one field
The image is displayed.

【0006】ここで、近年、16:9なるワイドアスペ
クト比を有するワイド大画面ディスプレイ装置が製品化
されている。上記マトリクス型表示パネルを用いた平面
ディスプレイ装置、すなわちマトリクス型平面ディスプ
レイ装置においてもかかるワイド大画面化が望まれてい
る。かかるワイド大画面化を実現するにあたり、図1に
示されるが如きマトリクス型表示パネルの列電極及び行
電極各々の数を多くする(アスペクト比が4:3の場合
に比して)ことにより、高精細画像を維持しつつも1
6:9のワイド大画像を得られるようにする方法が考え
られる。
In recent years, wide wide screen display devices having a wide aspect ratio of 16: 9 have been commercialized. There is a demand for such a wide screen even in a flat panel display device using the matrix type display panel, that is, a matrix type flat panel display device. In order to realize such a wide screen, by increasing the number of column electrodes and row electrodes of the matrix type display panel as shown in FIG. 1 (compared to the case where the aspect ratio is 4: 3), 1 while maintaining high definition images
A method of obtaining a wide image of 6: 9 can be considered.

【0007】しかしながら、供給されてくるビデオ信号
の水平走査ライン数は、そのビデオ信号固有の方式によ
り規定されているため、行電極の数をかかる水平走査ラ
イン数よりも大にすることは出来ない。又、ブラウン管
型のディスプレイ装置においては、画面端近傍と画面中
央近傍とでこのブラウン管に照射する電子ビームの走査
速度を変えることにより、NTSC方式の如き4:3の
アスペクト比を有するビデオ信号を用いて16:9のワ
イド画像を提供できるようにしている。
However, since the number of horizontal scanning lines of the supplied video signal is regulated by the system peculiar to the video signal, the number of row electrodes cannot be made larger than the number of horizontal scanning lines. . Also, in a cathode ray tube type display device, a video signal having an aspect ratio of 4: 3 as in the NTSC system is used by changing the scanning speed of the electron beam with which the cathode ray tube is irradiated near the edge of the screen and near the center of the screen. 16: 9 wide image can be provided.

【0008】しかしながら、前述した如く、マトリクス
型表示パネルにおいては、1水平走査分のディジタル画
素データD1〜Dmを、夫々対応している列電極D1〜Dm
の各々に同時に印加する構成となっている。よって、サ
ンプリングする以前のアナログビデオ信号自体が16:
9のアスペクト比の規定を満たしているものでないと、
16:9のワイド画像が得られないのである。
However, as described above, in the matrix type display panel, the digital pixel data D 1 to D m for one horizontal scanning are respectively associated with the corresponding column electrodes D 1 to D m.
It is configured to be applied simultaneously to each of the. Therefore, the analog video signal itself before sampling is 16:
If the aspect ratio of 9 is not satisfied,
A wide image of 16: 9 cannot be obtained.

【0009】以上の如く、かかるマトリクス型平面ディ
スプレイ装置においては、4:3のアスペクト比を有す
るビデオ信号からでは、高精細画像を維持しつつワイド
大画像を得ることはできないという問題があった。
As described above, such a matrix type flat display device has a problem that it is impossible to obtain a wide wide image while maintaining a high definition image from a video signal having an aspect ratio of 4: 3.

【0010】[0010]

【発明が解決しようとする課題】本発明はかかる問題を
解決するためになされたものであり、高精細画像を維持
しつつもワイド大画像を得ることが出来るマトリクス型
平面ディスプレイ装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a matrix type flat display device capable of obtaining a large wide image while maintaining a high definition image. With the goal.

【0011】[0011]

【課題を解決するための手段】本発明によるマトリクス
型平面ディスプレイ装置は、供給されるビデオ信号をサ
ンプリングして元画像1フレーム中の各画像位置に対応
した複数のサンプル画素データを得るA/D変換器と、
前記元画像1フレーム中に複数のワイド化画素データポ
イントを設定する手段と、前記サンプル画素データの中
から前記ワイド化画素データポイント各々の最近傍位置
に存在する4つのサンプル画素データを夫々選出して、
これら4つのサンプル画素データ各々の画像位置に対す
る前記ワイド化画素データポイントの位置の偏り度合い
を混合比率として求める混合比率演算手段と、前記混合
比率と前記4つのサンプル画素データとに基づいて補間
演算を施して前記ワイド化画素データポイント各々の存
在位置におけるワイド化画素データを夫々求めるワイド
化画素データ生成手段と、前記ワイド化画素データに基
づいた表示動作を為すマトリクス型表示パネルとを有す
る。
SUMMARY OF THE INVENTION A matrix type flat panel display device according to the present invention is an A / D for sampling a supplied video signal to obtain a plurality of sample pixel data corresponding to each image position in one frame of an original image. A converter,
Means for setting a plurality of widened pixel data points in one frame of the original image, and selecting four sample pixel data existing at positions closest to each of the widened pixel data points from the sample pixel data. hand,
Mixing ratio calculation means for obtaining the deviation degree of the position of the widened pixel data point with respect to the image position of each of these four sample pixel data as a mixing ratio, and interpolation calculation based on the mixing ratio and the four sample pixel data. Widening pixel data generating means for respectively obtaining widening pixel data at each existing position of each widening pixel data point, and a matrix type display panel for performing a display operation based on the widening pixel data.

【0012】[0012]

【作用】元画像1フレーム上における複数の所定位置に
複数のワイド化画素データポイントを設定しておき、か
かるワイド化画素データポイントの最近傍に存在する4
つのサンプル画素データを用いた補間演算により、かか
るワイド化画素データポイント上における画素データを
得てこれをワイド化画素データとしてマトリクス型表示
パネルに供給する。
A plurality of widened pixel data points are set at a plurality of predetermined positions on one frame of the original image, and the widened pixel data points are present in the vicinity of these widened pixel data points.
Pixel data on the widened pixel data point is obtained by interpolation calculation using one sample pixel data, and this is supplied to the matrix type display panel as widened pixel data.

【0013】[0013]

【実施例】図3は、本発明によるマトリクス型平面ディ
スプレイ装置の構成を示す図である。かかる図3におい
て、同期分離回路1は、入力されたビデオ信号中から水
平及び垂直同期信号を抽出してこれらをタイミング発生
回路2に供給する。
FIG. 3 is a diagram showing the structure of a matrix type flat display device according to the present invention. In FIG. 3, the sync separation circuit 1 extracts horizontal and vertical sync signals from the input video signal and supplies them to the timing generation circuit 2.

【0014】タイミング発生回路2は、これら抽出され
た水平及び垂直同期信号に応じて同期タイミング信号を
発生してこれをメモリ制御回路5及び読出タイミング信
号発生回路7の各々に供給する。更に、かかるタイミン
グ発生回路2は、上記の如く抽出された水平及び垂直同
期信号に同期した所定周波数のサンプリングクロック信
号を発生してこれをA/D変換器3に供給する。
The timing generation circuit 2 generates a synchronization timing signal according to the extracted horizontal and vertical synchronization signals and supplies it to each of the memory control circuit 5 and the read timing signal generation circuit 7. Further, the timing generating circuit 2 generates a sampling clock signal of a predetermined frequency synchronized with the horizontal and vertical synchronizing signals extracted as described above, and supplies this to the A / D converter 3.

【0015】A/D変換器3は、上記サンプリングクロ
ック信号に応じて、供給されたビデオ信号をサンプリン
グしてこのアナログのビデオ信号をディジタルのサンプ
ル画素データに変換する。かかるサンプリング動作によ
り、ビデオ信号1水平走査毎に各々所定ビット数からな
るD1〜Dmのサンプル画素データ各々が得られてこれ
らがワイド化データ変換回路9に供給される。メモリ制
御回路5は、上記タイミング発生回路2から供給された
同期タイミング信号に同期した書込信号及び読出信号を
フレームメモリ4に供給する。
The A / D converter 3 samples the supplied video signal in accordance with the sampling clock signal and converts the analog video signal into digital sample pixel data. Such sampling operation, the video signal 1, each sample pixel data each of D 1 Dm of a predetermined number of bits is obtained for each horizontal scanning these are supplied to the wide data conversion circuit 9. The memory control circuit 5 supplies the frame memory 4 with a write signal and a read signal in synchronization with the synchronization timing signal supplied from the timing generation circuit 2.

【0016】ワイド化データ変換回路9は、4:3表示
指令に対応した表示選択指令信号が供給された場合は、
A/D変換器3から供給されたサンプル画素データD1
〜Dmをそのままフレームメモリ4に供給する一方、ワ
イド画像表示指令に対応した表示選択指令信号が供給さ
れた場合は、A/D変換器3から供給されたサンプル画
素データD1〜Dmをワイド化データ変換して、得られ
たワイド化画素データA1〜Apをフレームメモリ4に
供給する。
When the display selection command signal corresponding to the 4: 3 display command is supplied, the widened data conversion circuit 9
Sample pixel data D 1 supplied from the A / D converter 3
To Dm are supplied to the frame memory 4 as they are, and when a display selection command signal corresponding to a wide image display command is supplied, the sample pixel data D 1 to Dm supplied from the A / D converter 3 are widened. The widened pixel data A 1 to Ap obtained by data conversion are supplied to the frame memory 4.

【0017】図4は、かかるワイド化データ変換回路9
の構成の一例を示す図である。図4において、ワイド化
変換関数メモリ93には、後述するマトリクス型の表示
パネル11に形成されている画素数と同数のワイド化ポ
イント位置を求めるためのワイド化関数が記憶されてい
る。ワイド化ポイント位置生成回路94は、上記ワイド
化変換関数メモリ93から供給されたワイド化変換関数
に基づいて画面上における複数のワイド化ポイント位置
を求める。混合比率値演算回路95は、かかるワイド化
ポイント位置の最近傍に存在する4箇所のサンプル画素
データ位置を選出して、かかる4箇所のサンプル画素デ
ータ位置に対するワイド化ポイント位置の偏り度合を求
める。混合比率値演算回路95は、全てのワイド化ポイ
ント位置において上記偏り度合を演算してこれらを混合
比率値としてワイド化画素データ生成回路96に供給す
る。サンプル画素データメモリ97は、上記A/D変換
器3から供給されたサンプル画素データを1水平走査分
毎に順次累積記憶する。ワイド化画素データ生成回路9
6は、先ず、上記ワイド化ポイント位置の最近傍に存在
する4つのサンプル画素データを上記サンプル画素デー
タメモリ97から読出す。次に、上記ワイド化ポイント
位置における混合比率値と、上記の如く読出した4つの
サンプル画素データとに基づいてかかるワイド化ポイン
ト位置における画素データを算出し、これをワイド化画
素データとしてセレクタ98に供給する。
FIG. 4 shows such a widened data conversion circuit 9
It is a figure which shows an example of a structure of. In FIG. 4, the widening conversion function memory 93 stores the widening function for obtaining the same number of widening point positions as the number of pixels formed on the matrix type display panel 11 described later. The widening point position generation circuit 94 obtains a plurality of widening point positions on the screen based on the widening conversion function supplied from the widening conversion function memory 93. The mixing ratio value calculation circuit 95 selects four sample pixel data positions existing closest to the widening point position, and obtains a deviation degree of the widening point position with respect to the four sample pixel data positions. The mixture ratio value calculation circuit 95 calculates the degree of deviation at all widening point positions and supplies these to the widened pixel data generation circuit 96 as a mixture ratio value. The sample pixel data memory 97 sequentially accumulates the sample pixel data supplied from the A / D converter 3 for each horizontal scanning. Widened pixel data generation circuit 9
First, 6 reads out from the sample pixel data memory 97 the four sample pixel data existing closest to the widening point position. Next, the pixel data at the widening point position is calculated based on the mixture ratio value at the widening point position and the four sample pixel data read out as described above, and this is calculated as widening pixel data in the selector 98. Supply.

【0018】セレクタ98は、ワイド画像表示指令に対
応した表示選択指令信号が供給された場合は、上記ワイ
ド化画素データ生成回路96から供給されたワイド化画
素データをフレームメモリ4に供給する一方、4:3表
示指令に対応した表示選択指令信号が供給された場合
は、上記A/D変換器3から供給されたサンプル画素デ
ータをフレームメモリ4に供給する。
When the display selection command signal corresponding to the wide image display command is supplied, the selector 98 supplies the widened pixel data supplied from the widened pixel data generation circuit 96 to the frame memory 4. When the display selection command signal corresponding to the 4: 3 display command is supplied, the sample pixel data supplied from the A / D converter 3 is supplied to the frame memory 4.

【0019】フレームメモリ4は、メモリ制御回路5か
ら供給された書込信号に応じてワイド化データ変換回路
9から供給された各画素データを順次取り込む。又、フ
レームメモリ4は、かかる読出信号に応じて、このフレ
ームメモリ4内に記憶されている画素データを順次読み
出して次段の出力処理回路6へ供給する。読出タイミン
グ信号発生回路7は、タイミングパルス発生回路2から
供給された同期タイミング信号に応じて、走査表示動作
のタイミングを司る走査タイミング信号を発生してこれ
を行電極駆動パルス発生回路10及び出力処理回路6の
各々に供給する。行電極駆動パルス発生回路10は、画
像表示を実行させるための走査パルスSPを生成して、
これを上記走査タイミング信号に応じて表示パネル11
の行電極X1〜Xrに順次印加する。
The frame memory 4 sequentially takes in each pixel data supplied from the widening data conversion circuit 9 in response to the write signal supplied from the memory control circuit 5. Further, the frame memory 4 sequentially reads the pixel data stored in the frame memory 4 in accordance with the read signal and supplies the pixel data to the output processing circuit 6 of the next stage. The read timing signal generation circuit 7 generates a scanning timing signal that controls the timing of the scanning display operation according to the synchronization timing signal supplied from the timing pulse generation circuit 2, and outputs the scanning timing signal to the row electrode drive pulse generation circuit 10 and the output processing. Supply to each of the circuits 6. The row electrode drive pulse generation circuit 10 generates a scan pulse SP for executing image display,
This is displayed on the display panel 11 according to the scanning timing signal.
Are sequentially applied to the row electrodes X 1 to Xr.

【0020】出力処理回路6は、上記フレームメモリ4
から1水平走査分毎に供給されてくる画素データ各々を
1フレーム単位で取り込み、更にこれらを各ビット毎に
グループ分けしてこのグループ単位にてかかる画素デー
タを列電極駆動パルス発生回路12に供給する。例え
ば、フレームメモリ4から供給された1水平走査分の画
素データの各々が2ビットからなる画素データである場
合は、先ず、かかる画素データ各々の第1ビットのみを
抽出してこれらを列電極駆動パルス発生回路12に供給
し、次に、これら画素データ各々の第2ビットのみを抽
出してこれらを列電極駆動パルス発生回路12に供給す
るのである。
The output processing circuit 6 includes the frame memory 4
Each pixel data supplied for every one horizontal scanning from is fetched in one frame unit, further grouped into each bit, and the pixel data is supplied to the column electrode drive pulse generation circuit 12 in this group unit. To do. For example, if each pixel data for one horizontal scan supplied from the frame memory 4 is pixel data consisting of 2 bits, first, only the first bit of each pixel data is extracted and these are driven by the column electrodes. It is supplied to the pulse generation circuit 12, and then only the second bit of each of these pixel data is extracted and supplied to the column electrode drive pulse generation circuit 12.

【0021】かかる列電極駆動パルス発生回路12は、
出力処理回路6から供給された各々1ビットからなる画
素データ各々における画素データの論理「1」又は
「0」夫々に対応した電圧値を有する画素データパルス
を発生して表示パネル11の列電極D1〜Dpへ印加す
る。表示パネル11は、16:9のアスペクト比を有す
るワイドディスプレイパネルであり、列電極の数p、行
電極の数rのpドット×rラインの解像度を有する。こ
の際、かかる表示パネル11に形成されている列電極の
数pは、上記A/D変換器3にてサンプリングして得ら
れたビデオ信号1水平走査分の画素データの数mよりも
大である。更に、かかる表示パネル11に形成されてい
る行電極の数rは、供給されるビデオ信号の水平走査ラ
イン数よりも大である。
The column electrode drive pulse generating circuit 12 is
The column electrode D of the display panel 11 is generated by generating a pixel data pulse having a voltage value corresponding to the logic "1" or "0" of the pixel data in each pixel data of 1 bit supplied from the output processing circuit 6. Apply to 1 to Dp. The display panel 11 is a wide display panel having an aspect ratio of 16: 9 and has a resolution of p dots × r lines with the number p of column electrodes and the number r of row electrodes. At this time, the number p of column electrodes formed on the display panel 11 is larger than the number m of pixel data for one horizontal scan of the video signal obtained by sampling by the A / D converter 3. is there. Further, the number r of row electrodes formed on the display panel 11 is larger than the number of horizontal scanning lines of the supplied video signal.

【0022】次に、かかる構成における本発明の動作に
ついて説明する。尚、かかる動作説明においては、供給
されるビデオ信号のアスペクト比を4:3としその1フ
レームあたりの水平走査ライン数は3とする。更に、図
3におけるA/D変換器3は、かかるビデオ信号1水平
走査ラインあたり4つのサンプル画素データが得られる
ようなサンプリング周波数fsにてA/D変換動作を行
うものとする。又、表示パネル11は、列電極数6、及
び行電極数4からなる16:9の画面アスペクト比を有
するワイドディスプレイパネルとする。
Next, the operation of the present invention in such a configuration will be described. In the operation description, the aspect ratio of the supplied video signal is 4: 3 and the number of horizontal scanning lines per frame is 3. Furthermore, the A / D converter 3 in FIG. 3 performs the A / D conversion operation at a sampling frequency fs such that four sample pixel data are obtained per horizontal scanning line of the video signal. The display panel 11 is a wide display panel having a screen aspect ratio of 16: 9, which has six column electrodes and four row electrodes.

【0023】図5は、かかる条件時においてA/D変換
器3にて得られたサンプル画素データD11〜D43各々の
元画像DP上におけるサンプル位置を示す図である。
尚、かかる元画像DPとは、供給されたビデオ信号によ
って形成されるアスペクト比4:3の画像1フレームを
示すものである。かかる図5において、[D11、D21
31、D41]は、供給されたビデオ信号の第1水平走査
ライン分をサンプリングした際に得られたサンプル画素
データであり、[D12、D22、D32、D42]は、供給さ
れたビデオ信号の第2水平走査ライン分をサンプリング
した際に得られたサンプル画素データであり、[D13
23、D33、D43]は、供給されたビデオ信号の第3水
平走査ライン分をサンプリングした際に得られたサンプ
ル画素データである。図5においては、サンプル画素デ
ータD11の元画像DP上におけるx方向位置をa、y方
向位置をbとした場合における各サンプル画素データの
サンプル位置を示している。尚、図中におけるdは、水
平走査ライン間隔を示すものである。
FIG. 5 shows A / D conversion under such conditions.
Sample pixel data D obtained by the instrument 311~ D43Each
It is a figure which shows the sample position on the original image DP.
The original image DP is based on the supplied video signal.
One frame of an image with an aspect ratio of 4: 3
It is shown. In FIG. 5, [D11, Dtwenty one,
D31, D41] Is the first horizontal scan of the supplied video signal
Sample pixel obtained when sampling the line
Data, [D12, Dtwenty two, D32, D42] Supplied
The second horizontal scan line of the captured video signal
Sample pixel data obtained when13,
D twenty three, D33, D43] Is the third water of the supplied video signal
The sample obtained when sampling the flat scan line
Pixel data. In FIG. 5, the sample pixel data
Data D11The x-direction position on the original image DP in the a and y directions
Of each sample pixel data when the facing position is b
The sample position is shown. In the figure, d is water
It shows a flat scan line interval.

【0024】この際、4:3表示指令に対応した表示選
択指令信号が供給されると、上記ワイド化データ変換回
路9内のセレクタ98は、サンプル画素データD11〜D
43をそのままフレームメモリ4に供給する。かかる動作
に応じて、列電極駆動パルス発生回路12は、表示パネ
ル11の第1〜第6列電極の内第2〜第5列電極に、上
記サンプル画素データ[D11、D21、D31、D41]、
[D12、D22、D32、D 42]、[D13、D23、D33、D
43]各々に対応した画素データパルスを順次印加する。
更に、行電極駆動パルス発生回路10は、表示パネル1
1の第1〜第4行電極の内第1〜第3行電極に走査パル
スSPを順次印加する。
At this time, the display selection corresponding to the 4: 3 display command is made.
When the selection command signal is supplied, the widening data conversion
The selector 98 in the path 9 uses the sample pixel data D11~ D
43Is directly supplied to the frame memory 4. Such operation
The column electrode drive pulse generation circuit 12 responds to the
In the second to fifth column electrodes among the first to sixth column electrodes of the rule 11,
Sample pixel data [D11, Dtwenty one, D31, D41],
[D12, Dtwenty two, D32, D 42], [D13, Dtwenty three, D33, D
43] Pixel data pulses corresponding to each are sequentially applied.
Further, the row electrode drive pulse generation circuit 10 is provided in the display panel 1
Of the first to fourth row electrodes, the scanning pulse is applied to the first to third row electrodes.
Space SP is sequentially applied.

【0025】図6は、かかる動作にて為される表示パネ
ル11の表示状態を示す図である。かかる図6の如く、
4:3表示指令に対応した表示選択指令信号が供給され
た場合は、上記サンプル画素データD11〜D43をそのま
ま用いて、16:9の画面アスペクト比を有する表示パ
ネル11上に4:3のアスペクト比を有する画像表示を
行うのである。
FIG. 6 is a diagram showing a display state of the display panel 11 which is made by such an operation. As shown in FIG.
When the display selection command signal corresponding to the 4: 3 display command is supplied, the sample pixel data D 11 to D 43 are used as they are, and 4: 3 is displayed on the display panel 11 having the screen aspect ratio of 16: 9. The image display having the aspect ratio of is performed.

【0026】次に、ワイド画像表示指令に対応した表示
選択指令信号が供給された場合の動作について説明す
る。図7及び図8は、図4におけるワイド化変換関数メ
モリ93に記憶されているワイド化変換関数の一例を示
す図である。図7の実線にて示されるワイド化変換関数
Aは、画面中央付近よりも画面の両端付近においてより
多くのワイド化ポイント位置が得られる関数であり、表
示パネル11の各列電極と、画面x方向における各ワイ
ド化ポイント位置との対応関係を示し得るものである。
Next, the operation when the display selection command signal corresponding to the wide image display command is supplied will be described. 7 and 8 are diagrams showing an example of the widening conversion function stored in the widening conversion function memory 93 in FIG. The widening conversion function A shown by the solid line in FIG. 7 is a function that can obtain more widening point positions near both ends of the screen than near the center of the screen, and each column electrode of the display panel 11 and the screen x It is possible to show a correspondence relationship with each widening point position in the direction.

【0027】図8の実線にて示されるワイド化変換関数
Bは、表示パネル11の各行電極と、画面y方向におけ
る各ワイド化ポイント位置との対応関係を示し得るもの
である。ここで、かかるワイド化変換関数A及びBがワ
イド化ポイント位置生成回路94に供給されると、先
ず、このワイド化ポイント位置生成回路94は、かかる
ワイド化変換関数Aに基づいて表示パネル11の第1列
電極〜第6列電極各々に対応したx方向ワイド化ポイン
ト位置x1〜x6を求める。次に、ワイド化ポイント位置
生成回路94は、図8におけるワイド化変換関数Bに基
づいて表示パネル11の第1行電極〜第4行電極各々に
対応したy方向ワイド化ポイント位置y1〜y4をそれぞ
れ求める。ワイド化ポイント位置生成回路94は、これ
ら求めたx方向ワイド化ポイント位置x1〜x6、及びy
方向ワイド化ポイント位置y1〜y4に基づいてワイド化
画素データポイントA11〜A64を得る。
The widening conversion function B shown by the solid line in FIG. 8 can show the correspondence between each row electrode of the display panel 11 and each widening point position in the screen y direction. Here, when the widening conversion functions A and B are supplied to the widening point position generating circuit 94, first, the widening point position generating circuit 94 of the display panel 11 is based on the widening conversion function A. The x-direction widening point positions x 1 to x 6 corresponding to the first to sixth column electrodes are obtained. Next, the widening point position generation circuit 94, based on the widening conversion function B in FIG. 8, the y-direction widening point positions y 1 to y corresponding to the first row electrode to the fourth row electrode of the display panel 11, respectively. Ask for 4 respectively. The widening point position generation circuit 94 obtains these x-direction widening point positions x 1 to x 6 and y.
Widening pixel data points A 11 -A 64 are obtained based on the direction widening point positions y 1 -y 4 .

【0028】すなわち、ワイド化変換関数メモリ93及
びワイド化ポイント位置生成回路94なる構成により、
表示パネル11の画素数24(列電極数6×行電極数
4)と同数のワイド化画素データポイントの位置が設定
されるのである。図9は、かかるワイド化画素データポ
イントA11〜A64各々と、サンプル画素データD11〜D
43各々の元画像DP上における位置関係を示す図であ
る。
That is, with the configuration including the widening conversion function memory 93 and the widening point position generating circuit 94,
The positions of the widened pixel data points, which is the same as the number of pixels of the display panel 11 (24 column electrodes × 4 row electrodes 4), are set. FIG. 9 shows such widened pixel data points A 11 to A 64 and sample pixel data D 11 to D 64.
43 is a diagram showing a positional relationship on each original image DP. FIG.

【0029】混合比率値演算回路95は、図9に示され
るが如きワイド化画素データポイントの各々に対して、
その最近傍に存在する4箇所のサンプル画素データを選
出して、かかる4箇所のサンプル画素データ各々の位置
に対するワイド化画素データポイントの位置の偏り度合
を求める。混合比率値演算回路95は、ワイド化画素デ
ータポイントA11〜A64各々に対して上記偏り度合を求
めてこれを混合比率値とする。
The mix ratio value arithmetic circuit 95 operates on each of the widened pixel data points as shown in FIG.
The sample pixel data at four places existing in the nearest neighborhood is selected, and the deviation degree of the position of the widened pixel data point with respect to the position of each of the sample pixel data at these four places is obtained. The mixture ratio value calculation circuit 95 obtains the deviation degree for each of the widened pixel data points A 11 to A 64 and sets it as the mixture ratio value.

【0030】以下に、図9におけるワイド化画素データ
ポイントA22を用いて、上記混合比率値を求めるための
演算例について説明する。図10に示されるが如く、か
かるワイド化画素データポイントA22の最近傍に存在す
るサンプル画素データはD11、D21、D12及びD22の4
点である。この際、サンプル画素データD11及びD21
(もしくはD12及びD22間)におけるx方向に対する偏
り度合Kx=(x2−a)/(1/fs)となる。又、
サンプル画素データD11及びD12間(もしくはD21及び
22間)におけるy方向に対する偏り度合Ky=(b−
2)/dとなる。かかるKx及びKyが、ワイド化画
素データポイントA22における混合比率値としてワイド
化画素データ生成回路96に供給されるのである。
An example of calculation for obtaining the above-mentioned mixture ratio value will be described below using the widened pixel data point A 22 in FIG. As shown in FIG. 10, the sample pixel data existing in the vicinity of the widened pixel data point A 22 is 4 of D 11 , D 21 , D 12 and D 22 .
It is a point. At this time, the deviation degree Kx = (x 2 −a) / (1 / fs) in the x direction between the sample pixel data D 11 and D 21 (or between D 12 and D 22 ). or,
Deflection degree Ky = (b− in the y direction between sample pixel data D 11 and D 12 (or between D 21 and D 22 ).
y 2 ) / d. The Kx and Ky are supplied to the widened pixel data generation circuit 96 as the mixing ratio value at the widened pixel data point A 22 .

【0031】混合比率値演算回路95は、かかる演算を
全てのワイド化画素データポイント各々に対して同様に
実行して得られた混合比率値の各々をワイド化画素デー
タ生成回路96に供給する。ワイド化画素データ生成回
路96は、図9に示されるが如きワイド化画素データポ
イントA11〜A64各々の最近傍に存在する4つのサンプ
ル画素データを上記サンプル画素データメモリ97から
読出して、この読出した4つのサンプル画素データと上
記混合比率値とに基づいて、かかるワイド化画素データ
ポイント上における画素データ、すなわちワイド化画素
データを算出する。
The mixture ratio value calculation circuit 95 supplies each of the mixture ratio values obtained by similarly performing such calculation to all the widened pixel data points to the widened pixel data generation circuit 96. The widened pixel data generation circuit 96 reads out from the sample pixel data memory 97 four sample pixel data existing in the closest vicinity of each of the widened pixel data points A 11 to A 64 as shown in FIG. Pixel data on the widened pixel data point, that is, widened pixel data is calculated based on the read four sample pixel data and the mixture ratio value.

【0032】以下に、図9におけるワイド化画素データ
ポイントA22を用いて、上記ワイド化画素データ算出の
演算例について説明する。かかるワイド化画素データポ
イントA22上の最近傍に存在するサンプル画素データは
11、D21、D12及びD22の4点である。よって、ワイ
ド化画素データ生成回路96は、先ず、サンプル画素デ
ータメモリ97から、かかるサンプル画素データD11
21、D12及びD22各々を読出す。次に、かかるサンプ
ル画素データD11、D21、D12及びD22を用いて、以下
の式によりワイド化画素データポイントA22上における
ワイド化画素データを算出する。
An operation example of the above-described widened pixel data calculation will be described below using the widened pixel data point A 22 in FIG. Sample pixel data existing closest on such wide pixel data points A 22 are four points D 11, D 21, D 12 and D 22. Therefore, the widened pixel data generation circuit 96 firstly extracts the sample pixel data D 11 from the sample pixel data memory 97.
Each of D 21 , D 12 and D 22 is read. Next, using the sample pixel data D 11 , D 21 , D 12 and D 22 , the widened pixel data on the widened pixel data point A 22 is calculated by the following formula.

【0033】[0033]

【数1】 A22={D11(1- Kx)+D21・Kx}・(1- Ky)+{D
12(1-Kx)+D22・Kx}・Ky つまり、該当するワイド化画素データポイント位置の最
近傍に存在する4つのサンプル画素データを用いて直線
補間を行うことにより、このワイド化画素データポイン
ト位置における画素データをワイド化画素データとして
得るのである。
[Formula 1] A 22 = {D 11 (1-Kx) + D 21 · Kx} · (1-Ky) + {D
12 (1-Kx) + D 22 · Kx} · Ky In other words, this widened pixel data is obtained by performing linear interpolation using the four sample pixel data existing closest to the corresponding widened pixel data point position. The pixel data at the point position is obtained as widened pixel data.

【0034】ワイド化画素データ生成回路96は、かか
る演算を全てのワイド化画素データポイント各々に対し
て同様に実行してワイド化画素データA11〜A64各々を
算出し、これらをセレクタ98に供給する。この際、か
かるセレクタ98には、ワイド画像表示指令に対応した
表示選択指令信号が供給されているので、この際、上記
ワイド化画素データA11〜A64は、かかるセレクタ98
を介して図3におけるフレームメモリ4に供給される。
よって、かかる動作に応じて、列電極駆動パルス発生回
路12は、表示パネル11の第1〜第6列電極に上記ワ
イド化画素データ[A11、A21、A31、A41、A51、A
61]、[A12、A22、A32、A42、A52、A62]、[A
13、A23、A33、A43、A53、A63]、[A14、A24
34、A 44、A54、A64]各々に対応した画素データパ
ルスを順次印加する。更に、行電極駆動パルス発生回路
10は、表示パネル11の第1〜第4行に走査パルスS
Pを順次印加する。
The widened pixel data generation circuit 96
For each widened pixel data point
Widen pixel data A11~ A64Each
Calculate and supply them to the selector 98. At this time,
The light selector 98 corresponds to the wide image display command.
At this time, since the display selection command signal is supplied,
Widened pixel data A11~ A64Is such a selector 98
Is supplied to the frame memory 4 in FIG.
Therefore, the column electrode drive pulse generation
The channels 12 are connected to the first to sixth column electrodes of the display panel 11 as described above.
Idized pixel data [A11, Atwenty one, A31, A41, A51, A
61], [A12, Atwenty two, A32, A42, A52, A62], [A
13, Atwenty three, A33, A43, A53, A63], [A14, Atwenty four,
A34, A 44, A54, A64] Pixel data pattern corresponding to each
Rus are applied sequentially. Furthermore, a row electrode drive pulse generation circuit
Reference numeral 10 denotes a scan pulse S on the first to fourth rows of the display panel 11.
P is applied sequentially.

【0035】図11は、かかる動作にて為される表示パ
ネル11の表示状態を示す図である。図11の如く、ワ
イド画像表示指令に対応した表示選択指令信号が供給さ
れた場合は、上記ワイド化画素データ生成回路96にて
生成されたワイド化画素データA11〜A64を用いて、1
6:9の画面アスペクト比を有する表示パネル11上に
16:9のアスペクト比を有するワイド画像表示を行う
のである。この際、表示パネル11の画面端付近の映像
のみが横に引き延ばされる一方、画面中央付近は、供給
されたビデオ信号に対応した実映像が得られるのであ
る。
FIG. 11 is a diagram showing a display state of the display panel 11 which is made by such an operation. As shown in FIG. 11, when the display selection command signal corresponding to the wide image display command is supplied, the widened pixel data A 11 to A 64 generated by the widened pixel data generation circuit 96 is used to
Wide image display having an aspect ratio of 16: 9 is performed on the display panel 11 having a screen aspect ratio of 6: 9. At this time, only the image near the edge of the screen of the display panel 11 is horizontally stretched, while the actual image corresponding to the supplied video signal is obtained near the center of the screen.

【0036】以上の如く、上記A/D変換器3にて得ら
れたサンプル画素データはD11〜D 43の12個である
が、最終的に、かかるワイド化処理により24個のワイ
ド化画素データA11〜A64が得られるのである。つま
り、1フレームあたりのサンプル画素データの数に依存
せずに表示パネル11の形成画素数を設定できるので、
かかる表示パネル11の形成画素数を増やして高精細画
像を維持しつつワイド大画像を得ることが可能となるの
である。
As described above, the A / D converter 3
The sample pixel data is D11~ D 43Is 12 of
However, in the end, 24 wide lines were
Pixel data A11~ A64Is obtained. Tsuma
Depends on the number of sample pixel data per frame
Since the number of pixels formed on the display panel 11 can be set without doing
By increasing the number of pixels formed on the display panel 11, a high-definition image can be displayed.
It is possible to obtain a wide wide image while maintaining the image.
Is.

【0037】[0037]

【発明の効果】上述した如く、本発明によるマトリクス
型平面ディスプレイ装置においては、画像1フレーム上
における複数の所定位置に複数のワイド化画素データポ
イントを設定しておき、かかるワイド化画素データポイ
ントの最近傍に存在する4つのサンプル画素データを用
いた補間演算により、かかるワイド化画素データポイン
ト上における画素データを得てこれをワイド化画素デー
タとしてマトリクス型表示パネルに供給する構成として
いる。
As described above, in the matrix type flat display device according to the present invention, a plurality of widening pixel data points are set at a plurality of predetermined positions on one frame of an image, and the widening pixel data points are set. The pixel data on the widened pixel data point is obtained by the interpolation calculation using the four sample pixel data existing in the nearest neighborhood, and the pixel data is supplied to the matrix type display panel as the widened pixel data.

【0038】よって、本発明によるマトリクス型平面デ
ィスプレイ装置によれば、供給されたビデオ信号をA/
D変換した際に得られる1フレーム分のサンプル画素デ
ータの数に拘らずに、任意の数のワイド化画素データを
得ることが出来るので、マトリクス型表示パネルの画素
数を増やして高精細画像を維持しつつも、4:3のアス
ペクト比を有するビデオ信号から16:9のアスペクト
比を有するワイド大画像を得ることが可能となるのであ
る。
Therefore, according to the matrix type flat panel display device of the present invention, the supplied video signal is A /
It is possible to obtain an arbitrary number of widened pixel data regardless of the number of sample pixel data for one frame obtained by D conversion, so that the number of pixels of the matrix type display panel can be increased to obtain a high-definition image. It is possible to obtain a wide wide image having an aspect ratio of 16: 9 from a video signal having an aspect ratio of 4: 3 while maintaining it.

【図面の簡単な説明】[Brief description of drawings]

【図1】マトリクス型表示パネルの駆動電極の構成を示
す図である。
FIG. 1 is a diagram showing a configuration of drive electrodes of a matrix type display panel.

【図2】平面ディスプレイ装置の動作例を示す図であ
る。
FIG. 2 is a diagram showing an operation example of a flat display device.

【図3】本発明によるマトリクス型平面ディスプレイ装
置の構成を示す図である。
FIG. 3 is a diagram showing a configuration of a matrix type flat panel display device according to the present invention.

【図4】ワイド化データ変換回路9の内部構成を示す図
である。
FIG. 4 is a diagram showing an internal configuration of a widened data conversion circuit 9.

【図5】サンプル画素データD11〜D43各々の元画像D
P上におけるサンプル位置を示す図である。
FIG. 5: Original image D of each of sample pixel data D 11 to D 43
It is a figure which shows the sample position on P.

【図6】表示パネル11の表示状態を示す図である。6 is a diagram showing a display state of the display panel 11. FIG.

【図7】ワイド化変換関数Aを示す図である。7 is a diagram showing a widening conversion function A. FIG.

【図8】ワイド化変換関数Bを示す図である。FIG. 8 is a diagram showing a widening conversion function B.

【図9】サンプル画素データD11〜D43、ワイド化画素
データポイントA11〜A64各々の元画像DP上における
サンプル位置を示す図である。
FIG. 9 is a diagram showing sample positions of sample pixel data D 11 to D 43 and widened pixel data points A 11 to A 64 on the original image DP.

【図10】ワイド化画素データポイントA22における混
合比率値を求めるために用いる図である。
FIG. 10 is a diagram used to obtain a mixture ratio value at a widened pixel data point A 22 .

【図11】表示パネル11の表示状態を示す図である。11 is a diagram showing a display state of the display panel 11. FIG.

【主要部分の符号の説明】[Explanation of symbols for main parts]

9 ワイド化データ変換回路 11 表示パネル 93 ワイド化変換関数メモリ 94 ワイド化ポイント位置生成回路 95 混合比率値演算回路 96 ワイド化画素データ生成回路 97 サンプル画素データメモリ 98 セレクタ 9 Widening data conversion circuit 11 Display panel 93 Widening conversion function memory 94 Widening point position generation circuit 95 Mixing ratio value calculation circuit 96 Widening pixel data generation circuit 97 Sample pixel data memory 98 Selector

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/92 7/01 G ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display area H04N 5/92 7/01 G

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 供給されるビデオ信号をサンプリングし
て元画像1フレーム中の各画像位置に対応した複数のサ
ンプル画素データを得るA/D変換器と、 前記元画像1フレーム中に複数のワイド化画素データポ
イントを設定する手段と、 前記サンプル画素データの中から前記ワイド化画素デー
タポイント各々の最近傍位置に存在する4つのサンプル
画素データを夫々選出して、これら4つのサンプル画素
データ各々の画像位置に対する前記ワイド化画素データ
ポイントの位置の偏り度合いを混合比率として求める混
合比率演算手段と、 前記混合比率と前記4つのサンプル画素データとに基づ
いて補間演算を施して前記ワイド化画素データポイント
各々の存在位置におけるワイド化画素データを夫々求め
るワイド化画素データ生成手段と、 前記ワイド化画素データに基づいた表示動作を為すマト
リクス型表示パネルとを有することを特徴とするマトリ
クス型平面ディスプレイ装置。
1. An A / D converter for sampling a supplied video signal to obtain a plurality of sample pixel data corresponding to respective image positions in one frame of an original image, and a plurality of wide pixels in one frame of the original image. Means for setting a widened pixel data point, and selecting four sample pixel data existing in the nearest position of each of the widened pixel data points from the sample pixel data, respectively, and selecting each of the four sample pixel data. Mixing ratio calculation means for obtaining a deviation degree of the position of the widened pixel data point with respect to the image position as a mixing ratio, and interpolation calculation based on the mixed ratio and the four sample pixel data to widen the pixel data point. Widened pixel data generating means for respectively obtaining widened pixel data at each existing position; Matrix flat display device, characterized in that it comprises a matrix display panel which forms a display operation based on the wide pixel data.
【請求項2】 前記補間演算は、直線補間演算であるこ
とを特徴とする請求項1記載のマトリクス型平面ディス
プレイ装置。
2. The matrix type flat panel display device according to claim 1, wherein the interpolation calculation is a linear interpolation calculation.
JP26010294A 1994-10-25 1994-10-25 Matrix type flat display device Expired - Fee Related JP3453199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26010294A JP3453199B2 (en) 1994-10-25 1994-10-25 Matrix type flat display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26010294A JP3453199B2 (en) 1994-10-25 1994-10-25 Matrix type flat display device

Publications (2)

Publication Number Publication Date
JPH08123358A true JPH08123358A (en) 1996-05-17
JP3453199B2 JP3453199B2 (en) 2003-10-06

Family

ID=17343325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26010294A Expired - Fee Related JP3453199B2 (en) 1994-10-25 1994-10-25 Matrix type flat display device

Country Status (1)

Country Link
JP (1) JP3453199B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999053473A1 (en) * 1998-04-10 1999-10-21 Seiko Epson Corporation Image processing method and image display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999053473A1 (en) * 1998-04-10 1999-10-21 Seiko Epson Corporation Image processing method and image display
US6507346B1 (en) 1998-04-10 2003-01-14 Seiko Epson Corporation Image processing method and image display

Also Published As

Publication number Publication date
JP3453199B2 (en) 2003-10-06

Similar Documents

Publication Publication Date Title
JPH088674B2 (en) Display device
JPH08123367A (en) Device and method for processing image signal
US4694348A (en) Method of driving liquid crystal display panel of TV receiver
JP2000206492A (en) Liquid crystal display
JP3453199B2 (en) Matrix type flat display device
JP2556007B2 (en) Color liquid crystal display
JPS6253989B2 (en)
EP0346028A2 (en) Video signal display apparatus
JPH03132274A (en) Liquid crystal display device
JPH07168542A (en) Liquid crystal display device
JPH08331486A (en) Image display device
JPH0583658A (en) Liquid crystal display device
JPH065927B2 (en) LCD TV panel drive system
JPS63169884A (en) Picture display device
JP2006184619A (en) Video display device
JPH01268272A (en) Television picture display device
JP3223279B2 (en) LCD projector
JPH0418593A (en) Discharge panel display device
JPH0627903A (en) Liquid crystal display device
JPH04260286A (en) Drive method for liquid crystal display device
JP2730887B2 (en) Liquid crystal display
KR100297683B1 (en) Color display device
JPH0642730B2 (en) LCD TV panel drive system
KR20010060934A (en) Method for displaying image in order to improve resolution and driving circuit of plasma display panel device
JPH09190164A (en) Display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees