JPH0812242B2 - レーダ装置 - Google Patents
レーダ装置Info
- Publication number
- JPH0812242B2 JPH0812242B2 JP5081103A JP8110393A JPH0812242B2 JP H0812242 B2 JPH0812242 B2 JP H0812242B2 JP 5081103 A JP5081103 A JP 5081103A JP 8110393 A JP8110393 A JP 8110393A JP H0812242 B2 JPH0812242 B2 JP H0812242B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- circuit
- transmission line
- twt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】
【産業上の利用分野】本発明はレーダ装置に関し、特に
送信部の最終電力増幅段に進行波管（以下、ＴＷＴと略
称する）を用いたＴＷＴ増幅回路を有するレーダ装置に
関する。
送信部の最終電力増幅段に進行波管（以下、ＴＷＴと略
称する）を用いたＴＷＴ増幅回路を有するレーダ装置に
関する。
【０００２】
【従来の技術】一般に、送信部の最終電力増幅段にＴＷ
Ｔを用いた増幅回路を備え、かつ送信部と受信部とをサ
ーキュレータを介して共用アンテナに接続したレーダ装
置では、送信部のＴＷＴで発生した動作雑音がサーキュ
レータを通して受信部に漏洩し、この動作雑音が原因し
て受信部でのレーダ探知能力を劣化させるおそれがあ
る。図４は従来のレーダ装置の一部を示す回路図であ
る。送受信共用アンテナＡＮＴのアンテナ接続端１には
サーキュレータ２が接続され、このサーキュレータ２に
より送受信共用アンテナＡＮＴからの信号を受信部３に
供給し、送信部４からの信号を送受信共用アンテナＡＮ
Ｔに供給する。送信部にはＴＷＴ５が設けられ、入力端
６に入力される送信信号をＴＷＴ５で電力増幅し、サー
キュレータ２を介して送受信共用アンテナＡＮＴに出力
し、ここから送信される。
Ｔを用いた増幅回路を備え、かつ送信部と受信部とをサ
ーキュレータを介して共用アンテナに接続したレーダ装
置では、送信部のＴＷＴで発生した動作雑音がサーキュ
レータを通して受信部に漏洩し、この動作雑音が原因し
て受信部でのレーダ探知能力を劣化させるおそれがあ
る。図４は従来のレーダ装置の一部を示す回路図であ
る。送受信共用アンテナＡＮＴのアンテナ接続端１には
サーキュレータ２が接続され、このサーキュレータ２に
より送受信共用アンテナＡＮＴからの信号を受信部３に
供給し、送信部４からの信号を送受信共用アンテナＡＮ
Ｔに供給する。送信部にはＴＷＴ５が設けられ、入力端
６に入力される送信信号をＴＷＴ５で電力増幅し、サー
キュレータ２を介して送受信共用アンテナＡＮＴに出力
し、ここから送信される。
【０００３】しかしながら、この構成では、サーキュレ
ータ２により受信部３と送信部４とが直接接続されるこ
とはないものの、受信時にＴＷＴ５が動作されている
と、ＴＷＴ５で発生された動作雑音がサーキュレータ２
を通して受信部３に漏洩し、受信部３におけるレーダ探
知能力を低下させてしまう。このため、同図に示したレ
ーダ装置では、仮想線で示すように、ＴＷＴ５の電子ビ
ームをオン，オフする制御回路８が設けられ、送受信の
切替に同期して選択的に動作されるように構成する試み
がなされている。このように構成すると、受信時には制
御回路８がＴＷＴ５の電子ビームをオフするため、ＴＷ
Ｔ５の動作が停止され、したがってＴＷＴ５で動作雑音
が発生されることはなく、動作雑音がサーキュレータ２
を通して受信部３に漏洩されることが防止される。
ータ２により受信部３と送信部４とが直接接続されるこ
とはないものの、受信時にＴＷＴ５が動作されている
と、ＴＷＴ５で発生された動作雑音がサーキュレータ２
を通して受信部３に漏洩し、受信部３におけるレーダ探
知能力を低下させてしまう。このため、同図に示したレ
ーダ装置では、仮想線で示すように、ＴＷＴ５の電子ビ
ームをオン，オフする制御回路８が設けられ、送受信の
切替に同期して選択的に動作されるように構成する試み
がなされている。このように構成すると、受信時には制
御回路８がＴＷＴ５の電子ビームをオフするため、ＴＷ
Ｔ５の動作が停止され、したがってＴＷＴ５で動作雑音
が発生されることはなく、動作雑音がサーキュレータ２
を通して受信部３に漏洩されることが防止される。
【０００４】
【発明が解決しようとする課題】このような構成では、
ＴＷＴ５の電子ビームを送受信の切替に同期して制御回
路８でオン，オフ制御する必要があるが、通常ではレー
ダ装置の送受信の切替は極めて高速に行われるため、制
御回路８ではこれに追従させて高速に制御回路をオン，
オフ動作することが要求される。また、このオン，オフ
制御時には、極めて短時間にＴＷＴの動作条件に合致す
る電圧制御が必要とされ、しかもその扱う電圧は高圧で
ある。したがって、制御回路８の構成が極めて複雑なも
のとなり、かつ高速な切替に対する追従性には限界があ
るため、この種のレーダ装置を実用化することが困難な
現状となっている。本発明の目的は、受信時におけるＴ
ＷＴ雑音の漏洩を防止して、レーダ探知能力の劣化を防
止するレーダ装置を提供することにある。
ＴＷＴ５の電子ビームを送受信の切替に同期して制御回
路８でオン，オフ制御する必要があるが、通常ではレー
ダ装置の送受信の切替は極めて高速に行われるため、制
御回路８ではこれに追従させて高速に制御回路をオン，
オフ動作することが要求される。また、このオン，オフ
制御時には、極めて短時間にＴＷＴの動作条件に合致す
る電圧制御が必要とされ、しかもその扱う電圧は高圧で
ある。したがって、制御回路８の構成が極めて複雑なも
のとなり、かつ高速な切替に対する追従性には限界があ
るため、この種のレーダ装置を実用化することが困難な
現状となっている。本発明の目的は、受信時におけるＴ
ＷＴ雑音の漏洩を防止して、レーダ探知能力の劣化を防
止するレーダ装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、サーキュレー
タを介して受信部に接続される送信部に設けられるＴＷ
Ｔの出力端に、受信時のみ減衰動作を行う減衰回路を備
えている。減衰回路は、ＴＷＴの出力路に介挿したλ／
４伝送線路と、このλ／４伝送線路の両端部にそれぞれ
接続され、ＰＩＮダイオードで終端したλ／４＋ｎλ／
２（ｎは０，１，２，…の任意の整数）伝送線路からな
る第１及び第２の伝送線路と、ＰＩＮダイオードを送受
信の切換えに同期して短絡動作又は開放動作させる制御
回路とで構成される。例えば、制御回路は、送信時にＰ
ＩＮダイオードを短絡動作させ、受信時に開放動作させ
る。また、第１及び第２の伝送線路は、それぞれＰＩＮ
ダイオードで終端された複数のλ／４＋ｎλ／２伝送線
路を並列接続して伝送線路群として構成される。
タを介して受信部に接続される送信部に設けられるＴＷ
Ｔの出力端に、受信時のみ減衰動作を行う減衰回路を備
えている。減衰回路は、ＴＷＴの出力路に介挿したλ／
４伝送線路と、このλ／４伝送線路の両端部にそれぞれ
接続され、ＰＩＮダイオードで終端したλ／４＋ｎλ／
２（ｎは０，１，２，…の任意の整数）伝送線路からな
る第１及び第２の伝送線路と、ＰＩＮダイオードを送受
信の切換えに同期して短絡動作又は開放動作させる制御
回路とで構成される。例えば、制御回路は、送信時にＰ
ＩＮダイオードを短絡動作させ、受信時に開放動作させ
る。また、第１及び第２の伝送線路は、それぞれＰＩＮ
ダイオードで終端された複数のλ／４＋ｎλ／２伝送線
路を並列接続して伝送線路群として構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、送受
信共用アンテナＡＮＴのアンテナ接続端１にサーキュレ
ータ２を介して受信部３と送信部４とを接続している。
送信部４にはＴＷＴ５が設けられ、入力端６に入力され
る送信信号を電力増幅する。また、送信部４には雑音減
衰回路７が設けられており、この雑音減衰回路７は前記
ＴＷＴ５とサーキュレータ２との間に介挿され、ＴＷＴ
５で発生される動作雑音を減衰させるように動作され
る。即ち、このレーダ装置では、送受信共用アンテナＡ
ＮＴで受信された信号はサーキュレータ２を通して受信
部３で受信される。また、入力端６に入力された送信信
号はＴＷＴ５で必要な送信電力にまで増幅され、雑音減
衰回路７を通された上でサーキュレータ２を通して送受
信共用アンテナに供給され、ここから送信されるように
構成される。
る。図１は本発明の一実施例のブロック図であり、送受
信共用アンテナＡＮＴのアンテナ接続端１にサーキュレ
ータ２を介して受信部３と送信部４とを接続している。
送信部４にはＴＷＴ５が設けられ、入力端６に入力され
る送信信号を電力増幅する。また、送信部４には雑音減
衰回路７が設けられており、この雑音減衰回路７は前記
ＴＷＴ５とサーキュレータ２との間に介挿され、ＴＷＴ
５で発生される動作雑音を減衰させるように動作され
る。即ち、このレーダ装置では、送受信共用アンテナＡ
ＮＴで受信された信号はサーキュレータ２を通して受信
部３で受信される。また、入力端６に入力された送信信
号はＴＷＴ５で必要な送信電力にまで増幅され、雑音減
衰回路７を通された上でサーキュレータ２を通して送受
信共用アンテナに供給され、ここから送信されるように
構成される。
【０００７】前記雑音減衰回路７は、ＴＷＴ５からサー
キュレータ２に至る経路に介挿されたアイソレータ１
０、及びλ／４伝送線路１１と、このλ／４伝送線路１
１の入力側端に接続した第１の伝送線路群１２と、同様
にλ／４伝送線路１１の出力側端に接続した第２の伝送
線路群１３と、これら第１及び第２の伝送線路群の他端
を開放又は短絡動作させるための制御回路１４とで構成
される。前記第１の伝送線路群１２は、並列接続された
複数のλ／４伝送線路１５（１５ａ，１５ｂ，…）と、
これらλ／４伝送線路１５の他端にそれぞれ接続される
複数のＰＩＮダイオード１６（１６ａ，１６ｂ，…）と
で構成される。同様に、前記第２の伝送線路群１３は、
並列接続された複数のλ／４伝送線路１７（１７ａ，１
７ｂ，…）と、これらλ／４伝送線路１７の他端にそれ
ぞれ接続される複数のＰＩＮダイオード１８（１８ａ，
１８ｂ，…）とで構成される。また、前記制御回路１４
は、送受信の切替に同期して入力される制御信号、ここ
ではバイアス制御信号Ａに基づいて前記各ＰＩＮダイオ
ード１６，１８に供給するバイアスを変化させ、これに
よりＰＩＮダイオード１６，１８の動作インピーダンス
を変化させ、各λ／４伝送線路１５，１７の他端を開放
させ、或いは短絡させる制御を行う。
キュレータ２に至る経路に介挿されたアイソレータ１
０、及びλ／４伝送線路１１と、このλ／４伝送線路１
１の入力側端に接続した第１の伝送線路群１２と、同様
にλ／４伝送線路１１の出力側端に接続した第２の伝送
線路群１３と、これら第１及び第２の伝送線路群の他端
を開放又は短絡動作させるための制御回路１４とで構成
される。前記第１の伝送線路群１２は、並列接続された
複数のλ／４伝送線路１５（１５ａ，１５ｂ，…）と、
これらλ／４伝送線路１５の他端にそれぞれ接続される
複数のＰＩＮダイオード１６（１６ａ，１６ｂ，…）と
で構成される。同様に、前記第２の伝送線路群１３は、
並列接続された複数のλ／４伝送線路１７（１７ａ，１
７ｂ，…）と、これらλ／４伝送線路１７の他端にそれ
ぞれ接続される複数のＰＩＮダイオード１８（１８ａ，
１８ｂ，…）とで構成される。また、前記制御回路１４
は、送受信の切替に同期して入力される制御信号、ここ
ではバイアス制御信号Ａに基づいて前記各ＰＩＮダイオ
ード１６，１８に供給するバイアスを変化させ、これに
よりＰＩＮダイオード１６，１８の動作インピーダンス
を変化させ、各λ／４伝送線路１５，１７の他端を開放
させ、或いは短絡させる制御を行う。
【０００８】前記雑音減衰回路１４の動作を図２の動作
タイミング図に基づいて説明する。同図において、αは
受信時間領域、βは送信時間領域である。そして、制御
回路１４に入力されるバイアス制御信号Ａは送信信号Ｂ
に同期がとられている。送信時間領域βにおいては、制
御回路１４に入力されるバイアス制御信号Ａはハイレベ
ルであり、これによりＰＩＮダイオード１６，１８の動
作インピーダンスを短絡インピーダンスとする。これに
より、送信時には、λ／４伝送線路１１に第１及び第２
の伝送線路群１２，１３が接続されていないのと等価と
なり、ＴＷＴ５からの出力電力は減衰されることなくλ
／４伝送線路１１を通ってサーキュレータ２に送られ、
更に送受信共用アンテナＡＮＴに供給され、送信され
る。
タイミング図に基づいて説明する。同図において、αは
受信時間領域、βは送信時間領域である。そして、制御
回路１４に入力されるバイアス制御信号Ａは送信信号Ｂ
に同期がとられている。送信時間領域βにおいては、制
御回路１４に入力されるバイアス制御信号Ａはハイレベ
ルであり、これによりＰＩＮダイオード１６，１８の動
作インピーダンスを短絡インピーダンスとする。これに
より、送信時には、λ／４伝送線路１１に第１及び第２
の伝送線路群１２，１３が接続されていないのと等価と
なり、ＴＷＴ５からの出力電力は減衰されることなくλ
／４伝送線路１１を通ってサーキュレータ２に送られ、
更に送受信共用アンテナＡＮＴに供給され、送信され
る。
【０００９】一方、受信時間領域αにおいては、バイア
ス制御信号Ａはロウレベルであり、これによりＰＩＮダ
イオード１６，１８の動作インピーダンスを開放インピ
ーダンスとする。これにより、受信時にはλ／４伝送線
路１１の両端を短絡したのと等価となり、λ／４伝送線
路１１の入力端のインピーダンスは短絡状態となり、Ｔ
ＷＴ５で発生される動作雑音はこの点で反射され、更に
アイソレータ１０により吸収される。したがって、受信
時にＴＷＴ５で発生される動作雑音がサーキュレータ２
を通して受信部３に漏洩されることはなく、受信部３に
おける探知能力を劣化させることはない。また、この構
成では、ＴＷＴ５を連続して動作させておくことができ
るため、ＴＷＴ５の電子ビームをオン，オフ制御する必
要がなく、このオン，オフ制御を行うための複雑な回路
は不要となる。
ス制御信号Ａはロウレベルであり、これによりＰＩＮダ
イオード１６，１８の動作インピーダンスを開放インピ
ーダンスとする。これにより、受信時にはλ／４伝送線
路１１の両端を短絡したのと等価となり、λ／４伝送線
路１１の入力端のインピーダンスは短絡状態となり、Ｔ
ＷＴ５で発生される動作雑音はこの点で反射され、更に
アイソレータ１０により吸収される。したがって、受信
時にＴＷＴ５で発生される動作雑音がサーキュレータ２
を通して受信部３に漏洩されることはなく、受信部３に
おける探知能力を劣化させることはない。また、この構
成では、ＴＷＴ５を連続して動作させておくことができ
るため、ＴＷＴ５の電子ビームをオン，オフ制御する必
要がなく、このオン，オフ制御を行うための複雑な回路
は不要となる。
【００１０】なお、第１の伝送線路群１２と第２の伝送
線路群１２は、理論的にはそれぞれ１つの伝送線路とＰ
ＩＮダイオードで構成することは可能であるが、実際に
は送信時にＰＩＮダイオードを理想的な短絡状態にする
ことが難しいため、ＴＷＴからの電力のうち一部が損失
としてＰＩＮダイオードで消費される。したがって、こ
の損失がＰＩＮダイオードの損失定格を超えないように
するため、複数の伝送線路とＰＩＮダイオードを並列接
続し、損失を各ＰＩＮダイオードで分担するようにして
いる。
線路群１２は、理論的にはそれぞれ１つの伝送線路とＰ
ＩＮダイオードで構成することは可能であるが、実際に
は送信時にＰＩＮダイオードを理想的な短絡状態にする
ことが難しいため、ＴＷＴからの電力のうち一部が損失
としてＰＩＮダイオードで消費される。したがって、こ
の損失がＰＩＮダイオードの損失定格を超えないように
するため、複数の伝送線路とＰＩＮダイオードを並列接
続し、損失を各ＰＩＮダイオードで分担するようにして
いる。
【００１１】ここで、図１に示した実施例における第１
及び第２の伝送線路群１２，１３を構成する複数のλ／
４伝送線路１５，１７は、λ／４＋ｎλ／２（ｎは０，
１，２，…任意の整数）を満たす長さであればよい。即
ち、図１の例ではｎが０の場合であり、ｎが１の場合に
は図３に示すように、各伝送線路１５′，１７′をλ／
４＋λ／２の長さに構成すればよい。ｎが３以上の場合
も同様である。また、各伝送線路１５，１７の長さを中
心周波数の波長から僅かだけずらせることにより、ずら
した分に相当する帯域の拡大を見込むことも可能であ
る。
及び第２の伝送線路群１２，１３を構成する複数のλ／
４伝送線路１５，１７は、λ／４＋ｎλ／２（ｎは０，
１，２，…任意の整数）を満たす長さであればよい。即
ち、図１の例ではｎが０の場合であり、ｎが１の場合に
は図３に示すように、各伝送線路１５′，１７′をλ／
４＋λ／２の長さに構成すればよい。ｎが３以上の場合
も同様である。また、各伝送線路１５，１７の長さを中
心周波数の波長から僅かだけずらせることにより、ずら
した分に相当する帯域の拡大を見込むことも可能であ
る。
【００１２】
【発明の効果】以上説明したように本発明は、送信部に
設けられたＴＷＴの出力端に、受信時のみ減衰動作を行
う減衰回路を設けているので、ＴＷＴで発生される雑音
を受信時に減衰回路により減衰させて受信部への漏洩を
防止することができるので、受信時にＴＷＴの動作を停
止させることなく、ＴＷＴの動作雑音が受信部に漏洩す
ることを防止でき、受信部における探知能力の劣化を回
避するとともに、ＴＷＴをオン，オフ制御するための複
雑な回路構成が不要となり、レーダ装置の信頼性を高
め、かつ構成の簡略化を図ることができる。また、減衰
回路は、λ／４伝送線路と、その両端部にそれぞれ接続
されてＰＩＮダイオードで終端した第１及び第２の伝送
線路とを有し、制御回路により受信時にのみＰＩＮダイ
オードを開放動作させることにより、受信時のみ減衰動
作を行うことができ、制御回路を複雑化することなく、
しかも簡易な制御動作で受信時におけるＴＷＴの動作雑
音の漏洩を防止することができる。更に、第１及び第２
の伝送線路を、複数の伝送線路で構成した伝送線路群と
して構成することにより、ＰＩＮダイオードにおける損
失を複数のＰＩＮダイオードに分担させ、ＰＩＮダイオ
ードの損失定格を確保することができる。
設けられたＴＷＴの出力端に、受信時のみ減衰動作を行
う減衰回路を設けているので、ＴＷＴで発生される雑音
を受信時に減衰回路により減衰させて受信部への漏洩を
防止することができるので、受信時にＴＷＴの動作を停
止させることなく、ＴＷＴの動作雑音が受信部に漏洩す
ることを防止でき、受信部における探知能力の劣化を回
避するとともに、ＴＷＴをオン，オフ制御するための複
雑な回路構成が不要となり、レーダ装置の信頼性を高
め、かつ構成の簡略化を図ることができる。また、減衰
回路は、λ／４伝送線路と、その両端部にそれぞれ接続
されてＰＩＮダイオードで終端した第１及び第２の伝送
線路とを有し、制御回路により受信時にのみＰＩＮダイ
オードを開放動作させることにより、受信時のみ減衰動
作を行うことができ、制御回路を複雑化することなく、
しかも簡易な制御動作で受信時におけるＴＷＴの動作雑
音の漏洩を防止することができる。更に、第１及び第２
の伝送線路を、複数の伝送線路で構成した伝送線路群と
して構成することにより、ＰＩＮダイオードにおける損
失を複数のＰＩＮダイオードに分担させ、ＰＩＮダイオ
ードの損失定格を確保することができる。
【図１】本発明のレーダ装置の要部の構成を示すブロッ
ク図である。
ク図である。
【図２】雑音減衰回路の動作を説明するためのタイミン
グ図である。
グ図である。
【図３】雑音減衰回路の変形例を示すブロック図であ
る。
る。
【図４】従来のレーダ装置の一部のブロック図である。
２ サーキュレータ ３ 受信部 ４ 送信部 ５ ＴＷＴ ７ 雑音減衰回路 １０ アイソレータ １１ λ／４伝送線路 １２ 第１の伝送線路群 １３ 第２の伝送線路群 １４ 制御回路 １５，１７ λ／２＋ｎλ／２伝送線路 １６，１８ ＰＩＮダイオード
Claims (4)
- 【請求項１】 送受信共用アンテナと、このアンテナに
サーキュレータを介して接続される送信部及び受信部と
を有し、前記送信部は最終電力増幅器としての進行波管
を用いた増幅回路を備えるレーダ装置において、前記進
行波管の出力端に、受信時のみ減衰動作を行う減衰回路
を備えることを特徴とするレーダ装置。 - 【請求項２】 減衰回路は、進行波管の出力路に介挿し
たλ／４伝送線路と、このλ／４伝送線路の両端部にそ
れぞれ接続され、ＰＩＮダイオードで終端したλ／４＋
ｎλ／２（ｎは０，１，２，…の任意の整数）伝送線路
からなる第１及び第２の伝送線路と、前記ＰＩＮダイオ
ードを送受信の切換えに同期して短絡動作又は開放動作
させる制御回路とを備える請求項１のレーダ装置。 - 【請求項３】 制御回路は、送信時にＰＩＮダイオード
を短絡動作させ、受信時に開放動作させる請求項２のレ
ーダ装置。 - 【請求項４】 第１及び第２の伝送線路は、それぞれＰ
ＩＮダイオードで終端された複数のλ／４＋ｎλ／２伝
送線路を並列接続して伝送線路群として構成されてなる
請求項２又は３のレーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5081103A JPH0812242B2 (ja) | 1993-03-17 | 1993-03-17 | レーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5081103A JPH0812242B2 (ja) | 1993-03-17 | 1993-03-17 | レーダ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06273514A JPH06273514A (ja) | 1994-09-30 |
| JPH0812242B2 true JPH0812242B2 (ja) | 1996-02-07 |
Family
ID=13737056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5081103A Expired - Lifetime JPH0812242B2 (ja) | 1993-03-17 | 1993-03-17 | レーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812242B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011164B2 (ja) * | 1997-11-14 | 2000-02-21 | 日本電気株式会社 | レーダ装置 |
| KR20020054387A (ko) * | 2000-12-28 | 2002-07-08 | 박태진 | 레이더 시험장비에서 2차 표적을 제거하는 장치 및 방법 |
| DE102009026767A1 (de) * | 2009-06-05 | 2010-12-09 | Robert Bosch Gmbh | Radarsensor mit Störsignalkompensation |
-
1993
- 1993-03-17 JP JP5081103A patent/JPH0812242B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06273514A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU770637B2 (en) | A radio transceiver and a method of preventing transmission spurious response | |
| US7058368B2 (en) | Adaptive feedforward noise cancellation circuit | |
| KR101010844B1 (ko) | 송수신기 | |
| US6591086B1 (en) | Enhanced time division duplexing (TDD) transceiver circuitry | |
| EP0923811B1 (en) | Circulator usage in time division duplex radios | |
| EP1059735A1 (en) | Communication device | |
| US5913154A (en) | VSWR control technique for terminal products with linear modulation | |
| JPH09312587A (ja) | 無線通信装置 | |
| JPH0152923B2 (ja) | ||
| JP7392016B2 (ja) | レーダーリミッタ歪み補償 | |
| GB2414879A (en) | Radar receiver having an even harmonic mixer with an anti-parallel diode pair | |
| JPH0812242B2 (ja) | レーダ装置 | |
| JP2000091943A (ja) | 無線通信装置 | |
| US7013114B2 (en) | Impedence-matched transmitting device having high interference immunity | |
| US2909655A (en) | Combination mixer-duplexer | |
| US6466773B1 (en) | Reflective power splitter for redundant receivers | |
| JP3105820B2 (ja) | 無線装置の相互変調歪低減回路 | |
| JPS5888907A (ja) | 速信ミキサ | |
| US4313223A (en) | Signal-amplification frequency-conversion apparatus having a common active component | |
| JPH05283901A (ja) | 高周波スイッチ回路 | |
| KR100299249B1 (ko) | 레이다시스템의 누설전력 제거장치 | |
| KR100234206B1 (ko) | 위상상쇄형 수신기 보호장치 | |
| KR20060066198A (ko) | 시분할복신 무선통신시스템의 전력증폭기 장치 | |
| JP2000183760A (ja) | 送信回路 | |
| JPH04286978A (ja) | レーダー用フロントエンド |