JPH08116092A - Semiconductor light emitting element and its manufacture - Google Patents

Semiconductor light emitting element and its manufacture

Info

Publication number
JPH08116092A
JPH08116092A JP21562595A JP21562595A JPH08116092A JP H08116092 A JPH08116092 A JP H08116092A JP 21562595 A JP21562595 A JP 21562595A JP 21562595 A JP21562595 A JP 21562595A JP H08116092 A JPH08116092 A JP H08116092A
Authority
JP
Japan
Prior art keywords
layer
light emitting
compound semiconductor
emitting device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21562595A
Other languages
Japanese (ja)
Inventor
Yukio Shakuda
幸男 尺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP21562595A priority Critical patent/JPH08116092A/en
Publication of JPH08116092A publication Critical patent/JPH08116092A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: To provide a semiconductor light emitting element wherein the generation of crystal defect and dislocation due to the mismatching of lattice constant and the difference of thermal expansion coefficients are restrained to the utmost, and cleavage is possible, and a manufacturing method of the element. CONSTITUTION: Nitride gallium based compound semiconductors 4-9 are laminated on the main surface of a substrate 3 of III-V compound semiconductor, such as GaAs, InAs, GaP, and InP, wherein As or P atoms are the outermost surface, and a light emitting element is constituted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体発光素子およ
びその製法に関する。さらに詳しくは、青色発光に好適
なチッ化ガリウム系化合物半導体を用いた半導体発光素
子およびその製法に関する。
TECHNICAL FIELD The present invention relates to a semiconductor light emitting device and a method for manufacturing the same. More specifically, it relates to a semiconductor light emitting device using a gallium nitride based compound semiconductor suitable for blue light emission and a method for manufacturing the same.

【0002】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のGaとV族元素のNとの化合物または
III 族元素のGaの一部がAl、Inなど他のIII 族元
素と置換したものおよび/またはV族元素のNの一部が
P、Asなど他のV族元素と置換した化合物からなる半
導体をいう。
Here, a gallium nitride compound semiconductor is a compound of a group III element Ga and a group V element N or
A semiconductor made of a compound in which a part of Ga of the group III element is replaced with another group III element such as Al and In and / or a part of N of the group V element is replaced with another group V element such as P and As. Say.

【0003】また、半導体発光素子とは、pn接合また
はpinなどダブルヘテロ接合を有する発光ダイオード
(以下、LEDという)、スーパルミネッセントダイオ
ード(SLD)または半導体レーザダイオード(LD)
などの光を発生する半導体素子をいう。
A semiconductor light emitting device is a light emitting diode (hereinafter referred to as LED) having a double heterojunction such as a pn junction or a pin, a super luminescent diode (SLD) or a semiconductor laser diode (LD).
A semiconductor element that emits light.

【0004】[0004]

【従来の技術】従来青色のLEDは赤色や緑色に比べて
輝度が小さく実用化に難点があったが、近年チッ化ガリ
ウム系化合物半導体を用い、Mgをドーパントした低抵
抗のp型半導体層がえられたことにより、輝度が向上し
脚光をあびている。
2. Description of the Related Art Conventionally, blue LEDs have a lower brightness than red and green and are difficult to put into practical use. In recent years, however, gallium nitride compound semiconductors have been used, and a low resistance p-type semiconductor layer doped with Mg has been formed. As a result, the brightness is improved and it is in the limelight.

【0005】従来のチッ化ガリウム系のLEDは、たと
えば図5に示されるような構造になっている。このLE
Dを製造するには、まずサファイア(Al2 3 単結
晶)基板21に400〜700℃の低温で有機金属化合
物気相成長法(以下、MOCVD法という)によりキャ
リアガスH2 とともに有機金属化合物ガスであるトリメ
チルガリウム(以下、TMGという)およびアンモニア
(NH3 )を供給し、GaNからなる低温バッファ層2
2を0.01〜0.2μm程度形成し、ついで700〜
1200℃の高温で同じガスを供給し同じ組成のn型の
GaNからなる高温バッファ層23を2〜5μm程度形
成する。
A conventional gallium nitride based LED has a structure as shown in FIG. 5, for example. This LE
In order to manufacture D, first, a sapphire (Al 2 O 3 single crystal) substrate 21 is formed at a low temperature of 400 to 700 ° C. by a metal organic compound vapor phase growth method (hereinafter referred to as MOCVD method) together with a carrier gas H 2 and an organic metal compound. A low temperature buffer layer 2 made of GaN by supplying trimethylgallium (hereinafter referred to as TMG) and ammonia (NH 3 ) which are gases
2 is formed in the range of 0.01 to 0.2 μm, and then 700 to
The same gas is supplied at a high temperature of 1200 ° C. to form the high temperature buffer layer 23 made of n-type GaN having the same composition in a thickness of about 2 to 5 μm.

【0006】ついで前述のガスにさらにトリメチルアル
ミニウム(以下、TMAという)のガスを供給してn型
のAlx Ga1-x N(0<x<1)からなるn型クラッ
ド層24を0.1〜0.3μm程度形成し、ダブルヘテ
ロ接合形成のためのn型クラッド層を形成する。これら
のn型層を形成するには、SiH4 などの原料ガスを同
時に導入する。
Then, a gas of trimethylaluminum (hereinafter referred to as TMA) is further supplied to the above-mentioned gas to form an n-type clad layer 24 of n-type Al x Ga 1 -x N (0 <x <1). The thickness is about 1 to 0.3 μm, and an n-type clad layer for forming a double heterojunction is formed. To form these n-type layers, a source gas such as SiH 4 is introduced at the same time.

【0007】つぎに、クラッド層の組成よりAlの量を
減らしInの量を多くしてバンドギャップエネルギーが
クラッド層のそれより小さくなる材料、たとえばGay
In1-y N(0<y≦1)からなる活性層25を形成す
る。
Next, a material having a bandgap energy smaller than that of the cladding layer, for example, Ga y , is produced by reducing the Al content and increasing the In content relative to the composition of the cladding layer.
An active layer 25 made of In 1-y N (0 <y ≦ 1) is formed.

【0008】ついで、n型クラッド層の形成と同じ原料
ガスにさらにp型不純物としてのMgまたはZnのため
のビスシクロペンタジエニルマグネシウム(以下、Cp
2 Mgという)またはジメチル亜鉛(以下、DMZnと
いう)の有機金属化合物ガスを加えて反応管に導入し、
p型Alx Ga1-x Nからなるp型クラッド層26を形
成する。
Then, biscyclopentadienyl magnesium (hereinafter, Cp) for Mg or Zn as a p-type impurity is added to the same source gas as that for forming the n-type clad layer.
2 Mg) or dimethylzinc (hereinafter referred to as DMZn) organometallic compound gas is added and introduced into the reaction tube,
A p - type clad layer 26 made of p - type Al x Ga 1-x N is formed.

【0009】さらにキャップ層27とするため、前述と
同様のガスを供給してp型のGaN層を気相成長させ
る。
Further, in order to form the cap layer 27, the same gas as described above is supplied to vapor-deposit the p-type GaN layer.

【0010】そののち、SiO2 などの保護膜を半導体
の成長層表面全面に設け、400〜800℃、20〜6
0分間程度のアニールを行い、p型層であるキャップ層
27およびp型クラッド層26の活性化を図る。ついで
保護膜を除去したのちn型の電極を形成するため、レジ
ストを塗布しパターニングして、図5に示されるよう
に、成長した各半導体層の一部をアルゴンガスおよび塩
素ガス雰囲気でのドライエッチングを行ってn型GaN
からなる高温バッファ層23を露出させる。ついでA
u、Alなどの金属膜をスパッタリングなどにより形成
して両電極28、29を形成し、ダイシングすることに
よりLEDチップを形成している。
After that, a protective film such as SiO 2 is provided on the entire surface of the semiconductor growth layer, and the temperature is 400 to 800 ° C. and 20 to 6 ° C.
Annealing is performed for about 0 minutes to activate the p-type cap layer 27 and the p-type cladding layer 26. Then, after removing the protective film, in order to form an n-type electrode, a resist is applied and patterned, and as shown in FIG. 5, a part of each grown semiconductor layer is dried in an argon gas and chlorine gas atmosphere. N-type GaN by etching
The high temperature buffer layer 23 consisting of is exposed. Then A
A metal film of u, Al or the like is formed by sputtering or the like to form both electrodes 28 and 29, and the LED chip is formed by dicing.

【0011】[0011]

【発明が解決しようとする課題】従来のチッ化ガリウム
系化合物半導体を用いた半導体発光素子は裏面側がサフ
ァイア基板で絶縁体であるため、裏面側の電極をとるた
めにエッチングなどの複雑なプロセスが必要となる。
A conventional semiconductor light emitting device using a gallium nitride-based compound semiconductor has a sapphire substrate on the back side and is an insulator. Therefore, a complicated process such as etching is required to form an electrode on the back side. Will be needed.

【0012】また、サファイア基板は高温に耐えること
ができ、比較的種々の結晶面に合わせることができるた
め有利に用いられているが、サファイア基板とチッ化ガ
リウム系化合物半導体結晶との格子定数はそれぞれ4.
758Åと3.189Åで相当異なり、さらに熱膨脹係
数も異なるため、図6のAに示されるように、サファイ
ア基板と接するバッファ層に転位や結晶欠陥が発生し、
その結晶欠陥が動作層であるチッ化ガリウム系化合物半
導体単結晶層にも進展し動作領域が狭くなるとともに、
半導体層の光学的品質も低下するという問題がある。
Further, the sapphire substrate can withstand high temperatures and can be adjusted to relatively various crystal planes, so that it is advantageously used. However, the lattice constant of the sapphire substrate and the gallium nitride compound semiconductor crystal is Each 4.
Since 758Å and 3.189Å are significantly different and the thermal expansion coefficient is also different, dislocations and crystal defects occur in the buffer layer in contact with the sapphire substrate, as shown in A of FIG.
The crystal defects propagate to the gallium nitride-based compound semiconductor single crystal layer, which is the operating layer, and the operating region becomes narrower.
There is a problem that the optical quality of the semiconductor layer also deteriorates.

【0013】さらに、サファイア基板を劈開することは
できず、前述の構造では劈開により半導体発光素子チッ
プを製造することができないため、半導体レーザのよう
に端面が精度のよい平行な2つの鏡面を必要とするデバ
イスには不向きであるという問題がある。
Further, since the sapphire substrate cannot be cleaved and the semiconductor light emitting device chip cannot be manufactured by the cleavage in the above-described structure, it is necessary to provide two parallel mirror surfaces with high precision like the semiconductor laser. There is a problem that the device is not suitable for.

【0014】本発明はこのような問題を解決し、格子定
数の不整合や熱膨張係数の相違に基づく結晶欠陥や転位
の発生を極力抑えた半導体発光素子およびその製法を提
供することを目的とする。
It is an object of the present invention to solve the above problems and provide a semiconductor light emitting device in which the occurrence of crystal defects and dislocations due to the mismatch of lattice constants and the difference in thermal expansion coefficient is suppressed as much as possible, and a manufacturing method thereof. To do.

【0015】本発明のさらに他の目的は半導体レーザの
ように端面に平行な2つの鏡面を必要とする半導体発光
素子にもチッ化ガリウム系化合物半導体を用いて劈開に
より端面の鏡面をうることができる半導体発光素子およ
びその製法を提供することを目的とする。
Still another object of the present invention is to use a gallium nitride-based compound semiconductor in a semiconductor light emitting device such as a semiconductor laser which requires two mirror surfaces parallel to the end surface and to obtain the end surface mirror surface by cleaving. An object of the present invention is to provide a semiconductor light emitting device that can be manufactured and a method for manufacturing the same.

【0016】[0016]

【課題を解決するための手段】本発明の半導体発光素子
は、III-V族化合物半導体基板上に積層されたチッ化ガ
リウム系化合物半導体層を構成要素とする。
The semiconductor light emitting device of the present invention comprises a gallium nitride based compound semiconductor layer laminated on a III-V compound semiconductor substrate.

【0017】前記チッ化ガリウム系化合物半導体層が、
前記III-V族化合物半導体のV族の原子を最表面とした
基板上に積層されることにより、界面での格子整合が好
ましいものとなる。
The gallium nitride based compound semiconductor layer is
By stacking the group V atom of the III-V group compound semiconductor on the outermost surface, the lattice matching at the interface becomes preferable.

【0018】前記III-V族化合物半導体基板がガリウム
ヒ素であると、バッファ層にガリウムを含む構造の半導
体発光素子のために好ましい。
It is preferable that the III-V compound semiconductor substrate is gallium arsenide for a semiconductor light emitting device having a structure containing gallium in the buffer layer.

【0019】前記III-V族化合物半導体基板がインジウ
ムヒ素であると、バッファ層にインジウムを含む構造の
半導体発光素子のために好ましい。
It is preferable that the III-V compound semiconductor substrate is indium arsenide for a semiconductor light emitting device having a structure in which the buffer layer contains indium.

【0020】前記III-V族化合物半導体基板がガリウム
リンであると、バッファ層にガリウムを含む、または発
光波長が550nm以上の半導体発光素子のために好ま
しい。
When the III-V compound semiconductor substrate is gallium phosphide, it is preferable for a semiconductor light emitting device that contains gallium in the buffer layer or has an emission wavelength of 550 nm or more.

【0021】前記III-V族化合物半導体基板がインジウ
ムリンであると、バッファ層にインジウムを含む構造の
半導体発光素子のために好ましい。
It is preferable that the III-V compound semiconductor substrate is indium phosphide for a semiconductor light emitting device having a structure in which the buffer layer contains indium.

【0022】前記チッ化ガリウム系化合物半導体層が、
p型層およびn型層を含む複数の層であり、かつ発光の
ための活性層を有することが、簡単に発光素子を実現す
るための構造として好ましい。
The gallium nitride based compound semiconductor layer is
It is preferable to have a plurality of layers including a p-type layer and an n-type layer and to have an active layer for light emission as a structure for easily realizing a light emitting element.

【0023】前記チッ化ガリウム系化合物半導体層が、
バッファ層、下部クラッド層、活性層、上部クラッド
層、キャップ層からなることが、発光素子が実現するた
めの構造として好ましい。
The gallium nitride based compound semiconductor layer is
It is preferable that the structure includes a buffer layer, a lower clad layer, an active layer, an upper clad layer, and a cap layer for realizing a light emitting device.

【0024】前記バッファ層がn型Gaz In1-z
(0<z≦1)、前記下部クラッド層がn型Alx Ga
1-x N(0<x<1)、前記活性層がGay In1-y
(0<y≦1)、前記上部クラッド層がp型Alx Ga
1-x N(0<x<1)、前記キャップ層がp型GaNで
あると、ダブルヘテロ構造を有する発光素子を実現する
ために好ましい。
The buffer layer is n-type Ga z In 1 -z N
(0 <z ≦ 1), the lower cladding layer is n-type Al x Ga
1-x N (0 <x <1), the active layer is Ga y In 1-y N
(0 <y ≦ 1), the upper cladding layer is p-type Al x Ga
1-xN (0 <x <1) and it is preferable that the cap layer is p-type GaN in order to realize a light emitting device having a double hetero structure.

【0025】本発明の半導体発光素子の製法は、III-V
族化合物半導体基板を用意する工程、前記III-V族化合
物半導体基板の主面上にチッ化ガリウム系化合物半導体
バッファ層を積層する工程、前記バッファ層上にチッ化
ガリウム系化合物半導体からなる下部クラッド層、活性
層、上部クラッド層およびキャップ層を結晶格子を整合
させて順次積層する工程、前記キャップ層上および前記
III-V族化合物半導体基板の裏面に電極を形成する工
程、および素子ごとにチップを劈開する工程を有する。
The manufacturing method of the semiconductor light emitting device of the present invention is III-V.
Preparing a Group III compound semiconductor substrate, stacking a gallium nitride based compound semiconductor buffer layer on the main surface of the III-V group compound semiconductor substrate, lower clad made of gallium nitride based compound semiconductor on the buffer layer A layer, an active layer, an upper clad layer and a cap layer, which are sequentially laminated with their crystal lattices aligned, on the cap layer and
The method includes a step of forming an electrode on the back surface of the III-V compound semiconductor substrate and a step of cleaving the chip for each element.

【0026】前記バッファ層を積層する工程は、低温に
より低温バッファ層を形成する工程と、それに続いて高
温で高温バッファ層を形成する工程であることが、クラ
ッド層や活性層の結晶欠陥や転位の発生を防止する上で
好ましい。
The step of stacking the buffer layer is a step of forming a low temperature buffer layer at a low temperature and a step of subsequently forming a high temperature buffer layer at a high temperature. It is preferable in preventing the occurrence of

【0027】前記バッファ層がn型Gaz In1-z
(0<z≦1)、前記下部クラッド層がn型Alx Ga
1-x N(0<x<1)、前記活性層がGay In1-y
(0<y≦1)、前記上部クラッド層がp型Alx Ga
1-x N(0<x<1)、前記キャップ層がp型GaNで
あることが、ダブルヘテロ構造を有する発光素子を実現
するために好ましい。
The buffer layer is n-type Ga z In 1 -z N
(0 <z ≦ 1), the lower cladding layer is n-type Al x Ga
1-x N (0 <x <1), the active layer is Ga y In 1-y N
(0 <y ≦ 1), the upper cladding layer is p-type Al x Ga
It is preferable that 1-x N (0 <x <1) and the cap layer be p-type GaN in order to realize a light emitting device having a double hetero structure.

【0028】前記III-V族化合物半導体基板が、V族の
原子を最表面とする面を主面として用意されていること
が、界面での良好な格子整合のために好ましい。
It is preferable that the III-V group compound semiconductor substrate is prepared with the surface having the group V atom as the outermost surface as the main surface for good lattice matching at the interface.

【0029】[0029]

【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子を製法に従って説明する。図1は本
発明の半導体発光素子の製法の一実施形態の工程断面説
明図、図2〜4は本発明の半導体発光素子の具体的な実
施例の断面説明図である。
BEST MODE FOR CARRYING OUT THE INVENTION Next, a semiconductor light emitting device of the present invention will be described according to a manufacturing method with reference to the drawings. FIG. 1 is a cross-sectional explanatory view of a process of an embodiment of a method for manufacturing a semiconductor light emitting device of the present invention, and FIGS.

【0030】まず、図1(a)に示されるように、Ga
As基板、InAs基板、GaP基板もしくはInP基
板などのIII-V族化合物半導体基板3を用意する。いず
れの基板3を用いるときも主面は(111)面を使用
し、また、最表面にV族原子、すなわちAsもしくはP
が露呈した状態とする(以下、(111)A面とい
う)。このような基板をうるには、X線回折で(11
1)面方向を決定して、(111)面に平行に切断し、
表面の原子半径が大きい方の面が(111)A面である
ため、表面をトンネル電流顕微鏡で観察して(111)
A面が基板表面になるように加工することによりえられ
る。
First, as shown in FIG. 1A, Ga
A III-V group compound semiconductor substrate 3 such as an As substrate, InAs substrate, GaP substrate or InP substrate is prepared. When any of the substrates 3 is used, the main surface uses the (111) plane, and the group V atom, that is, As or P, is used on the outermost surface.
Is exposed (hereinafter, referred to as (111) A plane). To obtain such a substrate, X-ray diffraction (11
1) Determine the plane direction, cut parallel to the (111) plane,
Since the surface with the larger atomic radius of the surface is the (111) A surface, the surface is observed with a tunnel current microscope (111)
It is obtained by processing so that the surface A becomes the surface of the substrate.

【0031】つぎに図1(b)に示されるように、この
基板3を反応炉内に配設し、チッ化ガリウム系化合物半
導体Alv Gaw In1-v-w N(0≦v<1、0<w≦
1、0<x+w≦1)からなる低温バッファ層4を0.
01〜0.2μm程度、高温バッファ層5を2〜5μm
程度設ける。チッ化ガリウム系化合物半導体を成長させ
て直接クラッド層や活性層となるチッ化ガリウム系化合
物半導体単結晶としようとすると、格子不整合に基づく
結晶欠陥や転位が発生してしまうが、低温バッファ層4
および高温バッファ層5を設けることで、クラッド層や
活性層は、きれいな結晶状態でえられるが、高温バッフ
ァ層5はクラッド層の一部とすることもできる。この低
温バッファ層4は、MOCVD法によって400〜70
0℃で、多結晶膜として0.01〜0.2μm成長させ
られるものである。これに続いて、700〜1200℃
の高温で高温バッファ層5が成長させられる。この高温
バッファ層5を成長する際に低温で多結晶膜として成長
した低温バッファ層4も単結晶化し、高温バッファ層5
と整合化される。
[0031] Then 1 as shown in (b), is disposed the substrate 3 into the reaction furnace, gallium nitride based compound semiconductor Al v Ga w In 1-vw N (0 ≦ v <1, 0 <w ≦
1, 0 <x + w ≦ 1), and the low-temperature buffer layer 4 was made to have 0.
01 to 0.2 μm, the high temperature buffer layer 5 to 2 to 5 μm
Provide some degree. When a gallium nitride-based compound semiconductor single crystal is directly grown to form a gallium nitride-based compound semiconductor single crystal that directly becomes a clad layer or an active layer, crystal defects or dislocations due to lattice mismatch occur, but the low-temperature buffer layer Four
By providing the high temperature buffer layer 5, the clad layer and the active layer can be obtained in a clean crystal state, but the high temperature buffer layer 5 can be a part of the clad layer. This low-temperature buffer layer 4 is 400-70 by MOCVD method.
A polycrystalline film is grown at 0 ° C. for 0.01 to 0.2 μm. Following this, 700-1200 ° C
The high temperature buffer layer 5 is grown at the high temperature. When the high temperature buffer layer 5 is grown, the low temperature buffer layer 4 grown as a polycrystalline film at low temperature is also made into a single crystal, and the high temperature buffer layer 5 is formed.
Be aligned with.

【0032】つぎに図1(c)に示されるように、n型
クラッド層6、ノンドープまたはn型もしくはp型の活
性層7、p型クラッド層8、キャップ層9を順次形成す
る。クラッド層6、8は通常0.1〜2μm程度の厚さ
に形成され、活性層7は0.02〜0.2μm程度の厚
さに形成される。活性層7は結晶欠陥や転位が発生しえ
ない程度に非常に薄く形成されるが、クラッド層は薄く
するのに限界があり、厚いため、これらが異種材料で構
成されると歪みが入り易く、高温バッファ層5とともに
厚い層は同じ組成の材料で形成されることが好ましい。
Next, as shown in FIG. 1C, an n-type cladding layer 6, an undoped or n-type or p-type active layer 7, a p-type cladding layer 8 and a cap layer 9 are sequentially formed. The cladding layers 6 and 8 are usually formed to a thickness of about 0.1 to 2 μm, and the active layer 7 is formed to a thickness of about 0.02 to 0.2 μm. The active layer 7 is formed so thin that crystal defects and dislocations cannot occur, but there is a limit to how thin the clad layer is, and since it is thick, distortion is likely to occur if these are made of different materials. It is preferable that the thick layer together with the high temperature buffer layer 5 are made of a material having the same composition.

【0033】前述のクラッド層などの半導体層でn型層
にするためには、Si、Ge、Sn、TeなどをSiH
4 、GeH4 、SnH4 、TeH4 などのガスとして反
応ガス内に混入することによりえられる。またp型層を
形成するためには、MgやZnをCp2 MgやDMZn
の有機金属ガスとして原料ガスに混入することによりp
型層とすることができる。このp型層はキャップ層9上
にSiO2 などからなる保護膜を設けて400〜800
℃でアニール処理をすることにより、または電子線を照
射することによりMgと化合したH(キャリヤガスとし
てのH2 や反応ガスであるNH3 ガスのHが化合する)
を切り離してMgを動き易くし、低抵抗化することがで
きる。
In order to form an n-type layer in the semiconductor layer such as the above-mentioned cladding layer, Si, Ge, Sn, Te, etc. are replaced with SiH.
It is obtained by mixing into the reaction gas as a gas such as 4 , GeH 4 , SnH 4 , and TeH 4 . Further, in order to form the p-type layer, Mg or Zn is replaced with Cp 2 Mg or DMZn.
P by mixing with the source gas as the organometallic gas of
It can be a mold layer. This p-type layer is formed by forming a protective film made of SiO 2 or the like on the cap layer 9 to 400 to 800
H combined with Mg by annealing at ℃ or by irradiating electron beam (H 2 as carrier gas and H of NH 3 gas as reaction gas combine)
Can be separated to facilitate the movement of Mg and lower the resistance.

【0034】この例では、活性層7の両側をp型層とn
型層の両クラッド層6、8により挟むダブルヘテロ接合
構造とされ、クラッド層6、8は活性層7のバンドギャ
ップエネルギーより大きなバンドギャップエネルギーを
有する材料で構成されている。前述のAlv Gaw In
1-v-w Nの材料でバンドギャップエネルギーを大きくす
るには、vを大きくし、1−v−wを小さくすることに
よりえられる。このようなバンドギャップエネルギーを
有するクラッド層6、8でサンドイッチ構造とすること
により、活性層に注入されたキャリアが発光層である活
性層とクラッド層のあいだにできるエネルギー障壁で閉
じ込められるため、単純な同一材料でpn接合を作った
ホモ接合構造より発光再結合の確立が格段に向上し、発
光効率も高くなる。しかし本発明の製法はこのようなダ
ブルヘテロ接合構造に限定されることはなく、ホモ接合
やヘテロ接合のpn接合でも成長する半導体層の組成を
変えるだけで同様に適用される。また、半導体レーザで
ストライプ溝を形成することにより屈折率導波構造とす
る半導体発光素子なども同様に製造できる。なお、キャ
ップ層9は電極との接触抵抗を減少させるためのもの
で、0.2〜2μm程度の厚さに形成される。
In this example, a p-type layer and an n-type layer are provided on both sides of the active layer 7.
A double heterojunction structure sandwiched between both cladding layers 6 and 8 of the mold layer is formed, and the cladding layers 6 and 8 are made of a material having a bandgap energy larger than that of the active layer 7. The above-mentioned Al v Ga w In
To increase the bandgap energy of a 1-vw N material, increase v and decrease 1-vw . By making the sandwich structure with the cladding layers 6 and 8 having such band gap energy, the carriers injected into the active layer are confined by the energy barrier formed between the active layer, which is the light emitting layer, and the cladding layer. The establishment of radiative recombination is significantly improved and the luminous efficiency is also higher than the homojunction structure in which a pn junction is made of the same material. However, the manufacturing method of the present invention is not limited to such a double heterojunction structure, and is similarly applied to a homojunction or heterojunction pn junction only by changing the composition of the semiconductor layer to be grown. Further, a semiconductor light emitting device having a refractive index waveguide structure can be similarly manufactured by forming a stripe groove with a semiconductor laser. The cap layer 9 is for reducing the contact resistance with the electrode and is formed to have a thickness of about 0.2 to 2 μm.

【0035】つぎに、前述のように、半導体層の表面に
SiO2 、Si3 4 、GaAs、InPなどの保護膜
を設けて400〜800℃で20〜60分間程度のアニ
ール処理を行うか、保護膜を設けないで、直接表面から
3〜20kV程度の加速電圧の電子線照射をする。その
結果、p型層のドーパントであるMgとHとの結合が切
られ、活性化が達成され、p型層の低抵抗化が図られ
る。
Next, as described above, a protective film of SiO 2 , Si 3 N 4 , GaAs, InP or the like is provided on the surface of the semiconductor layer and annealed at 400 to 800 ° C. for about 20 to 60 minutes. The electron beam irradiation with an accelerating voltage of about 3 to 20 kV is directly performed from the surface without providing a protective film. As a result, the bond between Mg and H, which are dopants in the p-type layer, is cut, activation is achieved, and the resistance of the p-type layer is reduced.

【0036】ついで、Au、Alなどの電極材料を蒸着
やスパッタ法などにより成膜し、裏面側には全面に下部
(n側)電極11が形成され、表面側はLEDのばあい
は発光領域を確保するため、または半導体レーザのばあ
いは電流注入領域を規制するため、中心部のみパターニ
ングして上部(p側)電極10が形成され、そののち各
チップに劈開することにより、図1(d)に斜視図で示
されるように半導体発光素子チップが形成される。
Then, an electrode material such as Au or Al is deposited by vapor deposition or sputtering, a lower (n-side) electrode 11 is formed on the entire back surface, and a light emitting region in the case of an LED on the front surface side. In order to secure the above, or to regulate the current injection region in the case of a semiconductor laser, the upper (p-side) electrode 10 is formed by patterning only the central portion, and then cleaved in each chip. A semiconductor light emitting device chip is formed as shown in a perspective view in d).

【0037】この半導体発光素子チップをリードフレー
ムに載置し、ワイヤボンディングしたのちエポキシ樹脂
でモールドすることによりLEDが完成する。
The semiconductor light emitting device chip is placed on a lead frame, wire bonded, and then molded with an epoxy resin to complete an LED.

【0038】本発明によれば、チッ化ガリウム系化合物
半導体層を成長するための基板として、GaAs基板、
InAs基板、GaP基板もしくはInP基板などのII
I-V族化合物半導体基板を用いるため、半導体成長層と
基板との格子定数や熱膨張係数は非常に近くなり、界面
での格子欠陥や転位は発生しにくい。とくに、従来用い
られていたサファイア基板と比べて、熱膨脹係数はGa
Nに近くなるので、製造工程中の熱処理による格子の歪
みの発生率が著しく低下する。
According to the present invention, as a substrate for growing a gallium nitride based compound semiconductor layer, a GaAs substrate,
II such as InAs substrate, GaP substrate or InP substrate
Since the I-V group compound semiconductor substrate is used, the lattice constant and the thermal expansion coefficient of the semiconductor growth layer and the substrate are very close to each other, and lattice defects and dislocations are hard to occur at the interface. In particular, the coefficient of thermal expansion is Ga as compared with the sapphire substrate that has been conventionally used.
Since it is close to N, the occurrence rate of lattice strain due to heat treatment during the manufacturing process is significantly reduced.

【0039】これらの基板の主面としては、従来のサフ
ァイア基板のC面にも最も近い面が選ばれ、かつ、最表
面がV族の原子となる状態で用いることにより、チッ化
ガリウム系化合物半導体層とのあいだに格子不整合が発
生し難く、かつ、それに基因して動作層とするチッ化ガ
リウム系化合物半導体単結晶層にまで転位や結晶欠陥が
広がり難くなる。最表面がV族の原子であると、基板表
面のチッ化が行われやすく、積層されるチッ化ガリウム
系化合物半導体層の結晶面が規則正しく揃い易くなる。
As the main surface of these substrates, a surface closest to the C-plane of the conventional sapphire substrate is selected, and the gallium nitride compound is used by using it in a state where the outermost surface is a group V atom. Lattice mismatch between the semiconductor layer and the semiconductor layer is unlikely to occur, and dislocations and crystal defects are less likely to spread to the gallium nitride-based compound semiconductor single crystal layer serving as the operating layer. When the outermost surface is a group V atom, the substrate surface is likely to be nitrided, and the crystal planes of the stacked gallium nitride-based compound semiconductor layers are likely to be regularly aligned.

【0040】さらに、バッファ層とクラッド層の1μm
以上に厚く形成される層の半導体単結晶層の組成を同じ
にすることにより、きれいな劈開面がえられ、鏡面がえ
られ易くなる。
Further, the buffer layer and the clad layer have a thickness of 1 μm.
By setting the composition of the semiconductor single crystal layer of the layer formed thicker to the same as above, a clean cleavage plane can be obtained and a mirror surface can be easily obtained.

【0041】また、バッファ層のIII 族原子と同じ原子
を含む基板材料を使えばバッファ層と基板との界面の歪
が小さいという効果もある。
Further, if a substrate material containing the same group III atoms as the buffer layer is used, the strain at the interface between the buffer layer and the substrate is small.

【0042】[0042]

【実施例】つぎに、さらに具体的な発光素子により本発
明を詳細に説明する。
EXAMPLES Next, the present invention will be described in detail with reference to more specific light emitting devices.

【0043】実施例1 図2は本発明の製法により製造したチッ化ガリウム系化
合物半導体を用いたダブルヘテロ接合LEDの断面説明
図である。チッ化ガリウム系化合物半導体としてAlv
Gaw In1-v-w N(0≦v<1、0<w≦1、0<v
+w≦1)を用い、Al、Ga、Inの比率を変えるこ
とによりダブルヘテロ接合を形成したものである。
Example 1 FIG. 2 is a cross-sectional explanatory view of a double heterojunction LED using a gallium nitride based compound semiconductor manufactured by the manufacturing method of the present invention. Al v as a gallium nitride compound semiconductor
Ga w In 1-vw N ( 0 ≦ v <1,0 <w ≦ 1,0 <v
+ W ≦ 1) and the double heterojunction is formed by changing the ratio of Al, Ga and In.

【0044】まず、前述の図1(a)に示されるような
50〜500μmの厚さに形成されたGaAs、InA
s、GaPまたはInPからなる基板の表面に400〜
700℃の低温でn型Alv Gaw In1-v-w N(0≦
v<1、0<w≦1、0<v+w≦1、たとえばv=
0、w=1)からなる低温バッファ層4を0.01〜
0.2μm程度MOCVD法により成長し、ついで70
0〜1200℃の高温で低温バッファ層4と同じ組成の
n型Alv Gaw In1-v-w Nからなる高温バッファ層
5を2〜5μm程度の厚さに設けた。さらに700〜1
200℃でn型Alx Gay In1-x-y N(0<x<
1、0<y<1、0<x+y≦1、v≦x、たとえばx
+y=1)からなるn型クラッド層6を0.1〜2μm
程度の厚さに設け、ノンドープのAlp Gaq In
1-p-q N(0≦p<1、0<q≦1、0<p+q<1、
p<x、1−p−q>1−x−y、たとえばp=0)か
らなる活性層7を0.02〜0.1μm程度の厚さに成
長させ、さらにp型Alx Gay In1-x-y Nからなる
p型クラッド層8を0.1〜2μm程度成長させた。そ
の上にAlr Gas In1-r-s N(0≦r<1、0<s
≦1、0<r+s≦1、r≦x)からなるキャップ層9
を0.2〜2μm程度の厚さ設ける。
First, GaAs and InA formed to a thickness of 50 to 500 μm as shown in FIG.
s, GaP or InP on the surface of the substrate 400 ~
At a low temperature of 700 ° C. n-type Al v Ga w In 1-vw N (0 ≦
v <1, 0 <w ≦ 1, 0 <v + w ≦ 1, for example v =
The low temperature buffer layer 4 composed of 0, w = 1) is 0.01 to
About 0.2 μm was grown by MOCVD and then 70
At a high temperature of 0-1,200 ° C. provided a high-temperature buffer layer 5 made of n-type Al v Ga w In 1-vw N having the same composition as the low-temperature buffer layer 4 to a thickness of about 2 to 5 [mu] m. Further 700-1
At 200 ° C. n-type Al x Ga y In 1-xy N (0 <x <
1, 0 <y <1, 0 <x + y ≦ 1, v ≦ x, for example x
+ Y = 1) with an n-type cladding layer 6 of 0.1 to 2 μm
Al p Ga q In
1-pq N (0 ≦ p <1, 0 <q ≦ 1, 0 <p + q <1,
p <x, 1-p- q> 1-x-y, for example, the active layer 7 made of p = 0) is grown to a thickness of about 0.02 to 0.1 [mu] m, further p-type Al x Ga y In The p-type cladding layer 8 made of 1-xy N was grown to a thickness of about 0.1 to 2 μm. Al r Ga s In 1-rs N (0 ≦ r <1, 0 <s
≦ 1, 0 <r + s ≦ 1, r ≦ x)
Is provided with a thickness of about 0.2 to 2 μm.

【0045】前記構造で、両クラッド層6、8は同じ組
成で、かつ、これらの層は活性層7の組成よりバンドギ
ャップエネルギーが大きい組成で形成されている。すな
わち、Alの量を多くして、Inの量を少なくすること
によりバンドギャップエネルギーの大きい材料がえら
れ、バンドギャップエネルギーの大きい材料からなるク
ラッド層6、8によりバンドギャップエネルギーが小さ
い材料からなる活性層7がサンドイッチされる構造にな
っており、活性層に注入されたキャリアをエネルギー障
壁で閉じ込め、発光効率を高くしている。
In the above structure, both cladding layers 6 and 8 are formed to have the same composition, and these layers are formed to have a bandgap energy larger than that of the active layer 7. That is, by increasing the amount of Al and decreasing the amount of In, a material having a large band gap energy can be obtained, and the cladding layers 6 and 8 made of a material having a large band gap energy are made of a material having a small band gap energy. It has a structure in which the active layer 7 is sandwiched, and the carriers injected into the active layer are confined by an energy barrier to enhance the luminous efficiency.

【0046】そののち前述のように電子線照射によりp
型層の低抵抗化を図り、電極を形成して劈開することに
より0.5カンデラ(cd)の輝度のダブルヘテロ接合
の青色LEDがえられた。
After that, as described above, the electron beam irradiation is applied to p.
By lowering the resistance of the mold layer and forming an electrode and cleaving, a double heterojunction blue LED having a brightness of 0.5 candela (cd) was obtained.

【0047】本実施例によれば、バンドギャップエネル
ギーの小さい材料からなる活性層をサンドイッチ構造と
するダブルヘテロ接合としているため、発光効率を高め
ることができるとともに、クラッド層やバッファ層など
の厚い半導体層は同じ組成の材料で構成し、異なる組成
の半導体層は結晶欠陥が生じない程度の薄さに形成され
ているため、欠陥のない膜質の優れた半導体層がえら
れ、さらに劈開が容易となる。
According to this embodiment, since the active layer made of a material having a small band gap energy has a double heterojunction structure having a sandwich structure, it is possible to improve the light emission efficiency and to increase the thickness of a thick semiconductor such as a clad layer or a buffer layer. The layers are made of materials of the same composition, and the semiconductor layers of different compositions are formed so thin that crystal defects do not occur, so that it is possible to obtain a semiconductor layer with excellent film quality without defects and to facilitate cleavage. Become.

【0048】実施例2 本実施例は半導体レーザの実施例で、図3に断面説明図
が示されるように、各層の形成および電極の形成までは
実施例1と全く同様に形成し、電極形成後に上部電極1
1の両側のキャップ層9およびp型クラッド層8の上部
をエッチングしてメサ型形状にしたものである。このよ
うな構造にすることにより電流を活性層の中心部だけに
集中させることができ、しかも劈開により端面が鏡面に
なっているため、端面で反射させて発振させることがで
き、出力が0.2mWの青色半導体レーザがえられた。
Example 2 This example is an example of a semiconductor laser, and as shown in the sectional explanatory view of FIG. 3, formation is performed in exactly the same manner as in Example 1 up to formation of each layer and formation of electrodes, and electrode formation. Later upper electrode 1
The upper portions of the cap layer 9 and the p-type clad layer 8 on both sides of 1 are etched into a mesa shape. With such a structure, the current can be concentrated only in the central portion of the active layer, and since the end surface is a mirror surface due to the cleavage, it can be reflected by the end surface and oscillate, and the output is 0. A 2 mW blue semiconductor laser was obtained.

【0049】実施例3 本実施例はpn接合のLEDの実施例で、図4にその断
面説明図が示されるように、GaAs基板、InAs基
板、GaP基板もしくはInP基板などのなかから選ば
れたIII-V族化合物半導体基板3にn型GaNからなる
低温バッファ層4を0.01〜0.2μm程度、n型G
aNからなる高温バッファ層5を2〜5μm程度の厚さ
だけ実施例1と同様の条件で成長し、そののちn型Al
t Ga1-t N(0≦t<1)からなるn型層12を0.
1〜1μm程度、p型Inu Ga1-u N(0≦u<1)
からなるp型層(活性層)13を0.1〜1μm程度、
それぞれ成膜し、ついでp型Alz Ga1-z N(0≦z
<1)からなるキャップ層14を成膜し、p型層13に
3〜20kVの加速電圧で電子線照射をし、アニールを
行ったのち、下部(n側)電極11および上部(p側)
電極10を形成し、ヘテロ接合のpn接合LEDを製造
した。このヘテロ接合構造とすることによりホモ接合の
pn接合LEDよりも発光効率が増大し、0.2カンデ
ラ(cd)の輝度の青色LEDがえられた。
Embodiment 3 This embodiment is an embodiment of a pn-junction LED, and is selected from GaAs substrate, InAs substrate, GaP substrate, InP substrate and the like as shown in the sectional view of FIG. A low temperature buffer layer 4 made of n-type GaN is formed on the III-V compound semiconductor substrate 3 in an amount of about 0.01 to 0.2 μm and an n-type G
The high temperature buffer layer 5 made of aN was grown under the same conditions as in Example 1 to a thickness of about 2 to 5 μm, and then n-type Al was formed.
The n-type layer 12 made of t Ga 1-t N (0 ≦ t <1) is set to 0.
About 1 to 1 μm, p-type In u Ga 1-u N (0 ≦ u <1)
A p-type layer (active layer) 13 composed of about 0.1 to 1 μm,
Each is formed into a film, and then p-type Al z Ga 1-z N (0 ≦ z
The cap layer 14 made of <1) is formed, the p-type layer 13 is irradiated with an electron beam at an accelerating voltage of 3 to 20 kV, and annealed, and then the lower (n-side) electrode 11 and the upper (p-side) electrode 11 are formed.
The electrode 10 was formed to manufacture a heterojunction pn junction LED. With this heterojunction structure, the luminous efficiency was higher than that of a homojunction pn junction LED, and a blue LED with a brightness of 0.2 candela (cd) was obtained.

【0050】[0050]

【発明の効果】本発明によれば、基板が絶縁基板でない
ため、下部側の電極を基板の裏面に形成すればよく、従
来のように上面側からエッチングして下部の導電型層を
露出させて電極を形成する必要がない。そのため、ドラ
イエッチング工程が不要になり、構造プロセスが簡単に
なるとともにエッチング時に発生しやすいコンタミネー
ションによる抵抗に基因する特性劣化も生じない。
According to the present invention, since the substrate is not an insulating substrate, the lower electrode may be formed on the back surface of the substrate, and the lower conductive type layer is exposed by etching from the upper surface as in the conventional case. It is not necessary to form an electrode. Therefore, the dry etching step is not required, the structure process is simplified, and the characteristic deterioration due to the resistance due to the contamination that tends to occur during etching does not occur.

【0051】基板材料の特性として、ガリウムヒ素は、
バッファ層にガリウムを含む構造、インジウムヒ素は、
バッファ層にインジウムを含む構造、ガリウムリンは、
550nm以上の波長の発光素子、またはバッファ層に
ガリウムを含む構造、インジウムリンは、バッファ層に
インジウムを含む構造の各半導体発光素子で特性のすぐ
れた発光素子がえられる。
As a characteristic of the substrate material, gallium arsenide is
The structure containing gallium in the buffer layer, indium arsenide,
The structure containing indium in the buffer layer, gallium phosphide,
A light emitting device having a wavelength of 550 nm or more, or a structure containing gallium in the buffer layer, and indium phosphide are semiconductor light emitting devices having a structure containing indium in the buffer layer, and a light emitting device having excellent characteristics can be obtained.

【0052】基板となる化合物半導体結晶の格子定数な
どが近いため整合しやすく、結晶欠陥や転位の発生を防
止できる。その結果、半導体層が高品質になり、素子の
発光効率や寿命が向上する。また、クラッド層などの厚
い層と同種の結晶が揃うことになり容易に劈開すること
ができ、簡単に鏡面をうることができる。その結果、青
色の半導体レーザも容易にうることができる。
Since the compound semiconductor crystal serving as the substrate has a close lattice constant and the like, it is easy to match, and crystal defects and dislocations can be prevented from occurring. As a result, the quality of the semiconductor layer is improved, and the luminous efficiency and life of the device are improved. Further, since the same kind of crystals as the thick layer such as the clad layer are aligned, the cleavage can be easily performed and the mirror surface can be easily obtained. As a result, a blue semiconductor laser can be easily obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体発光素子の一実施形態を製造工
程に従って示す図である。
FIG. 1 is a diagram showing an embodiment of a semiconductor light emitting device of the present invention according to a manufacturing process.

【図2】本発明の半導体発光素子の一実施例のLEDの
断面説明図である。
FIG. 2 is an explanatory cross-sectional view of an LED of an embodiment of the semiconductor light emitting device of the present invention.

【図3】本発明の半導体発光素子の他の実施例の半導体
レーザの断面説明図である。
FIG. 3 is a cross-sectional explanatory view of a semiconductor laser of another embodiment of the semiconductor light emitting device of the present invention.

【図4】本発明の半導体発光素子のさらに他の実施例の
LEDの断面説明図である。
FIG. 4 is a sectional explanatory view of an LED of still another embodiment of the semiconductor light emitting device of the present invention.

【図5】従来のGaN系LEDの断面説明図である。FIG. 5 is a cross-sectional explanatory view of a conventional GaN-based LED.

【図6】従来のサファイア基板上に形成されたバッファ
層に発生する転位の状況を説明する図である。
FIG. 6 is a diagram illustrating a state of dislocations that occur in a buffer layer formed on a conventional sapphire substrate.

【符号の説明】[Explanation of symbols]

3 基板 4 低温バッファ層 5 高温バッファ層 6 n型クラッド層 7 活性層 8 p型クラッド層 12 n型層 13 p型層 3 substrate 4 low temperature buffer layer 5 high temperature buffer layer 6 n-type clad layer 7 active layer 8 p-type clad layer 12 n-type layer 13 p-type layer

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 III-V族化合物半導体基板上に積層され
たチッ化ガリウム系化合物半導体層を構成要素とする半
導体発光素子。
1. A semiconductor light emitting device having a gallium nitride based compound semiconductor layer laminated on a III-V group compound semiconductor substrate as a constituent element.
【請求項2】 前記チッ化ガリウム系化合物半導体層
が、前記III-V族化合物半導体のV族の原子を最表面と
する面を主面とした基板上に積層されている請求項1記
載の半導体発光素子。
2. The gallium nitride-based compound semiconductor layer is laminated on a substrate whose main surface is a surface of the III-V compound semiconductor having a group V atom as an outermost surface. Semiconductor light emitting device.
【請求項3】 前記III-V族化合物半導体基板が、ガリ
ウムヒ素である請求項1または2記載の半導体発光素
子。
3. The semiconductor light emitting device according to claim 1, wherein the III-V compound semiconductor substrate is gallium arsenide.
【請求項4】 前記III-V族化合物半導体基板が、イン
ジウムヒ素である請求項1または2記載の半導体発光素
子。
4. The semiconductor light emitting device according to claim 1, wherein the III-V compound semiconductor substrate is indium arsenide.
【請求項5】 前記III-V族化合物半導体基板が、ガリ
ウムリンである請求項1または2記載の半導体発光素
子。
5. The semiconductor light emitting device according to claim 1, wherein the III-V compound semiconductor substrate is gallium phosphide.
【請求項6】 前記III-V族化合物半導体基板が、イン
ジウムリンである請求項1または2記載の半導体発光素
子。
6. The semiconductor light emitting device according to claim 1, wherein the III-V compound semiconductor substrate is indium phosphide.
【請求項7】 前記チッ化ガリウム系化合物半導体層
が、p型層およびn型層を含む複数の層であり、かつ、
発光のための活性層を有する請求項1、2、3、4、5
または6記載の半導体発光素子。
7. The gallium nitride-based compound semiconductor layer is a plurality of layers including a p-type layer and an n-type layer, and
6. An active layer for light emission, claim 1, 2, 3, 4, 5.
Alternatively, the semiconductor light emitting device according to the item 6.
【請求項8】 前記チッ化ガリウム系化合物半導体層
が、バッファ層、下部クラッド層、活性層、上部クラッ
ド層、キャップ層からなる請求項1、2、3、4、5、
6または7記載の半導体発光素子。
8. The gallium nitride-based compound semiconductor layer comprises a buffer layer, a lower clad layer, an active layer, an upper clad layer, and a cap layer.
6. The semiconductor light emitting device according to 6 or 7.
【請求項9】 前記バッファ層がn型Gaz In1-z
(0<z≦1)、前記下部クラッド層がn型Alx Ga
1-x N(0<x<1)、前記活性層がGayIn1-y
(0<y≦1)、前記上部クラッド層がp型Alx Ga
1-x N(0<x<1)、前記キャップ層がp型GaNで
ある請求項8記載の半導体発光素子。
9. The buffer layer is n-type Ga z In 1 -z N
(0 <z ≦ 1), the lower cladding layer is n-type Al x Ga
1-x N (0 <x <1), the active layer is Ga y In 1-y N
(0 <y ≦ 1), the upper cladding layer is p-type Al x Ga
The semiconductor light emitting device according to claim 8, wherein the cap layer is 1-xN (0 <x <1), and the cap layer is p-type GaN.
【請求項10】 III-V族化合物半導体基板を用意する
工程、前記III-V族化合物半導体基板の主面上にチッ化
ガリウム系化合物半導体バッファ層を積層する工程、前
記バッファ層上にチッ化ガリウム系化合物半導体からな
る下部クラッド層、活性層、上部クラッド層およびキャ
ップ層を結晶格子を整合させて順次積層する工程、前記
キャップ層上および前記III-V族化合物半導体基板の裏
面に電極を形成する工程、および素子ごとにチップを劈
開する工程、からなる半導体発光素子の製法。
10. A step of preparing a III-V group compound semiconductor substrate, a step of laminating a gallium nitride based compound semiconductor buffer layer on the main surface of the III-V group compound semiconductor substrate, and a nitride layer on the buffer layer. A step of sequentially laminating a lower clad layer, an active layer, an upper clad layer and a cap layer made of a gallium compound semiconductor with matching crystal lattices, and forming electrodes on the cap layer and the back surface of the III-V compound semiconductor substrate. And a step of cleaving a chip for each element, to manufacture a semiconductor light emitting element.
【請求項11】 前記バッファ層を積層する工程は、低
温により低温バッファ層を形成する工程と、それに続い
て高温で高温バッファ層を形成する工程とからなる請求
項10記載の半導体発光素子の製法。
11. The method for manufacturing a semiconductor light emitting device according to claim 10, wherein the step of stacking the buffer layer includes a step of forming a low temperature buffer layer at a low temperature and a step of subsequently forming a high temperature buffer layer at a high temperature. .
【請求項12】 前記バッファ層がn型Gaz In1-z
N(0<z≦1)、前記下部クラッド層がn型Alx
1-x N(0≦x<1)、前記活性層がGay In1-y
N(0<y≦1)、前記上部クラッド層がp型Alx
1-x N(0≦x<1)、前記キャップ層がp型GaN
である請求項10または11記載の半導体発光素子の製
法。
12. The buffer layer is n-type Ga z In 1 -z
N (0 <z ≦ 1), the lower cladding layer is n-type Al x G
a 1-x N (0 ≦ x <1), the active layer is Ga y In 1-y
N (0 <y ≦ 1), the upper cladding layer is p-type Al x G
a 1-x N (0 ≦ x <1), and the cap layer is p-type GaN
The method for producing a semiconductor light emitting device according to claim 10 or 11, wherein
【請求項13】 前記III-V族化合物半導体基板が、V
族の原子を最表面とする面を主面として用意されている
請求項8、9または10記載の半導体発光素子の製法。
13. The III-V compound semiconductor substrate is V
The method for producing a semiconductor light-emitting device according to claim 8, 9 or 10, wherein a surface having a group atom as an outermost surface is prepared as a main surface.
JP21562595A 1994-08-26 1995-08-24 Semiconductor light emitting element and its manufacture Pending JPH08116092A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21562595A JPH08116092A (en) 1994-08-26 1995-08-24 Semiconductor light emitting element and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20248194 1994-08-26
JP21562595A JPH08116092A (en) 1994-08-26 1995-08-24 Semiconductor light emitting element and its manufacture
JP6-202481 1998-08-26

Publications (1)

Publication Number Publication Date
JPH08116092A true JPH08116092A (en) 1996-05-07

Family

ID=26513413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21562595A Pending JPH08116092A (en) 1994-08-26 1995-08-24 Semiconductor light emitting element and its manufacture

Country Status (1)

Country Link
JP (1) JPH08116092A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264836A (en) * 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd Light emitting compound semiconductor element and manufacture thereof
JPH08264835A (en) * 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd Light emitting compound semiconductor element and manufacture thereof
EP0817282A2 (en) * 1996-06-25 1998-01-07 Sumitomo Electric Industries, Ltd Semiconductor device
KR100501015B1 (en) * 1996-05-31 2005-10-12 스미토모덴키고교가부시키가이샤 Light emitting device and wafer for light emitting device and manufacturing method thereof
JP2009272656A (en) * 2009-08-20 2009-11-19 Sumitomo Electric Ind Ltd Semiconductor light-emitting element, and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264836A (en) * 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd Light emitting compound semiconductor element and manufacture thereof
JPH08264835A (en) * 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd Light emitting compound semiconductor element and manufacture thereof
KR100501015B1 (en) * 1996-05-31 2005-10-12 스미토모덴키고교가부시키가이샤 Light emitting device and wafer for light emitting device and manufacturing method thereof
EP0817282A2 (en) * 1996-06-25 1998-01-07 Sumitomo Electric Industries, Ltd Semiconductor device
EP0817282A3 (en) * 1996-06-25 1998-10-14 Sumitomo Electric Industries, Ltd Semiconductor device
US5909036A (en) * 1996-06-25 1999-06-01 Sumitomo Electric Industries, Ltd. Group III-V nitride semiconductor device
JP2009272656A (en) * 2009-08-20 2009-11-19 Sumitomo Electric Ind Ltd Semiconductor light-emitting element, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3974667B2 (en) Manufacturing method of semiconductor light emitting device
US6087681A (en) GaN semiconductor light emitting device having a group III-V substrate
JP3448450B2 (en) Light emitting device and method for manufacturing the same
US6617061B2 (en) Group III nitride compound semiconductor device and group III nitride compound semiconductor light-emitting device
EP1178543A1 (en) Semiconductor light emitting device
US20020094002A1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
JP2000232238A (en) Nitride semiconductor light-emitting element and manufacture thereof
JP2006332205A (en) Nitride semiconductor light emitting element
EP1196971B1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
WO1993023883A1 (en) Integrated heterostructure of group ii-vi semiconductor materials including epitaxial ohmic contact and method of fabricating same
JPH0897468A (en) Semiconductor light emitting device
JP3561536B2 (en) Semiconductor light emitting device
JP2000150959A (en) Gallium nitride compound semiconductor light emitting element
JP3325713B2 (en) Manufacturing method of semiconductor light emitting device
JP3458007B2 (en) Semiconductor light emitting device
JP3571401B2 (en) Manufacturing method of semiconductor light emitting device
JP2000114599A (en) Semiconductor light emitting element
JPH0851235A (en) Manufacture of semiconductor light emitting element
JPH0864912A (en) Semiconductor light emitting element and its manufacture
JP2004014587A (en) Nitride compound semiconductor epitaxial wafer and light emitting element
JPH08116092A (en) Semiconductor light emitting element and its manufacture
JPH0864913A (en) Semiconductor light emitting element and its manufacture
JP2000174343A (en) Manufacture of nitride semiconductor and light-emitting element
JPH0897469A (en) Semiconductor light emitting device
JPH0883956A (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316