JPH08115655A - Manufacture of electron source substrate and image forming device - Google Patents

Manufacture of electron source substrate and image forming device

Info

Publication number
JPH08115655A
JPH08115655A JP24923894A JP24923894A JPH08115655A JP H08115655 A JPH08115655 A JP H08115655A JP 24923894 A JP24923894 A JP 24923894A JP 24923894 A JP24923894 A JP 24923894A JP H08115655 A JPH08115655 A JP H08115655A
Authority
JP
Japan
Prior art keywords
electron
wiring
electron source
source substrate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24923894A
Other languages
Japanese (ja)
Other versions
JP3397468B2 (en
Inventor
Hideji Kawasaki
秀司 川崎
Masato Niibe
正人 新部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP24923894A priority Critical patent/JP3397468B2/en
Publication of JPH08115655A publication Critical patent/JPH08115655A/en
Application granted granted Critical
Publication of JP3397468B2 publication Critical patent/JP3397468B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: To provide a method for manufacturing a low-cost, low-resistance, high- definition electron source substrate and a device that employs the method by placing a plating mask in an element electrode position, and applying a plating method on the upper side of an element electrode material placed in a wiring forming position. CONSTITUTION: An element electrode material 101 such as Ni or Cr is placed in an element electrode forming position and in a wiring forming position on an insulating substrate. An easily removable masking material 102 for plating, such as resist, is placed by printing, etc., in such a way as to fully cover the upper side of the material 101. Next, a plating process is performed to selectively place a conductive wiring material 103 such as Cu or Ni in a wiring forming portion. The masking material placed is then removed. An image forming device comprises an electron source substrate 971; a rear plate 981 to which the substrate 971 is secured; a faceplate 986 comprising a glass substrate 983 having a phosphor film 984 and a metal back 985, etc., formed on its inner surface; a support frame 982; the rear plate 981; an envelope 988; an electron emitting portion 974; and X- and Y-direction wires 972, 973 connected to element electrodes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は電子源基板、画像形成装
置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electron source substrate and an image forming apparatus.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下FE型と略す)、金属/絶縁層/金属
型(以下MIM型と略す)や表面伝導型電子放出素子等
がある。FE型の例としてはW.P.Dyke&W.
W.Dolan、“Field emission”、
Advance in Electron Physi
cs,8.89(1956)あるいはC.A.Spin
dt、“Physical Propertiesof
thin−film field emission
cathodeswith molybdeniu
m” J.Appl.Phys.,475248(19
76)等が知られている。
2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as FE type), a metal / insulating layer / metal type (hereinafter abbreviated as MIM type), and a surface conduction type electron emission element. As an example of the FE type, W. P. Dyke & W.
W. Dolan, "Field Emission",
Advance in Electron Physi
cs, 8.89 (1956) or C.I. A. Spin
dt, “Physical Properties of
thin-film field emission
cathodeswith mollybdeniu
m "J. Appl. Phys., 475248 (19).
76) and the like are known.

【0003】MIM型の例としてはC.A.Mead、
J.Appl.Phys.、32646(1961)等
が知られている。
An example of the MIM type is C.I. A. Mead,
J. Appl. Phys. 32646 (1961) and the like are known.

【0004】表面伝導型電子放出素子型の例としては、
M.I.Elinson、Radio Eng. El
ectron Phys.、10(1965)等があ
る。表面伝導型電子放出素子は、基板上に形成された小
面積の薄膜に、膜面に平行に電流を流すことにより、電
子放出が生ずる現象を利用するものである。この表面伝
導型電子放出素子としては、前記エリソン等によるSn
2 薄膜を用いたもの、Au薄膜によるもの[G.Di
ttmer:“Thin Solid Films”、
9 317(1972)]、In23 /SnO2 薄膜
によるもの[M.Hartwell and C.G.
Fonstad:”IEEE Trans. ED C
onf.”、519(1975)]、カーボン薄膜によ
るもの[荒木久 他:真空、第26巻、第1号、22頁
(1983)]等が報告されている。これらの表面伝導
型電子放出素子の典型的な素子構成として前述のM.ハ
ートウェルの素子構成を従来図4に示す。同図において
401は基板である。404は導電性薄膜で、H型形状
のパターンに、スパッタで形成された金属酸化物薄膜等
からなり、後述の通電フォーミングと呼ばれる通電処理
により電子放出部405が形成される。尚、図中の素子
電極間隔はLは、0.5〜1mm、W’は0.1mmで
設定されている。尚、電子放出部405の位置及び形状
については、不明であるので模式図として表した。
As an example of the surface conduction electron-emitting device type,
M. I. Elinson, Radio Eng. El
electron Phys. 10 (1965) and so on. The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is applied to a thin film having a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, Sn according to Ellison et al.
One using an O 2 thin film, one using an Au thin film [G. Di
ttmer: “Thin Solid Films”,
9 317 (1972)], by In 2 O 3 / SnO 2 thin film [M. Hartwell and C.I. G.
Fonstad: "IEEE Trans. ED C
onf. 519 (1975)], carbon thin film [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)], etc. Typical surface-conduction electron-emitting devices. As a typical element structure, the element structure of the above-mentioned M. Hartwell is conventionally shown in Fig. 4. In the figure, 401 is a substrate, 404 is a conductive thin film, and an H-shaped pattern is formed by sputtering a metal. An electron emitting portion 405 is formed by an energization process called energization forming described later, which is made of an oxide thin film or the like, and the device electrode spacing L in the figure is 0.5 to 1 mm and W'is 0.1 mm. The position and shape of the electron-emitting portion 405 are unknown, and are therefore shown as a schematic diagram.

【0005】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行なう前に導電性薄膜404を予
め通電フォーミングと呼ばれる通電処理によって電子放
出部405を形成するのが一般的であった。即ち、通電
フォーミングとは前記導電性薄膜404の両端に直流電
圧あるいは非常にゆっくりとした昇電圧例えば1V/分
程度を印加通電し、導電性薄膜を局所的に破壊、変形も
しくは変質せしめ、電気的に高抵抗な状態にした電子放
出部405を形成することである。尚、電子放出部40
5は導電性薄膜404の一部に亀裂が発生しその亀裂付
近から電子放出が行われる。前記通電フォーミング処理
をした表面伝導型電子放出素子は、上述導電性薄膜40
4に電圧を印加し、素子に電流を流すことにより上述電
子放出部405より電子を放出せしめるものである。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion 405 has generally been formed in advance by conducting an energization process called energization forming on the conductive thin film 404 before the electron emission. That is, the energization forming is performed by applying a direct current voltage or a very slow rising voltage, for example, about 1 V / min to both ends of the conductive thin film 404 to locally energize the conductive thin film, electrically or electrically deform it. That is, the electron emitting portion 405 having a high resistance is formed. The electron emission unit 40
In No. 5, a crack is generated in a part of the conductive thin film 404, and electrons are emitted from the vicinity of the crack. The surface conduction electron-emitting device that has been subjected to the energization forming treatment is the above-mentioned conductive thin film 40.
A voltage is applied to the element 4 and a current is caused to flow through the element so that electrons are emitted from the electron emitting portion 405.

【0006】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから大面積にわたり多数素子を配
列形成できる利点がある。そこでこの特徴を生かせるよ
うにいろいろな応用が研究されている。例えば、電荷ビ
ーム源、画像表示装置等の表示装置があげられる。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because it has a simple structure and is easy to manufacture. Therefore, various applications are being researched to make the best use of this feature. For example, a display device such as a charge beam source or an image display device can be used.

【0007】しかしながら、前記画像形成装置の作製方
法としてはフォトリソグラフィより形成されていた(特
開平3−261024)。
However, as a method of manufacturing the image forming apparatus, it is formed by photolithography (JP-A-3-261024).

【0008】[0008]

【発明が解決しようとしている課題】フォトリソグラフ
ィや真空堆積法により電子源基板を製造しているため、
電子源基板の大面積化を行うほど大規模な露光装置や真
空堆積装置が必要になり高コストとなったりするという
問題があった。
Since the electron source substrate is manufactured by photolithography or vacuum deposition,
As the area of the electron source substrate is increased, a large-scale exposure apparatus and a vacuum deposition apparatus are required, which causes a problem of high cost.

【0009】また、真空堆積法により配線を形成してい
るため、厚膜化には限界が有り、配線抵抗を低くするこ
とが困難であり電子源基板の大面積化を行うほど配線部
での発熱、消費電力の上昇という問題があった。
Further, since the wiring is formed by the vacuum deposition method, there is a limit to increase the film thickness, and it is difficult to reduce the wiring resistance. The larger the area of the electron source substrate, the more the wiring portion is formed. There was a problem of heat generation and increased power consumption.

【0010】[0010]

【課題を解決するための手段】本発明は前記課題を解決
しようとするものであり、その要旨は素子電極を有する
電子放出素子と該電子放出素子を駆動するための配線と
を有する電子源基板において、素子電極材料を素子電極
形成位置と配線形成位置に配置する工程と、素子電極形
成位置にメッキマスクを配置する工程と、配線形成位置
に配置された素子電極材料上にメッキ法により導電性材
料を形成する工程と、メッキマスクを除去する工程とを
有することを特徴とする電子源基板の製造方法及び互い
に交差する第1の配線と第2の配線を有する前記電子源
基板において、素子電極および第1の配線および第2の
配線の交差部以外の配線部を前記製造方法により形成し
た後、交差部に印刷法により絶縁層を配置する工程と、
絶縁層上に導電性材料を印刷法により配置し、第2の配
線を形成する工程とを有することを特徴とする電子源基
板の製造方法にある。
SUMMARY OF THE INVENTION The present invention is intended to solve the above-mentioned problems, and the gist thereof is an electron source substrate having an electron-emitting device having a device electrode and a wiring for driving the electron-emitting device. In the above, the step of arranging the element electrode material at the element electrode formation position and the wiring formation position, the step of arranging a plating mask at the element electrode formation position, and the step of forming a conductive layer on the element electrode material arranged at the wiring formation position by the plating method. A method of manufacturing an electron source substrate, comprising: a step of forming a material; and a step of removing a plating mask, and the electron source substrate having a first wiring and a second wiring intersecting each other. And a step of forming a wiring portion other than the intersection of the first wiring and the second wiring by the above-mentioned manufacturing method, and then disposing an insulating layer at the intersection by a printing method,
And a step of arranging a conductive material on the insulating layer by a printing method to form a second wiring, the method for manufacturing an electron source substrate.

【0011】また、前記電子放出素子が表面伝導型放出
素子であっても良い。
Further, the electron emitting device may be a surface conduction type emitting device.

【0012】また、前記電子源基板の製造方法を用いて
画像形成装置を製造するものである。
An image forming apparatus is manufactured by using the method of manufacturing the electron source substrate.

【0013】[0013]

【作用】本発明により、素子電極材料を配置する1回の
高精細パターニングおよびメッキ法を利用して低コス
ト、低抵抗、高精細な電子源基板を提供する。
According to the present invention, a low-cost, low-resistance, high-definition electron source substrate is provided by utilizing a single high-definition patterning and plating method for disposing element electrode materials.

【0014】以下本発明を好ましい実施態様に基ずき更
に詳細に説明する。
The present invention will be described in more detail based on the preferred embodiments.

【0015】図1に本発明に関わる素子電極および配線
の製造工程を示す。
FIG. 1 shows a manufacturing process of element electrodes and wirings according to the present invention.

【0016】a)石英ガラス、Na等の不純物含有量を
減圧させたガラス、青板ガラス、青板ガラスにスパッタ
法等によりSiO2 を積層したガラス基板等およびアル
ミナ等のセラミックス等の絶縁性基板上にNi,Cr,
Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金
属あるいは合金およびIn23 −SnO2 等の透明導
電体およびポリシリコン等の半導体導電材料あるいはガ
ラス等からなる印刷導体等の導電性を有する素子電極材
料101を用いて所望の位置に配置する。配置する手段
としては印刷、焼成あるいは印刷、スピナ、スプレー等
の方法により塗布、焼成するかスパッタ、CVD(ch
emical vapor/deposition)、
真空蒸着法などにより素子電極材料を形成した後、レジ
スト塗布、露光、エッチングして素子電極材料を所望の
位置に配置してもかまわない。ここで、レジスト塗布、
露光、エッチングに限らずリフトオフ法により所望の位
置に配置してもかまわない。
A) Quartz glass, glass having a reduced content of impurities such as Na, soda lime glass, a soda lime glass substrate laminated with SiO 2 by sputtering or the like, and an insulating substrate such as ceramics such as alumina. Ni, Cr,
Such as a metal or alloy such as Au, Mo, W, Pt, Ti, Al, Cu, Pd, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductive material such as polysilicon, or a printed conductor such as glass. The element electrode material 101 having conductivity is used and arranged at a desired position. As a means for arranging, coating, baking or spattering by a method such as printing, baking or printing, spinner, spraying, CVD (ch
electronic vapor / deposition),
After forming the element electrode material by a vacuum deposition method or the like, the element electrode material may be arranged at a desired position by applying resist, exposing and etching. Where resist coating,
It may be arranged at a desired position not only by exposure and etching but also by a lift-off method.

【0017】b)つぎに、電子放出素子が配置される位
置を十分被うようにポリアミド、ポリビニルアルコー
ル、レジスト等の容易に除去可能なメッキ用マスク材料
102を電子放出素子を形成する位置を十分被うように
印刷、ホトリソグラフィー等により配置する。
B) Next, an easily removable plating mask material 102 such as polyamide, polyvinyl alcohol, or a resist is formed at a sufficient position to form the electron-emitting device so as to sufficiently cover the position where the electron-emitting device is arranged. It is arranged by printing, photolithography, etc. so as to cover it.

【0018】c)その後、メッキ処理を施し、選択的に
配線形成部にCu,Ni,Cr,Pt,Al,Pd等の
導電性配線材料103を配置する。ここで、選択的に配
置する手段として電界メッキにより基板表面に露出して
いる素子電極材料上に形成する方法あるいは工程a)に
おいてリフトオフ法を用いた場合レジスト等のパターニ
ング材料を利用する方法等がある。
C) After that, a plating process is performed to selectively dispose a conductive wiring material 103 such as Cu, Ni, Cr, Pt, Al, or Pd on the wiring forming portion. Here, as a means for selectively arranging, there are a method of forming on the element electrode material exposed on the substrate surface by electroplating or a method of using a patterning material such as a resist when the lift-off method is used in step a). is there.

【0019】d)工程b)において配置したマスク材料
を除去する。
D) The mask material placed in step b) is removed.

【0020】本発明は以上述べた素子電極、配線製造工
程を用いて電子源基板およびこれを用いた画像形成装置
を製造するものである。
The present invention is to manufacture an electron source substrate and an image forming apparatus using the same by using the device electrode and wiring manufacturing steps described above.

【0021】以下に本発明に関わる電子源基板および画
像形成装置について説明する。
The electron source substrate and the image forming apparatus according to the present invention will be described below.

【0022】本発明で用いる冷陰電子源は単純な構成で
あり、製法が容易な表面伝導型電子放出素子が好適であ
る。
The cold negative electron source used in the present invention has a simple structure and is preferably a surface conduction electron-emitting device which can be easily manufactured.

【0023】本発明に用いることのできる表面伝導型電
子放出素子は基本的に平面型表面伝導型電子放出素子及
び垂直型表面伝導型電子放出素子の2種類があげられ
る。
There are basically two types of surface conduction electron-emitting devices that can be used in the present invention: a planar surface conduction electron-emitting device and a vertical surface conduction electron-emitting device.

【0024】図5は基本的な表面伝導型電子放出素子の
構成を示す模式的平面及び断面図である。
FIG. 5 is a schematic plan view and a sectional view showing the structure of a basic surface conduction electron-emitting device.

【0025】図5において501は基板、502,50
3は素子電極、504は導電性薄膜、505は電子放出
部である。
In FIG. 5, reference numeral 501 is a substrate, and 502 and 50.
Reference numeral 3 is a device electrode, 504 is a conductive thin film, and 505 is an electron emitting portion.

【0026】素子電極間隔Lは好ましくは数百オングス
トロームより数百マイクロメートルである。また素子電
極間に印加する電圧は低い方が望ましく、再現良く作成
することが要求されるため好ましい素子電極間隔は数マ
イクロメートルより数十マイクロメートルである。
The element electrode spacing L is preferably several hundreds of angstroms to several hundreds of micrometers. Further, it is desirable that the voltage applied between the device electrodes is low, and since it is required to produce it with good reproducibility, the preferred device electrode interval is several micrometers to several tens of micrometers.

【0027】素子電極長さWは電極の抵抗値、電子放出
特性から数マイクロメートルより数百マイクロメートル
であり、また素子電極502,503の膜厚dは、数百
オングストロームより数マイクロメートルが好ましい。
The device electrode length W is preferably several micrometers to several hundreds of micrometers in view of the electrode resistance value and electron emission characteristics, and the film thickness d of the device electrodes 502 and 503 is preferably several micrometers to several micrometers. .

【0028】導電性薄膜504は良好な電子放出特性を
得るために微粒子で構成された微粒子膜が特に好まし
く、その膜厚は素子電極502,503へのステップカ
バレージ、素子電極502,503間の抵抗値及び後述
する通電フォーミング条件等によって、適宜設定させる
が、好ましくは数オングストロームから数千オングスト
ロームで、特に好ましくは10オングストロームより5
00オングストロームである。そのシート抵抗値は10
の3乗乃至10の7乗オーム/□である。
The conductive thin film 504 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The thickness of the conductive thin film 504 is the step coverage to the device electrodes 502 and 503 and the resistance between the device electrodes 502 and 503. The value may be appropriately set depending on the value and the energization forming conditions described later, but is preferably several angstroms to several thousand angstroms, particularly preferably 10 angstroms to 5 angstroms.
It is 00 angstrom. The sheet resistance is 10
3 to 10 7 ohms / square.

【0029】尚、ここで述べる微粒子膜とは複数の微粒
子が集合した膜であり、その微粒子構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接あるいは重なりあった状態(島状も含む)の膜をさ
しており、微粒子の粒径は数オングストロームから数千
オングストロームであり、好ましくは10オングストロ
ームより200オングストロームである。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and the fine particle structure has not only a state in which the fine particles are dispersed and arranged but also a state in which the fine particles are adjacent to each other or overlap each other (islands). The particle size of the fine particles is from several angstroms to several thousand angstroms, preferably from 10 angstroms to 200 angstroms.

【0030】電子放出部505は導電性薄膜504の一
部に形成された高抵抗の亀裂であり、通電フォーミング
等により形成される。また亀裂内に数オングストローム
から数百オングストロームの粒径の導電性微粒子を有す
ることもある。この導電性微粒子は導電性薄膜504を
構成する物質の少なくとも一部の元素を含んでいる。ま
た電子放出部505及びその近傍の導電性薄膜504は
炭素あるいは炭素化合物を有することもある。
The electron emitting portion 505 is a high resistance crack formed in a part of the conductive thin film 504, and is formed by energization forming or the like. In some cases, conductive particles having a particle diameter of several angstroms to several hundred angstroms may be contained in the crack. The conductive fine particles contain at least a part of the elements forming the conductive thin film 504. Further, the electron emitting portion 505 and the conductive thin film 504 in the vicinity thereof may contain carbon or a carbon compound.

【0031】図6は基本的な垂直型表面伝導型電子放出
素子の構成を示す模式的図面である。
FIG. 6 is a schematic view showing the structure of a basic vertical surface conduction electron-emitting device.

【0032】図6において図5と同一の部材については
同一符号を付与してある。621は段差形成部である。
In FIG. 6, the same members as those in FIG. 5 are designated by the same reference numerals. 621 is a step forming portion.

【0033】基板501、素子電極502と503、導
電性薄膜504、電子放出部505は前述した平面型表
面伝導型電子放出素子と同様の材料で構成することがで
き、段差形成部621は絶縁性材料で構成され、段差形
成部621の膜厚が先に述べた平面型表面伝導型電子放
出素子の素子電極間隔Lに相当する。その間隔は数百オ
ングストロームより数十マイクロメートルである。また
その間隔は段差形成部の製法及び素子電極間に印加する
電圧により制御することができるが、好ましくは数百オ
ングストロームより数マイクロメートルである。
The substrate 501, the device electrodes 502 and 503, the conductive thin film 504, and the electron-emitting portion 505 can be made of the same material as that of the above-mentioned planar surface conduction electron-emitting device, and the step forming portion 621 has an insulating property. The film thickness of the step forming portion 621 made of a material corresponds to the device electrode distance L of the flat surface conduction electron-emitting device described above. The spacing is tens of micrometers rather than hundreds of angstroms. The distance can be controlled by the manufacturing method of the step forming portion and the voltage applied between the device electrodes, but it is preferably several hundred angstroms to several micrometers.

【0034】導電性薄膜504は素子電極502,50
3と段差形成部621作成後に形成するため、素子電極
502,503の上に積層される。尚、図6において電
子放出部505は段差形成部621に直線状に形成され
ているように示されているが、作成条件、通電フォーミ
ング条件等に依存し、形状、位置ともこれに限るもので
はない。通電フォーミングと呼ばれる通電処理を行う。
通電フォーミングは素子電極502,503間に不図示
の電源より通電を行い、導電性薄膜504を局所的に破
壊、変形もしくは変質せしめ、溝を変化させた部位を形
成させるものである。この局所的に構造変化させた部位
を電子放出部505とよぶ。通電フォーミングの電圧波
形の例を図7に示す。
The conductive thin film 504 is the device electrodes 502, 50.
3 and the step forming portion 621 are formed, so that they are laminated on the device electrodes 502 and 503. In FIG. 6, the electron emitting portion 505 is shown to be linearly formed in the step forming portion 621, but the shape and position are not limited to this, depending on the preparation conditions, energization forming conditions, and the like. Absent. An energization process called energization forming is performed.
The energization forming energizes a power source (not shown) between the element electrodes 502 and 503 to locally break, deform or alter the conductive thin film 504 to form a portion where the groove is changed. The part where the structure is locally changed is called an electron emitting part 505. FIG. 7 shows an example of the voltage waveform of energization forming.

【0035】電圧波形は特にパルス波形が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図7a)とパルス波高値を増加させながら、電圧パル
スを印加する場合(図7b)とがある。まずパルス波高
値が一定電圧とした場合(図7a)について説明する。
A pulse waveform is particularly preferable as the voltage waveform, and a voltage pulse having a constant pulse peak value is continuously applied (FIG. 7a) and a voltage pulse is applied while increasing the pulse peak value (FIG. 7b). There is. First, the case where the pulse peak value is a constant voltage (FIG. 7A) will be described.

【0036】図7aにおけるT1及びT2は電圧波形の
パルス幅とパルス間隔であり、T1マイクロ秒〜10ミ
リ秒とし、T2を10マイクロ秒〜100ミリ秒とし、
三角波の波高値(通電フォーミング時のピーク電圧)は
表面伝導型電子放出素子の形態に応じて適宜選択し、適
当な真空度、例えば、10の−5乗torr程度の真空
雰囲気下で、数秒から数十分印加する。尚、素子の電極
間に印加する波形は三角波に限定することはなく、矩形
波など所望の波形を用いても良い。
In FIG. 7a, T1 and T2 are the pulse width and pulse interval of the voltage waveform, which are T1 microsecond to 10 milliseconds and T2 are 10 microsecond to 100 milliseconds.
The peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and for several seconds in an appropriate vacuum degree, for example, in a vacuum atmosphere of about 10 −5 torr. Apply several tens of minutes. The waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used.

【0037】図7bにおけるT1及びT2は、図7aと
同様であり、三角波の波高値(通電フォーミング時のピ
ーク電圧)は、例えば0.1Vステップ程度づつ増加さ
せ適当な真空雰囲気下で印加する。
T1 and T2 in FIG. 7b are the same as those in FIG. 7a, and the crest value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere.

【0038】尚、この場合の通電フォーミング処理はパ
ルス間隔T2中に、導電性薄膜を局所的に破壊、変形し
ない程度の電圧で、例えば0.1V程度の電圧で、素子
電流を測定し、抵抗値を求め、例えば1Mオーム以上の
抵抗を示した時に通電フォーミング終了とする。
In the energization forming process in this case, the device current is measured at a voltage that does not locally damage or deform the conductive thin film during the pulse interval T2, for example, a voltage of about 0.1 V, and the resistance is measured. The value is obtained, and when forming a resistance of 1 M ohm or more, the energization forming is completed.

【0039】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば、10の−4乗〜10の−5乗torr程
度の真空度で、通電フォーミング同様、パルス波高値が
一定の電圧パルスを繰り返し印加する処理のことであ
り、真空中に存在する有機物質に起因する炭素及び炭素
化合物を導電薄膜上に堆積させ素子電流If 、放出電流
e を著しく変化させる処理である。活性化工程は素子
電流If と放出電流Ie を測定しながら、例えば、放出
電流Ie が飽和した時点で終了する。また印加する電圧
パルスは動作駆動電圧で行うことが好ましい。
Next, it is desirable to perform a process called an activation process on the element for which the energization forming has been completed. The activation step is, for example, a process of repeatedly applying a voltage pulse having a constant pulse peak value at a vacuum degree of about −10 −5 to −10 −5 torr, similarly to the energization forming. Is a process of depositing carbon and a carbon compound derived from the organic substance existing in the above on the conductive thin film to remarkably change the device current If and the emission current Ie . The activation process is completed, for example, when the emission current I e is saturated while measuring the device current If and the emission current I e . Further, it is preferable that the applied voltage pulse is an operation drive voltage.

【0040】尚、ここで炭素あるいは炭素化合物とはグ
ラファイト(単、多結晶双方を指す)非晶質カーボン
(非晶質カーボン及び多結晶グラファイトとの混合物を
指す)であり、その膜厚は500オングストローム以下
が好ましく、より好ましくは300オングストローム以
下である。
Here, the carbon or carbon compound is graphite (which refers to both single and polycrystalline) and amorphous carbon (which refers to a mixture of amorphous carbon and polycrystalline graphite), and its film thickness is 500. It is preferably angstrom or less, more preferably 300 angstrom or less.

【0041】こうして作成した電子放出素子をフォーミ
ング工程、活性化工程における真空度よりも高い真空度
の雰囲気下に置いて動作駆動させるのが良い。また更に
高い真空度の雰囲気下で80℃〜150℃の加熱後動作
させることが望ましい。
It is preferable to place the electron-emitting device thus prepared in an atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step to drive the electron-emitting element. Further, it is desirable to operate after heating at 80 ° C. to 150 ° C. in an atmosphere of a higher degree of vacuum.

【0042】尚、フォーミング工程、活性化処理した真
空度とは、例えば約10の−6乗以上の真空度であり、
より好ましくは超高真空系であり、新たに炭素あるいは
炭素化合物が導電薄膜上にほとんど堆積しない真空度で
ある。こうすることによって素子電流If 、放出電流I
e を安定化させることが可能になる。
The vacuum degree after the forming step and the activation treatment is, for example, a vacuum degree of about 10 −6 or higher,
More preferably, it is an ultra-high vacuum system, and the degree of vacuum is such that no new carbon or carbon compound is newly deposited on the conductive thin film. By doing so, the device current I f and the emission current I
It becomes possible to stabilize e .

【0043】次に本発明の画像形成装置について述べ
る。
Next, the image forming apparatus of the present invention will be described.

【0044】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。
The electron source substrate used in the image forming apparatus is formed by arranging a plurality of surface conduction electron-emitting devices on the substrate.

【0045】表面伝導型電子素子放出素子の配列の方式
には例えば表面伝導型電子放出素子を並列に配置し、個
々の素子の両端を配線で接続するはしご型配置(以下は
しご型配置電子源と呼ぶ)や、表面伝導型電子放出素子
の一対の素子電極にそれぞれX方向配線、Y方向配線を
接続した単純マトリクス配置(以下マトリクス型配置電
子源基板と呼ぶ)があげられる。尚、はしご型配置電子
源基板を有する画像形成装置には電子放出素子からの電
子の飛翔を制御する電極である制御電極(グリッド電
極)を必要とする。
As a method of arranging the surface-conduction type electron-emitting devices, for example, the surface-conduction type electron-emitting devices are arranged in parallel, and both ends of the individual devices are connected by a ladder arrangement (hereinafter, ladder-type arrangement electron source and Or a simple matrix arrangement (hereinafter referred to as a matrix-type arrangement electron source substrate) in which a pair of element electrodes of the surface conduction electron-emitting device are connected with an X-direction wiring and a Y-direction wiring, respectively. An image forming apparatus having a ladder type electron source substrate requires a control electrode (grid electrode) which is an electrode for controlling the flight of electrons from the electron-emitting device.

【0046】以下この原理に基づき構成した電子源の構
成について、図8を用いて説明する。871は電子源基
板、872はX方向配線、873はY方向配線、874
は表面伝導型電子放出素子、875は結線である。尚、
表面伝導型電子放出素子874は前述した平面型あるい
は垂直型どちらであってもよい。
The structure of the electron source constructed based on this principle will be described below with reference to FIG. 871 is an electron source substrate, 872 is an X direction wiring, 873 is a Y direction wiring, 874
Is a surface conduction electron-emitting device, and 875 is a connection. still,
The surface conduction electron-emitting device 874 may be either the flat type or the vertical type described above.

【0047】同図において電子源基板871に用いる基
板は前述したガラス基板等であり、用途に応じて形状が
適宜設定される。
In the figure, the substrate used as the electron source substrate 871 is the above-mentioned glass substrate or the like, and its shape is appropriately set according to the application.

【0048】m本のX方向配線872は、DX1 ,DX
2 ,…DXm からなり、Y方向配線873はDY1 ,D
2 …DYn のn本の配線よりなる。
The X number of wirings 872 in the X direction are DX 1 , DX
2 , ... DX m , and the Y-direction wiring 873 has DY 1 , D
It consists of n wirings of Y 2 ... DY n .

【0049】これらm本のX方向配線872とn本のY
方向配線873間は不図示の層間絶縁層により電気的に
分離されてマトリックス配線を構成する。(m,nは共
に正の整数) 不図示の層間絶縁層はX方向配線872を形成した基板
871の全面或は一部に所望の領域に形成される。X方
向配線872とY方向配線873はそれぞれ外部端子と
して引き出される。
These m X-direction wirings 872 and n Y-wirings
The directional wirings 873 are electrically separated by an interlayer insulating layer (not shown) to form a matrix wiring. (M and n are both positive integers) An interlayer insulating layer (not shown) is formed in a desired region on the entire surface or a part of the substrate 871 on which the X-direction wiring 872 is formed. The X-direction wiring 872 and the Y-direction wiring 873 are drawn out as external terminals.

【0050】更に表面伝導型放出素子874の素子電極
(不図示)がm本のX方向配線872とn本のY方向配
線873と結線875によって電気的に接続されてい
る。
Further, the device electrodes (not shown) of the surface conduction electron-emitting device 874 are electrically connected to the m X-direction wirings 872 and the n Y-direction wirings 873 by the connection wires 875.

【0051】また表面伝導型電子放出素子は基板あるい
は不図示の層間絶縁層上のどちらに形成してもよい。
The surface conduction electron-emitting device may be formed either on the substrate or on an interlayer insulating layer (not shown).

【0052】また詳しくは後述するが前記X方向配線8
72にはX方向に配列する表面伝導型放出素子874の
行を入力信号に応じて走査するための走査信号を印加す
るための不図示の走査信号発生手段と電気的に接続され
ている。一方、Y方向配線873にはY方向に配列する
表面伝導型放出素子874の列の各列を入力信号に応じ
て、変調するための変調信号を印加するための不図示の
変調信号発生手段と電気的に接続されている。
The X-direction wiring 8 will be described later in detail.
72 is electrically connected to a scanning signal generating means (not shown) for applying a scanning signal for scanning a row of surface conduction electron-emitting devices 874 arranged in the X direction according to an input signal. On the other hand, a modulation signal generating means (not shown) for applying a modulation signal for modulating each row of the surface conduction electron-emitting devices 874 arranged in the Y direction according to an input signal to the Y-direction wiring 873. It is electrically connected.

【0053】更に表面伝導型電子放出素子の各素子に印
加される駆動電圧は当該素子に印加される走査信号と変
調信号の差電圧として供給されるものである。
Further, the drive voltage applied to each element of the surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element.

【0054】上記構成において、単純なマトリックス配
線だけで個別の素子を選択して独立に駆動可能になる。
In the above structure, individual elements can be selected and driven independently by using only simple matrix wiring.

【0055】つぎに以上のようにして作成した単純マト
リックス配置の電子源を用いた画像形成装置について図
9、図10及び図11を用いて説明する。図9は画像形
成装置の基本構成図であり、図10は蛍光膜、図11は
NTSC方式のテレビ信号に応じて表示をするための駆
動回路のブロック図を示し、その駆動回路を含む画像形
成装置を表す。
Next, an image forming apparatus using the electron source of the simple matrix arrangement created as described above will be described with reference to FIGS. 9, 10 and 11. FIG. 9 is a basic configuration diagram of the image forming apparatus, FIG. 10 is a fluorescent film, and FIG. 11 is a block diagram of a drive circuit for displaying according to an NTSC television signal, and image formation including the drive circuit. Represents a device.

【0056】図9において971は電子放出素子を基板
上に作製した電子源基板、981は電子源基板871を
固定したリアプレート、986はガラス基板983の内
面に蛍光膜984とメタルバック985等が形成された
フェースプレート、982は支持枠であり、リアプレー
ト981、支持枠982及びフェースプレート986を
フリットガラス等を塗布し、大気中あるいは窒素中で4
00〜500度で10分以上焼成することで封着して外
囲器988を構成する。
In FIG. 9, 971 is an electron source substrate on which an electron-emitting device is formed, 981 is a rear plate to which the electron source substrate 871 is fixed, and 986 is a glass substrate 983 having a fluorescent film 984 and a metal back 985 on its inner surface. The formed face plate 982 is a support frame, and the rear plate 981, the support frame 982, and the face plate 986 are coated with frit glass or the like, and the surface of the rear plate 981, the support frame 982, and the face plate 986 is 4 in the atmosphere or nitrogen.
An envelope 988 is formed by sealing by baking at a temperature of 00 to 500 degrees for 10 minutes or more.

【0057】図9において974は図5における電子放
出部に相当する。972,973は表面伝導型電子放出
素子の一対の素子電極と接続されたX方向配線及びY方
向配線である。
In FIG. 9, 974 corresponds to the electron emitting portion in FIG. Reference numerals 972 and 973 are an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0058】外囲器988は、上述の如くフェースプレ
ート986、支持枠982、リアプレート981で外囲
器988を構成したが、リアプレート981は主に電子
源基板971の強度を補強する目的で設けられるため、
電子源基板971自体で十分な強度を持つ場合は別体の
リアプレート981は不要であり、電子源基板971に
直接支持枠982を封着し、フェースプレート986、
支持枠982、電子源基板971にて外囲器988を構
成しても良い。またさらにはフェースプレート986、
リアプレート981間に、スペーサーとよばれる耐大気
圧支持部材を設置することで大気圧に対して十分な強度
をもつ外囲器988にすることもできる。
The envelope 988 comprises the face plate 986, the support frame 982, and the rear plate 981 as described above, and the rear plate 981 is mainly for the purpose of reinforcing the strength of the electron source substrate 971. Because it is provided,
If the electron source substrate 971 itself has sufficient strength, the separate rear plate 981 is not necessary, and the support frame 982 is directly sealed to the electron source substrate 971 and the face plate 986,
The envelope 988 may be configured by the support frame 982 and the electron source substrate 971. Furthermore, a face plate 986,
By installing an atmospheric pressure resistant support member called a spacer between the rear plates 981, the envelope 988 having sufficient strength against atmospheric pressure can be obtained.

【0059】図10中1092は蛍光体である。蛍光体
1092はモノクロームの場合は蛍光体のみからなる
が、カラーの蛍光膜の場合は蛍光体の配列によりブラッ
クストライプあるいはブラックマトリックスなどと呼ば
れる黒色部材1091と蛍光体1092とで構成され
る。ブラックストライプ、ブラックマトリックスが設け
られる目的はカラー表示の場合、必要となる三原色蛍光
体の各蛍光体1092間の塗り分け部を黒くすることで
混色等を目立たなくすることと蛍光膜984における外
光反射によるコントラストの低下を抑制することであ
る。ブラックストライプの材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、光の透
過及び反射が少ない材料であればこれに限るものではな
い。
In FIG. 10, 1092 is a phosphor. In the case of monochrome, the phosphor 1092 is composed of only the phosphor, but in the case of a color phosphor film, it is composed of a black member 1091 called a black stripe or a black matrix depending on the arrangement of the phosphor and a phosphor 1092. In the case of color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 1092 of the three primary color phosphors black so as to make the color mixture inconspicuous and to prevent external light in the phosphor film 984. This is to suppress a decrease in contrast due to reflection. The material of the black stripe is not limited to the commonly used material containing graphite as a main component, but is not limited to this as long as it is a material that transmits and reflects light little.

【0060】ガラス基板983に蛍光体を塗布する方法
はモノクローム、カラーによらず沈澱法や印刷法が用い
られる。
As a method of applying the phosphor to the glass substrate 983, a precipitation method or a printing method is used regardless of monochrome or color.

【0061】また蛍光膜984(図9)の内面側には通
常メタルバック985(図9)が設けられる。メタルバ
ックの目的は蛍光体の発光のうち内面側への光をフェー
スプレート986側へ鏡面反射することにより輝度を向
上すること、電子ビーム加速電圧を印加するための電極
として作用すること、外囲器内で発生した負イオンの衝
突によるダメージからの蛍光体の保護等である。メタル
バックは蛍光膜作製後蛍光膜の内面側表面の平滑化処理
(通常フィルミングと呼ばれる)を行い、その後Alを
真空蒸着等で堆積することで作製できる。
A metal back 985 (FIG. 9) is usually provided on the inner surface side of the fluorescent film 984 (FIG. 9). The purpose of the metal back is to improve the brightness by specularly reflecting the light to the inner surface side of the light emission of the phosphor to the face plate 986 side, to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor from the damage caused by the collision of negative ions generated inside the container. The metal back can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al by vacuum evaporation or the like.

【0062】フェースプレート986には、更に蛍光膜
984の導電性を高めるため蛍光膜984の外面側に透
明電極(不図示)を設けてもよい。
The face plate 986 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 984 in order to further enhance the conductivity of the fluorescent film 984.

【0063】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはならず、十
分な位置合わせを行う必要がある。
When performing the above-mentioned sealing, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device, and it is necessary to perform sufficient alignment.

【0064】外囲器988は不図示の排気管を通じ、1
-7torr程度の真空度にされ、封止がおこなわれ
る。また外囲器988の封止後の真空度を維持するため
にゲッター処理を行なう場合もある。これは外囲器98
8の封止を行う直前あるいは封止後に抵抗加熱あるいは
高周波加熱等の加熱法により、外囲器988内の所定の
位置(不図示)に配置されたゲッターを加熱し、蒸着膜
を形成する処理である。ゲッターは通常Ba等が主成分
であり、該蒸着膜の吸引作用により、例えば1×10-5
torr乃至は1×10-7torrの真空度を維持する
ものである。尚、表面伝導型電子放出素子のフォーミン
グ以降の工程は適宜設定される。
The envelope 988 is provided through an exhaust pipe (not shown)
The degree of vacuum is set to about 0 -7 torr and sealing is performed. In addition, a getter process may be performed to maintain the degree of vacuum after the envelope 988 is sealed. This is the envelope 98
A process for heating a getter arranged at a predetermined position (not shown) in the envelope 988 by a heating method such as resistance heating or high frequency heating immediately before or after the sealing of No. 8 to form a vapor deposition film. Is. The getter usually contains Ba or the like as a main component, and is, for example, 1 × 10 −5 due to the suction action of the deposited film.
The degree of vacuum of torr or 1 × 10 −7 torr is maintained. The steps after forming the surface conduction electron-emitting device are appropriately set.

【0065】次に、単純マトリックス配置型基板を有す
る電子源を用いて構成した画像形成装置を、NTSC方
式のテレビ信号に基づきテレビジョン表示を行う為の駆
動回路の概略構成を図11のブロック図を用いて説明す
る。1101は前記表示パネルであり、また1102は
走査回路、1103は制御回路、1104はシフトレジ
スタ、1105はラインメモリ、1106は同期信号分
離回路、1107は変調信号発生器、Vx およびVa
直流電圧源である。
Next, a schematic configuration of a drive circuit for performing television display on an image forming apparatus constructed by using an electron source having a simple matrix arrangement type substrate based on a television signal of the NTSC system is a block diagram of FIG. Will be explained. 1101 is the display panel, 1102 is a scanning circuit, 1103 is a control circuit, 1104 is a shift register, 1105 is a line memory, 1106 is a sync signal separation circuit, 1107 is a modulation signal generator, and V x and V a are direct current. It is a voltage source.

【0066】以下、各部の機能を説明するがまず表示パ
ネル1101は端子Dox1 ないしDoxm および端子
Doy1 ないしDoyn および高圧端子Hv を介して外
部の電気回路と接続している。このうち端子Dox1
いしDoxm には前記表示パネル内に設けられている電
子源、すなわちM行N列の行列状にマトリックス配線さ
れた表面伝導型電子放出素子群を一行(N素子)ずつ順
次駆動してゆく為の走査信号が印加される。
The functions of the respective parts will be described below. First, the display panel 1101 is connected to an external electric circuit via the terminals Dox 1 to Dox m, the terminals Doy 1 to Doy n and the high voltage terminal H v . Of these terminals, the terminals Dox 1 to Dox m are each provided with an electron source provided in the display panel, that is, a group of surface conduction electron-emitting devices which are matrix-wired in a matrix of M rows and N columns, one row at a time (N elements). A scanning signal for driving is applied.

【0067】一方、端子Dy1 ないしDyn には前記走
査信号により選択された一行の表面伝導型電子放出素子
の各素子の出力電子ビームを制御する為の変調信号が印
加される。また高圧端子Hv には直流電圧源Va より例
えば10K[V]の直流電圧が供給されるが、これは表
面伝導型電子放出素子より出力される電子ビームに蛍光
体を励起するのに十分なエネルギーを付与する為の加速
電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Dy 1 to Dy n . Further, the high voltage terminal H v is supplied with a DC voltage of, for example, 10 K [V] from the DC voltage source V a , which is sufficient to excite the phosphor into the electron beam output from the surface conduction electron-emitting device. It is an accelerating voltage for applying various energies.

【0068】次に走査回路1102について説明する。
同回路は内部にM個のスイッチング素子を備えるもので
(図中、S1 ないしSm で模式的に示している)、各ス
イッチング素子は直流電圧源Vx の出力電圧もしくは0
[V](グランドレベル)のいずれか一方を選択し、表
示パネル1101の端子Dx1 ないしDxm と電気的に
接続するものである。S1 ないしSm の各スイッチング
素子は制御回路1103が出力する制御信号Tscanに基
づいて動作するものだが実際には例えばFETのような
スイッチング素子を組み合わせる事により構成する事が
可能である。
Next, the scanning circuit 1102 will be described.
The circuit is provided with M switching elements therein (schematically shown by S 1 to S m in the figure), and each switching element is an output voltage of the DC voltage source V x or 0.
One of [V] (ground level) is selected and electrically connected to the terminals Dx 1 to Dx m of the display panel 1101. Each of the switching elements S 1 to S m operates based on the control signal T scan output from the control circuit 1103, but can be actually configured by combining switching elements such as FETs.

【0069】尚、前記直流電圧源Vx は前記表面伝導型
電子放出素子の特性(電子放出しきい値電圧)に基づき
走査されていない素子に印加される駆動電圧が電子放出
しきい値電圧以下となるような一定電圧を出力するよう
設定されている。
The drive voltage applied to the non-scanned elements of the DC voltage source V x based on the characteristics of the surface conduction electron-emitting device (electron emission threshold voltage) is less than the electron emission threshold voltage. It is set to output a constant voltage such that

【0070】また制御回路1103は外部より入力する
画像信号に基づいて適切な表示が行われるように各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路1106より送られる同期信号Tsync
に基づいて各部に対してTsc an,Tsft およびTmry
各制御信号を発生する。
The control circuit 1103 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The sync signal T sync sent from the sync signal separation circuit 1106 described below
T sc an,, generates control signals for T sft and T mry to each unit based on.

【0071】同期信号分離回路1106は外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で周波数分離(フィル
ター)回路を用いれば構成できるものである。同期信号
分離回路1106により分離された同期信号は良く知ら
れるように垂直同期信号と水平同期信号より成るが、こ
こでは説明の便宜上Tsync信号として図示した。一方、
前記テレビ信号から分離された画像の輝度信号成分を便
宜上DATA信号と表すが同信号はシフトレジスタ11
04に入力される。
The synchronizing signal separating circuit 1106 is a circuit for separating a synchronizing signal component and a luminance signal component from an externally input NTSC television signal, and can be constructed by using a frequency separating (filter) circuit. The sync signal separated by the sync signal separation circuit 1106 is composed of a vertical sync signal and a horizontal sync signal, as is well known, but is shown here as a T sync signal for convenience of description. on the other hand,
The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience, but this signal is the shift register 11
It is input to 04.

【0072】シフトレジスタ1104は時系列的にシリ
アルに入力される前記DATA信号を画像の1ライン毎
にシリアル/パラレル変換するためのもので前記制御回
路1103より送られる制御信号Tsft に基づいて動作
する。(すなわち制御信号T sft は、シフトレジスタ1
104のシフトクロックであると言い換えても良い。)
シリアル/パラレル変換された画像1ライン分(電子放
出素子N素子分の駆動データに相当する)のデータはI
1 乃至Idn のN個の並列信号として前記シフトレジ
スタ1104より出力される。
The shift register 1104 is serially arranged in time series.
The DATA signal input to the
For serial / parallel conversion into
Control signal T sent from path 1103sft Works based on
I do. (Ie control signal T sft Is the shift register 1
It may be paraphrased as a shift clock of 104. )
One line of serial / parallel converted image (electronic emission
(Corresponding to drive data for N output elements) data is I
d1 Through Idn Shift register as N parallel signals of
It is output from the star 1104.

【0073】ラインメモリ1105は画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1103より送られる制御信号Tmry にし
たがって適宜Id1 ないしIdn の内容を記憶する。記
憶された内容はId1 ないしIdn として出力され変調
信号発生器1107に入力される。
[0073] The line memory 1105 is a storage device for storing only of data for one line, stores the contents of appropriate Id 1 to Id n in accordance with the control signal T mry sent from the control circuit 1103 To do. The stored contents are output as Id 1 to Id n and input to the modulation signal generator 1107.

【0074】変調信号発生器1107は前記画像データ
Id1 ないしIdn の各々に応じて表面伝導型電子放出
素子の各々を適切に駆動変調する為の信号源で、その出
力信号は端子Doy1 ないしDoyn を通じて表示パネ
ル110内の表面伝導型電子放出素子に印加される。
The modulation signal generator 1107 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of the image data Id 1 to Id n , and its output signal is from the terminals Doy 1 to Doy 1 . It applied to the surface conduction electron-emitting devices in the display panel 110 through Doy n.

【0075】前述したように本発明に関わる電子放出素
子は放出電流Ie に対して以下の基本特性を有してい
る。すなわち前述したように電子放出には明確なしきい
値電圧Vthがあり、Vth以上の電圧を印加されたときの
み電子放電が生じる。
As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current I e . That is, as described above, the electron emission has a clear threshold voltage V th , and the electron discharge occurs only when a voltage higher than V th is applied.

【0076】また電子放出しきい値以上の電圧に対して
は素子への印加電圧の変化に応じて放出電流も変化して
ゆく。尚、電子放出素子の材料や構成、製造方法を変え
る事により電子放出しきい値電圧Vthの値や印加電圧に
対する放電電流の変化の度合いが変わる場合もあるが、
いずれにしても以下のような事がいえる。
For a voltage above the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. The value of the electron emission threshold voltage V th and the degree of change of the discharge current with respect to the applied voltage may be changed by changing the material, configuration, and manufacturing method of the electron emitting element.
In any case, the following can be said.

【0077】すなわち、本素子にパルス状の電圧を印加
する場合、例えば電子放出閾値以下の電圧を印加しても
電子放出は生じないが電子放出閾値以上の電圧を印加す
る場合には電子ビームが出力される。その際、第一には
パルスの波高値Vm を変化させる事により出力電子ビー
ムの強度を制御する事が可能である。第二には、パルス
の幅Pw を変化させる事により出力される電子ビームの
電荷の総量を制御する事が可能である。
That is, when a pulsed voltage is applied to this element, for example, electron emission does not occur even if a voltage below the electron emission threshold is applied, but when a voltage above the electron emission threshold is applied, the electron beam is Is output. In that case, firstly, the intensity of the output electron beam can be controlled by changing the peak value V m of the pulse. Second, it is possible to control the total amount of charges of the electron beam output by changing the pulse width P w .

【0078】したがって、入力信号に応じて電子放出素
子を変調する方式としては、電圧変調方式、パルス幅変
調方式等があげられ、電圧変調方式を実施するには変調
信号発生器1107としては一定の長さの電圧パルスを
発生するが入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, there are a voltage modulation method, a pulse width modulation method and the like. To implement the voltage modulation method, the modulation signal generator 1107 is fixed. A circuit of a voltage modulation system is used that generates a voltage pulse of a length but appropriately modulates the peak value of the pulse according to the input data.

【0079】またパルス幅変調方式を実施するには変調
信号発生器1107としては、一定の波高値の電圧パル
スを発生するが入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
るものである。
In order to implement the pulse width modulation method, the modulation signal generator 1107 generates a voltage pulse having a constant peak value, but a pulse for appropriately modulating the width of the voltage pulse according to the input data. A width modulation type circuit is used.

【0080】以上に説明した一連の動作により本発明の
画像表示装置は表示パネル1101を用いてテレビジョ
ンの表示を行なえる。尚、上記説明中の特に記載しなか
ったがシフトレジスタやラインメモリ1105はデジタ
ル信号式のものでもアナログ信号式のものでも差し支え
なく、要は画像信号のシリアル/パラレル変換や記憶が
所定の速度で行なわれればよい。
Through the series of operations described above, the image display device of the present invention can display a television using the display panel 1101. Although not particularly described in the above description, the shift register or the line memory 1105 may be of a digital signal type or an analog signal type, and the point is that serial / parallel conversion and storage of image signals are performed at a predetermined speed. It should be done.

【0081】デジタル信号式を用いる場合には同期信号
分離回路1106の出力信号DATAをデジタル信号化
する必要があるが、これは1106の出力部にA/D変
換器を備えれば可能である。また、これと関連してライ
ンメモリ1105の出力信号がデジタル信号かアナログ
信号かにより、変調信号発生器1107に用いられる回
路が若干異なったものとなる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 1106 into a digital signal, which can be achieved by providing an A / D converter at the output section of 1106. Further, in connection with this, the circuit used for the modulation signal generator 1107 is slightly different depending on whether the output signal of the line memory 1105 is a digital signal or an analog signal.

【0082】まずデジタル信号の場合について述べる。
電圧変調方式においては変調信号発生器1107には、
例えばよく知られるD/A変換回路を用い、必要に応じ
て増幅回路などを付け加えればよい。
First, the case of digital signals will be described.
In the voltage modulation method, the modulation signal generator 1107 has
For example, a well-known D / A conversion circuit may be used, and an amplification circuit or the like may be added if necessary.

【0083】またパルス幅変調方式の場合、変調信号発
生器1107は、例えば高速の発振器および発振器の出
力する波数を計数する計数器(カウンタ)および計数器
の出力値と前記メモリの出力値を比較する比較器(コン
パレータ)を組み合せた回路を用いることにより構成で
きる。必要に応じて比較器の出力するパルス幅変調され
た変調信号を表面伝導型電子放出素子の駆動電圧にまで
電圧増幅するための増幅器を付け加えてもよい。
In the case of the pulse width modulation method, the modulation signal generator 1107 compares the output value of the memory with the output value of the counter and the counter for counting the number of waves output by the oscillator, for example. It can be configured by using a circuit in which comparators (comparators) are combined. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator up to the drive voltage of the surface conduction electron-emitting device may be added.

【0084】次にアナログ信号の場合について述べる。
電圧変調方式においては変調信号発生器1107には、
例えばよく知られるオペアンプなどを用いた増幅回路を
用いればよく、必要に応じてレベルシフト回路などを付
け加えてもよい。またパルス幅変調方式の場合には例え
ばよく知られた電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
Next, the case of an analog signal will be described.
In the voltage modulation method, the modulation signal generator 1107 has
For example, a well-known amplifier circuit using an operational amplifier may be used, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and an amplifier for amplifying the voltage to the drive voltage of the surface conduction electron-emitting device may be added if necessary. May be.

【0085】以上のように完成した画像表示装置におい
て、こうして各電子放出素子には、容器外端子Dox1
ないしDoxm ,Doy1 ないしDoyn を通じ、電圧
を印加することにより、電子放出させ、高圧端子Hv
通じ、メタルバック、あるいは透明電極(不図示)に高
圧を印加し、電圧ビームを加速し、蛍光膜84に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
In the image display device completed as described above, each of the electron-emitting devices is thus provided with a terminal Dox 1 outside the container.
To Dox m, to Doy 1 to through Doy n, by applying a voltage, is emitting electrons through the high voltage terminal H v, the high voltage is applied to the metal back or a transparent electrode (not shown), and accelerating voltage beam, An image can be displayed by colliding with the fluorescent film 84 to excite and emit light.

【0086】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
適宜選択する。また、入力信号例として、NTSC方式
をあげたが、これに限るものでなく、PAL、SECA
M方式などの諸方式でもよく、また、これよりも、多数
の走査からなるTV信号(例えば、MUSE方式をはじ
めとする高品位TV)方式でもよい。
The structure described above is a schematic structure necessary for manufacturing a suitable image forming apparatus used for display or the like, and the detailed parts such as the material of each member are not limited to the above contents. , Is appropriately selected to suit the application of the image forming apparatus. Further, although the NTSC system is given as an example of the input signal, the input signal is not limited to this, and PAL, SECA
Various methods such as the M method may be used, or a TV signal (for example, a high-definition TV such as the MUSE method) including a number of scans may be used.

【0087】次に、前述のはしご型配置電子源基板及び
それを用いた画像表示装置について図12、図13によ
り説明する。
Next, the above ladder type electron source substrate and the image display device using the same will be described with reference to FIGS.

【0088】図12において、1210は電子源基板、
1211は電子放出素子、1212のDx1 〜Dx10
は前記電子放出素子に接続する共通配線である。電子放
出素子1211は、基板1210上に、X方向に並列に
複数個配置される。(これを素子行と呼ぶ)。この素子
行を複数個基板上に配置し、はしご型電子源基板とな
る。各素子行の共通配線間に適宜駆動電圧を印加するこ
とで、各素子行を独立に駆動することが可能になる。す
なわち、電子ビームを放出させる素子行には、電子放出
しきい値以上の電圧を電子ビームを放出させない素子行
には電子放出しきい値以下の電圧を印加すればよい。ま
た、各素子行間の共通配線Dx2 〜Dx9を、例えばD
2 ,Dx3 を同一配線とする様にしても良い。
In FIG. 12, 1210 is an electron source substrate,
Reference numeral 1211 denotes an electron-emitting device, 1212 Dx 1 to Dx 10 ,
Is a common wiring connected to the electron-emitting device. A plurality of electron-emitting devices 1211 are arranged on the substrate 1210 in parallel in the X direction. (This is called an element row). A plurality of this element row is arranged on the substrate to form a ladder type electron source substrate. By appropriately applying a drive voltage between the common wirings of each element row, each element row can be independently driven. That is, a voltage higher than the electron emission threshold may be applied to the element row that emits the electron beam, and a voltage lower than the electron emission threshold may be applied to the element row that does not emit the electron beam. In addition, the common wirings Dx 2 to Dx 9 between the element rows are, for example, D
It is also possible to use the same wiring for x 2 and Dx 3 .

【0089】図13ははしご型配置の電子源を備えた画
像形成装置の構造を示すための図である。1320はグ
リッド電極、1321は電子が通過するため空孔、13
22は、Dox1 ,Dox2 …Doxm よりなる容器外
端子、1323はグリッド電極1320と接続されたG
1 ,G2 ,…Gn からなる容器外端子、1324は前述
の様に各素子行間の共通配線を同一配線とした電子源基
板である。尚、図9、10と同一の符号は同一の部材を
示す。前述の単純マトリックス配置の画像形成装置(図
9)との違いは、電子側基板1324とフェースプレー
ト986の間にグリッド電極1320を備えている事で
ある。
FIG. 13 is a diagram showing the structure of an image forming apparatus provided with a ladder-type electron source. 1320 is a grid electrode, 1321 is a hole for passing electrons, 13
22 is an external terminal of the container made of Dox 1 , Dox 2 ... Dox m , and 1323 is a G connected to the grid electrode 1320.
Terminals outside the container composed of 1 , G 2 , ..., G n , and 1324 are electron source substrates in which the common wiring between the respective element rows is the same wiring as described above. The same reference numerals as those in FIGS. 9 and 10 denote the same members. A difference from the image forming apparatus having the simple matrix arrangement (FIG. 9) described above is that the grid electrode 1320 is provided between the electronic side substrate 1324 and the face plate 986.

【0090】基板1324とフェースプレート986の
中間には、グリッド電極1320が設けられている。グ
リッド電極1320は、表面伝導型放出素子から放出さ
れた電子ビームを変調することができるもので、はしご
型配置の素子行と直交して設けられたストライブ状の電
極に電子ビームを通過させるため、各素子に対応して1
個ずつ円形の開口1321が設けられている。グリッド
の形状や設置位置は必ずしも図13のようなものでなく
ともよく、開口としてメッシュ状に多数の通過口を設け
ることもあり、また例えば表面伝導型放出素子の周囲や
近傍に設けてもよい。
A grid electrode 1320 is provided between the substrate 1324 and the face plate 986. The grid electrode 1320 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonally to the ladder-shaped element rows. , 1 for each element
Circular openings 1321 are provided one by one. The shape and installation position of the grid are not necessarily those shown in FIG. 13, and a large number of passage openings may be provided in the form of a mesh as openings. For example, they may be provided around or near the surface conduction electron-emitting device. .

【0091】容器外端子1322およびグリッド容器外
端子1323は、不図示の制御回路と電気的に接続され
ている。
The terminal 1322 outside the container and the terminal 1323 outside the grid container are electrically connected to a control circuit (not shown).

【0092】本画像形成装置では素子行を1列ずつ順次
駆動(走査)していくのと同期してグリッド電極列に画
像1ライン分の変調信号を同時印加することにより、各
電子ビームの蛍光体への照射を制御し、画像を1ライン
ずつ表示することができる。
In this image forming apparatus, the modulation signal for one line of the image is simultaneously applied to the grid electrode column in synchronization with the sequential driving (scanning) of the element rows one column at a time, whereby the fluorescence of each electron beam is increased. It is possible to control the irradiation to the body and display the image line by line.

【0093】また本発明によればテレビジョン放送の表
示装置のみならずテレビ会議システム、コンピューター
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置としても用いることもできる。
Further, according to the present invention, it is possible to provide an image forming apparatus suitable for not only a display device for television broadcasting but also a display device such as a video conference system and a computer. Further, it can be used as an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0094】[0094]

【実施例】以下実施例により詳細に説明する。 実施例1 本発明による電子源基板の作製方法の第1の実施例につ
いて説明する。
Embodiments will be described in detail below with reference to embodiments. Example 1 A first example of a method for manufacturing an electron source substrate according to the present invention will be described.

【0095】図2に本実施例による電子源基板の工程図
を示す。 工程−a 清浄化した青板ガラス201上にレジスト(AZ135
0Hoechst社製)202を塗布、露光、現像後、
120℃で10分間加熱処理を施して、所望の位置に配
置した。 工程−b Ti(100オングストローム)、Pt(500オング
ストローム)(素子電極材料)203を順次、スパッタ
法により堆積させた。 工程−c レジスト(AZ4620Hoechst社製)204を
スクリーン印刷後、120℃で加熱処理して、電子放出
素子形成位置を十分に含む所望の位置に配置した。 工程−d 70℃のシアン化金メッキ液(pH3)を用いて、無電
解メッキ処理を施し、Au(X方向配線およびY方向配
線の一部)205を膜厚5μmで形成した。 工程−e つぎに、レジストをMicroposit Remov
er(Shipley社製)により除去し、不要部分の
Auを取り去った(リフトオフ)。 工程−f フリットガラス(20μm)206をスクリーン印刷
後、150℃で15分間乾燥、600℃で30分間焼成
して、X方向配線交差部形成位置を十分に含む所望の位
置に配置した。 工程−g つぎに、図2−gに示すようにAgペーストをスクリー
ン印刷後、120℃で30分間乾燥し、610℃で1時
間焼成して、X方向配線に接することなく、工程−dに
おいて形成したY方向配線の一部に接するようにY方向
配線207を形成した。 工程−h その後、有機Pd(ccp4230奥野製薬(株)社
製)をスプレー塗布、焼成して、フォトリソグラフィー
法、ドライエッチング法を用いて所望の位置に主元素と
してPdよりなる微粒子からなる電子放出部形成用薄膜
208を形成した。
FIG. 2 is a process drawing of the electron source substrate according to this embodiment. Step-a A resist (AZ135
0 Hoechst) 202 is applied, exposed and developed,
It was heat-treated at 120 ° C. for 10 minutes and placed at a desired position. Step-b Ti (100 Å) and Pt (500 Å) (device electrode material) 203 were sequentially deposited by a sputtering method. Step-c A resist (made by AZ4620 Hoechst) 204 was screen-printed and then heat-treated at 120 ° C. to be arranged at a desired position including a sufficient electron-emitting device formation position. Step-d An electroless plating process was performed using a gold cyanide plating solution (pH 3) at 70 ° C. to form Au (a part of the X-direction wiring and the Y-direction wiring) 205 with a film thickness of 5 μm. Step-e Next, the resist is subjected to Microposition Remov.
er (manufactured by Shipley) to remove unnecessary portions of Au (lift-off). Step-f Frit glass (20 μm) 206 was screen-printed, dried at 150 ° C. for 15 minutes, baked at 600 ° C. for 30 minutes, and placed at a desired position sufficiently including the X-direction wiring intersection formation position. Step-g Next, as shown in FIG. 2-g, after the Ag paste was screen-printed, it was dried at 120 ° C. for 30 minutes and fired at 610 ° C. for 1 hour, without contacting the X-direction wiring, and in Step-d. The Y-direction wiring 207 was formed so as to be in contact with part of the formed Y-direction wiring. Step-h After that, organic Pd (ccp4230 Okuno Chemical Industries Co., Ltd.) is spray-coated and baked, and electron emission consisting of fine particles of Pd as a main element is formed at a desired position by photolithography and dry etching. A part forming thin film 208 was formed.

【0096】このようにして作製した電子放出部形成用
薄膜にフォーミング処理を施して電子放出部を形成し、
電子源基板を作製した。
The thus formed thin film for forming an electron emitting portion is subjected to a forming treatment to form an electron emitting portion,
An electron source substrate was produced.

【0097】このようにして得られた表面伝導型電子放
出素子を有する単純マトリックス配置型電子源基板(図
2−h)を用い、電子源及び画像形成装置を作製した。
An electron source and an image forming apparatus were produced by using the simple matrix arrangement type electron source substrate (FIG. 2-h) having the surface conduction electron-emitting device thus obtained.

【0098】以上のように作製した電子源、画像形成装
置は比較的簡易なプロセスで高精細に形成でき、低コス
ト化ができた。また、厚膜の配線が形成でき、高アスペ
クト比配線を実現し、配線の低抵抗化できた。 実施例2 本発明による電子源基板の作製方法の第2の実施例につ
いて説明する。
The electron source and the image forming apparatus manufactured as described above can be formed with high precision by a relatively simple process, and the cost can be reduced. Moreover, a thick film wiring can be formed, a high aspect ratio wiring is realized, and the resistance of the wiring can be reduced. Example 2 A second example of the method for producing an electron source substrate according to the present invention will be described.

【0099】図3に本実施例による電位源基板の工程図
を示す。 工程−a 清浄化した青板ガラス301上Auレジネートペースト
を用いてスクリーン印刷、乾燥(120℃で10分間)
焼成(600℃で10分間)により0.5μmのAu
(素子電極材料)302を図3−aに示す所望の位置に
配置した。 工程−b レジスト(AZ4620Hoechst)303をスク
リーン印刷、120℃で10分間焼成して、電子放出素
子形成位置を十分に含む所望の位置に配置した。 工程−c 20℃で硫酸銅、硫酸の混合液を用いて、工程−aにお
いて配置したAuに電圧を印加して、電解メッキ処理を
施し、選択的にCu(配線材料)304を3μm形成し
た。 工程−d つぎに、レジストをmicroposit remov
erにより除去し、不要部分のCuを取り去った。 工程−e その後、有機Pd(ccp4230奥野製薬(株)社
製)をスプレー塗布、焼成して、フォトリソグラフィー
法、ドライエッチング法を用いて所望の位置に主元素と
してPdよりなる微粒子からなる電子放出部形成用薄膜
305を配置した。 工程−f フリットガラスをスクリーン印刷後、120℃で10分
間乾燥、600℃で30分間焼成して、グリッド電極形
成用絶縁膜306を所望の位置に配置した。 工程−g つぎに、Agペーストをスクリーン印刷後、120℃で
30分間乾燥し、610℃で1時間焼成して、グリッド
電極307を形成した。
FIG. 3 is a process drawing of the potential source substrate according to this embodiment. Process-a Screen printing using Au resinate paste on the cleaned blue plate glass 301 and drying (120 ° C. for 10 minutes)
0.5 μm Au by firing (at 600 ° C. for 10 minutes)
(Device electrode material) 302 was arranged at a desired position shown in FIG. Step-b A resist (AZ4620 Hoechst) 303 was screen-printed and baked at 120 ° C. for 10 minutes to be arranged at a desired position including a sufficient electron-emitting device formation position. Step-c At 20 ° C., a mixed solution of copper sulfate and sulfuric acid was used to apply a voltage to the Au arranged in Step-a to carry out electrolytic plating treatment to selectively form Cu (wiring material) 304 to 3 μm. . Step-d Next, the resist is microposite removed.
er to remove unnecessary portions of Cu. Step-e After that, organic Pd (manufactured by Okuno Seiyaku Co., Ltd.) is applied by spraying and baked, and electron emission consisting of fine particles of Pd as a main element at a desired position is formed by a photolithography method and a dry etching method. A thin film 305 for forming a part is arranged. Step-f After frit glass was screen-printed, it was dried at 120 ° C. for 10 minutes and baked at 600 ° C. for 30 minutes to arrange the insulating film 306 for forming a grid electrode at a desired position. Step-g Next, after the Ag paste was screen-printed, it was dried at 120 ° C for 30 minutes and baked at 610 ° C for 1 hour to form a grid electrode 307.

【0100】そして、電子放出部形成用薄膜にフォーミ
ング処理を施して電子放出部を形成し、電子源基板を作
製した。
Then, the thin film for forming the electron emitting portion was subjected to a forming treatment to form the electron emitting portion, and an electron source substrate was produced.

【0101】このようにして得られた表面伝導型電子放
出素子を有するはしご型電子源基板(図3−g)を用
い、前述した電子源及び画像形成装置を作製した。
Using the ladder-type electron source substrate (FIG. 3-g) having the surface conduction electron-emitting device thus obtained, the above-mentioned electron source and image forming apparatus were manufactured.

【0102】以上のように作製した電子源、画像形成装
置は真空装置を用いず、比較的簡易なプロセスで高精細
に形成でき、ローコスト化ができた。
The electron source and the image forming apparatus manufactured as described above can be formed with high precision by a relatively simple process without using a vacuum device, and the cost can be reduced.

【0103】[0103]

【発明の効果】本発明によって、以下のような効果が確
認できた。 1)真空堆積装置等のスループットが悪くかつ高価な装
置の使用を削減でき、生産性が向上し、低コスト化でき
た。 2)メッキ法を使うことにより厚膜配線が実現でき、高
アスペクト比配線、低抵抗配線が実現できた。 3)フォトリソグラフィ、レジネートペーストを用いた
印刷により素子電極、配線配置を決定しているため、通
常の厚膜ペーストのみを用いた場合に比べ、より高精細
化ができた。
According to the present invention, the following effects can be confirmed. 1) It was possible to reduce the use of expensive and expensive equipment such as a vacuum deposition apparatus, improve productivity, and reduce costs. 2) By using the plating method, thick film wiring could be realized, and high aspect ratio wiring and low resistance wiring could be realized. 3) Since the element electrodes and the wiring arrangement are determined by printing using photolithography and resinate paste, higher definition can be achieved as compared with the case where only a normal thick film paste is used.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1(a),(b),(c),(d)は本発明
による素子電極、配線の工程図。
FIG. 1A, FIG. 1B, FIG. 1C, and FIG. 1D are process diagrams of device electrodes and wirings according to the present invention.

【図2】図2(a),(b),(c),(d),
(e),(f),(g),(h)は本発明による電子源
基板の作製工程実施図。
2 (a), (b), (c), (d),
(E), (f), (g), and (h) are manufacturing process implementation diagrams of the electron source substrate according to the present invention.

【図3】図3(a),(b),(c),(d),
(e),(f),(g)は本発明による電子源基板の作
製工程実施図。
FIG. 3 (a), (b), (c), (d),
(E), (f), (g) is a manufacturing process implementation diagram of an electron source substrate according to the present invention.

【図4】素子構成の従来図。FIG. 4 is a conventional diagram of an element configuration.

【図5】本発明の基本的な表面伝導型電子放出素子の構
成を示す模式的平面図及び断面図。
5A and 5B are a schematic plan view and a sectional view showing the configuration of a basic surface conduction electron-emitting device of the present invention.

【図6】本発明の基本的な垂直型表面伝導型電子放出素
子の構成を示す模式図。
FIG. 6 is a schematic diagram showing the configuration of a basic vertical surface conduction electron-emitting device of the present invention.

【図7】本発明の通電フォーミングの電圧波形の一例を
示す図。
FIG. 7 is a diagram showing an example of a voltage waveform of energization forming according to the present invention.

【図8】単純マトリックス配置の電子源を示す図。FIG. 8 is a diagram showing an electron source having a simple matrix arrangement.

【図9】画像形成装置の概略構成図。FIG. 9 is a schematic configuration diagram of an image forming apparatus.

【図10】図10(a),(b)は蛍光膜の構成を示す
図。
FIG. 10A and FIG. 10B are diagrams showing a structure of a fluorescent film.

【図11】NTSC方式のテレビ信号に応じて表示を行
なうための駆動回路のブロック図。
FIG. 11 is a block diagram of a drive circuit for displaying in accordance with an NTSC television signal.

【図12】梯子配置の電子源を示す図。FIG. 12 is a diagram showing an electron source arranged in a ladder.

【図13】梯子型配置の電子源を備えた画像形成装置の
概略構成図。
FIG. 13 is a schematic configuration diagram of an image forming apparatus including a ladder-type electron source.

【符号の説明】[Explanation of symbols]

101 素子電極材料 102 メッキマスク材料 103 導電性配線材料 201 青板ガラス 202 レジスト 203 Ti/Pt 204 レジスト 205 Au 206 フリットガラス 207 Y方向配線 208 電子放出部形成用薄膜 301 青板ガラス 302 Au 303 レジスト 304 Cu 305 電子放出素子形成用薄膜 306 フリットガラス 307 グリッド電極 401 基板 402,403,404 導電性薄膜 405 電子放出部 501 基板 502,503 素子電極 504 導電性薄膜 505 電子放出部 621 段差形成部 871 電子源基板 872 X方向配線 873 Y方向配線 874 表面伝導型電子放出素子 875 結線 981 リアプレート 982 支持枠 983 ガラス基板 984 蛍光膜 985 メタルバック 986 フェースプレート 987 高圧電子 988 外囲器 1091 黒色部材 1092 蛍光体 1093 ガラス基板 1101 表示パネル 1102 走査回路 1103 制御回路 1104 シフトレジスタ 1105 ラインメモリ 1106 同期信号分離回路 1107 変調信号発生器、Vx 及びVa :直流電圧源 1210 電子源基板 1211 電子放出素子 1212 Dx1 〜Dx10は前記電子放出素子を配線す
るための共通配線 1320 グリッド電極 1321 電子が通過するための空孔 1322 Dox1 ,Dox2 …Doxm よりなる容器
外端子 1323 グリッド電極1320と接続されたG1 ,G
2 ,…Gn からなる容器外端子 1324 電子源基板
101 Element Electrode Material 102 Plating Mask Material 103 Conductive Wiring Material 201 Blue Sheet Glass 202 Resist 203 Ti / Pt 204 Resist 205 Au 206 Frit Glass 207 Y Direction Wiring 208 Thin Film for Electron Emission Portion 301 Blue Sheet Glass 302 Au 303 Resist 304 Cu Cu 305 Electron emitting device forming thin film 306 Frit glass 307 Grid electrode 401 Substrate 402, 403, 404 Conductive thin film 405 Electron emitting part 501 Substrate 502, 503 Element electrode 504 Conductive thin film 505 Electron emitting part 621 Step forming part 871 Electron source substrate 872 X-direction wiring 873 Y-direction wiring 874 Surface conduction electron-emitting device 875 Connection 981 Rear plate 982 Support frame 983 Glass substrate 984 Fluorescent film 985 Metal back 986 Fe Space plate 987 High voltage electron 988 Envelope 1091 Black member 1092 Phosphor 1093 Glass substrate 1101 Display panel 1102 Scanning circuit 1103 Control circuit 1104 Shift register 1105 Line memory 1106 Synchronous signal separation circuit 1107 Modulation signal generator, V x and V a : DC Voltage source 1210 Electron source substrate 1211 Electron emission element 1212 Dx 1 to Dx 10 are common wiring 1320 for wiring the electron emission element 1320 Grid electrode 1321 Holes 1322 Dox 1 , Dox 2 ... Dox m through which electrons pass Outside the container 1323 G 1 , G connected to the grid electrode 1320
2 , ... Gn external terminal 1324 Electron source substrate

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 素子電極を有する電子放出素子と該電子
放出素子を駆動するための配線とを有する電子源基板に
おいて、 素子電極材料を素子電極形成位置と配線形成位置に配置
する工程と、 素子電極形成位置にメッキマスクを配置する工程と、 該配線形成位置に配置された素子電極材料上にメッキ法
により導電性材料を形成する工程と、 該メッキマスクを除去する工程とを、有することを特徴
とする電子源基板の製造方法。
1. An electron source substrate having an electron-emitting device having an element electrode and a wiring for driving the electron-emitting device, a step of disposing an element electrode material at an element electrode formation position and a wiring formation position, and an element. A step of disposing a plating mask at the electrode forming position, a step of forming a conductive material on the element electrode material arranged at the wiring forming position by a plating method, and a step of removing the plating mask. A method of manufacturing a characteristic electron source substrate.
【請求項2】 互いに交差する第1の配線と第2の配線
を有する請求項1記載の電子源基板において、 素子電極および第1の配線および第2の配線の交差部以
外の配線部を請求項1記載の製造方法により形成した
後、 該交差部に印刷法により絶縁層を配置する工程と、 該絶縁層上に導電性材料を印刷法により配置し、該第2
の配線を形成する工程とを有することを特徴とする請求
項1記載の電子源基板の製造方法。
2. The electron source substrate according to claim 1, having a first wiring and a second wiring intersecting each other, claiming a wiring portion other than the intersection of the element electrode, the first wiring and the second wiring. After forming by the manufacturing method according to Item 1, a step of disposing an insulating layer at the intersection by a printing method, and disposing a conductive material on the insulating layer by a printing method,
2. The method of manufacturing an electron source substrate according to claim 1, further comprising:
【請求項3】 請求項1記載の電子放出素子が表面伝導
型放出素子であることを特徴とする特許請求の範囲第1
項記載の電子源基板の製造方法。
3. The electron emission device according to claim 1, which is a surface conduction electron emission device.
Item 2. A method for manufacturing an electron source substrate according to item.
【請求項4】 請求項1記載の電子源基板の製造方法を
用いたことを特徴とする画像形成装置の製造方法。
4. A method of manufacturing an image forming apparatus using the method of manufacturing an electron source substrate according to claim 1.
JP24923894A 1994-10-14 1994-10-14 Method of manufacturing electron source substrate and image forming apparatus Expired - Fee Related JP3397468B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24923894A JP3397468B2 (en) 1994-10-14 1994-10-14 Method of manufacturing electron source substrate and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24923894A JP3397468B2 (en) 1994-10-14 1994-10-14 Method of manufacturing electron source substrate and image forming apparatus

Publications (2)

Publication Number Publication Date
JPH08115655A true JPH08115655A (en) 1996-05-07
JP3397468B2 JP3397468B2 (en) 2003-04-14

Family

ID=17189987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24923894A Expired - Fee Related JP3397468B2 (en) 1994-10-14 1994-10-14 Method of manufacturing electron source substrate and image forming apparatus

Country Status (1)

Country Link
JP (1) JP3397468B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074098A1 (en) * 1999-05-28 2000-12-07 Hitachi, Ltd. Thin-film electron source, display and device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074098A1 (en) * 1999-05-28 2000-12-07 Hitachi, Ltd. Thin-film electron source, display and device
US6818941B1 (en) 1999-05-28 2004-11-16 Hitachi, Ltd. Thin film electron emitter, display device using the same and applied machine

Also Published As

Publication number Publication date
JP3397468B2 (en) 2003-04-14

Similar Documents

Publication Publication Date Title
JP2000311579A (en) Electron emitting element, electron source and image forming device
JP3372835B2 (en) Method of manufacturing electron source and image forming apparatus
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JPH08153460A (en) Electron source and image forming device using it
JP3397468B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3372732B2 (en) Image forming device
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3372715B2 (en) Image forming device
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH08138554A (en) Manufacture of flat panel image display device
JP3372731B2 (en) Image forming device
JP3226442B2 (en) Image forming device
JPH08162009A (en) Electron emission element, election source using it, image forming device and manufacture
JP3524278B2 (en) Image forming device
JPH09277586A (en) Electron source, image forming device and manufacture thereof
JPH09244545A (en) Method and device for fixing display panel in planar image forming device
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3174482B2 (en) Method for manufacturing image forming apparatus using electron-emitting device
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH09293450A (en) Manufacture of electron source and image forming apparatus
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JPH09213210A (en) Manufacture of electron emission element, electron source board and display panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees