JPH08114654A - Semiconductor tester - Google Patents
Semiconductor testerInfo
- Publication number
- JPH08114654A JPH08114654A JP6275750A JP27575094A JPH08114654A JP H08114654 A JPH08114654 A JP H08114654A JP 6275750 A JP6275750 A JP 6275750A JP 27575094 A JP27575094 A JP 27575094A JP H08114654 A JPH08114654 A JP H08114654A
- Authority
- JP
- Japan
- Prior art keywords
- output data
- data
- circuit
- dut
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、被測定対象デバイスの
入出力データをリアルタイムに取り込み、同一画面上に
同時にグラフィック表示し、対比させて検証できる半導
体試験装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor tester capable of fetching input / output data of a device to be measured in real time, displaying it graphically on the same screen at the same time, and verifying it in comparison.
【0002】[0002]
【従来の技術】従来技術による半導体試験装置において
は、被測定対象デバイス(以下、DUTと称す)の入出
力データをグラフィック波形にして表示するために使用
するデータとして取り込む場合、高速でリアルタイムに
取り込める回路構成のものはなかった。近時、半導体試
験装置に対する市場のニーズの1つに、装置自身の性能
を確認しながら特性測定をしたいために、装置がDUT
に与える出力をリアルタイムにグラフィック表示させて
画面で見ながら検証したいということがある。即ち、測
定中に、装置自身の波形整形器からの出力データ、つま
り、DUTの入力データの内容が実際に所期のものであ
るかどうかを検証したいという要求である。しかも、そ
のDUTからの出力データと対比して検証できるよう、
DUTへの入力データをリアルタイムに取り込んで、タ
イミングをとって同一画面上に同時にグラフィック表示
したいというニーズである。2. Description of the Related Art In a semiconductor testing apparatus according to the prior art, when input / output data of a device to be measured (hereinafter referred to as DUT) is captured as data used for displaying as a graphic waveform, it can be captured at high speed in real time. There was no circuit configuration. Recently, one of the needs of the market for semiconductor test equipment is to measure the characteristics while checking the performance of the equipment itself.
There is a thing that I want to verify while visually displaying the output given to in real time and displaying it on the screen. That is, it is a request to verify whether or not the content of the output data from the waveform shaper of the device itself, that is, the content of the input data of the DUT is actually the desired value during the measurement. Moreover, so that it can be verified by comparing with the output data from the DUT,
There is a need to capture the input data to the DUT in real time and to display it graphically on the same screen at the right time.
【0003】ところが、従来技術の回路構成では、上記
記載のニーズを満足する機能はなく、そのニーズに近似
したものとして、図3に示すように、波形整形器1から
のパターンデータがドライバ2を経由したポイントから
ドライバ波形である出力データA8をリレー回路等で切
り換えたりして制御し、DUT3からの出力データB9
とともに取り込んでいる。即ち、ドライバ波形は、当該
半導体試験装置内のピンエレクトロニクスカード上でI
/Oモードに、さらに出力データA8をHigh/Lo
wのパターンの形にして、コンパレータである論理比較
回路10用に変換し、その回路を通して、データメモリ
11に記憶し保持してグラフィック表示させる構成とな
っている。However, the circuit configuration of the prior art does not have the function of satisfying the needs described above, and it is assumed that the pattern data from the waveform shaper 1 causes the driver 2 to drive the driver 2 as shown in FIG. The output data A8, which is the driver waveform, is switched from the passing point and controlled by switching with a relay circuit or the like, and the output data B9 from the DUT 3 is controlled.
It is being taken in with. That is, the driver waveform is I on the pin electronics card in the semiconductor test device.
Output data A8 in High / Lo mode
The pattern is converted into a pattern of w for the logical comparison circuit 10 which is a comparator, and is stored and held in the data memory 11 through the circuit for graphic display.
【0004】この従来技術では、近時要求されるように
なった前記記載の市場ニーズには以下の点で満足できる
ものではなかった。即ち、従来技術による回路構成で
はDUT3からの出力データB9と対比してみるために
は、コンパレータ用のパターン化設定及びI/O制御す
るための設定も必要であり、またサンプリングストロー
ブ6のタイミングの設定等の各種設定もグラフィック表
示を必要とするその都度毎行う必要があった。しか
も、この場合あくまでドライバ2を経由した出力データ
A8、つまり、DUT3への入力と同じものを取り込
み、処理加工してDUT3の出力データB9と対比させ
るためのデータとせざるを得なかった。つまり、この回
路構成では、当該半導体試験装置が持つ本来の測定機能
の一部を利用してソフトウェア上の工夫によって行って
いたので、高速に対応することにおいて限界があった。This prior art was not able to satisfy the above-mentioned market needs that have recently been demanded in the following points. That is, in the conventional circuit configuration, in order to compare with the output data B9 from the DUT 3, the patterning setting for the comparator and the setting for the I / O control are necessary, and the timing of the sampling strobe 6 is changed. It was necessary to make various settings such as settings each time graphic display was required. In addition, in this case, the output data A8 that has passed through the driver 2, that is, the same data as the input to the DUT 3 must be taken in, processed, and processed to be compared with the output data B9 of the DUT 3. That is, in this circuit configuration, a part of the original measurement function of the semiconductor test apparatus is used by devising it in software, so that there is a limit in supporting high speed.
【0005】従って、この種のニーズに対応するため
には、当該半導体試験装置とは別に外部から専用の計測
器、例えばオシロスコープの類を接続して行う方法など
があるが、故障解析やメンテナンス時の様に一時的な検
証には良いとしても、日常のルーチンの測定作業では、
測定条件の変更に対し逐一対応したセット換えも必要で
あり、実務的には不便であり不備であるといわざるを得
なかった。Therefore, in order to meet the needs of this kind, there is a method in which a dedicated measuring instrument such as an oscilloscope is connected from the outside in addition to the semiconductor test apparatus. Although it is good for temporary verification like in,
It was necessary to change the set corresponding to changes in the measurement conditions, which was inconvenient and deficient in practice.
【0006】[0006]
【発明が解決しようとする課題】本発明が解決しようと
する課題は、半導体試験装置を用いてDUTの特性測定
を行う場合にDUTに与えている波形整形器からの出力
データが設定した所期のもの通りであるかどうかを検証
するために、波形整形器からの出力直後のポイントで何
等の変形もさせずそのままの波形の出力データとして、
リアルタイムに取り込み画面上にグラフィック表示する
ことを実現することである。そして、DUTからの出力
データも所定の時間軸となるようタイミングを合わせて
同一画面上に同時にグラフィック表示することで、DU
Tへの入力データと、DUTからの出力データの状態と
を対比させ、時系列にリアルタイムに、しかも高速、高
精度に検証することが可能である回路構成の半導体試験
装置を得ることを目的とした。The problem to be solved by the present invention is to set the output data from the waveform shaper given to the DUT when the characteristics of the DUT are measured by using the semiconductor test equipment. In order to verify whether it is as it is, as the output data of the waveform as it is without making any deformation at the point immediately after the output from the waveform shaper,
It is to realize the graphic display on the capture screen in real time. Then, the output data from the DUT are simultaneously graphically displayed on the same screen at the same timing so that the output data also has a predetermined time axis.
An object of the present invention is to obtain a semiconductor test device having a circuit configuration capable of verifying the input data to the T and the state of the output data from the DUT in time series in real time, at high speed and with high accuracy. did.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、DUTに与えられる波形整形器
からの出力データCをドライバに入力する直前から取っ
て遅延回路を設けて入力し、そこでDUTからの出力デ
ータBとタイミングが合うように調整し、切換回路とし
て設けたマルチプレクサに入力する。そして、サンプリ
ングストローブによってタイミング制御されたデータを
ラッチするラッチ回路を設ける。さらにデータを記憶し
て保持するデータメモリを設けることで、DUTに入力
されている波形とDUTから出力されている波形の状態
とを同一画面上に同時に対比させてグラフィック表示
し、タイミングを合わせた時系列でリアルタイムに高精
度に、検証を行うことが可能となった。In order to achieve the above object, in the present invention, a delay circuit is provided just before the output data C from the waveform shaper applied to the DUT is input to the driver and is input. Then, the output data B from the DUT is adjusted so as to match the timing, and input to a multiplexer provided as a switching circuit. Then, a latch circuit for latching the data whose timing is controlled by the sampling strobe is provided. Furthermore, by providing a data memory that stores and holds data, the waveform input to the DUT and the waveform output from the DUT are simultaneously displayed on the same screen in a graphical display, and the timing is adjusted. It has become possible to perform verification in a time series and in real time with high accuracy.
【0008】[0008]
【作用】DUTの大規模化、高速化に伴い測定プログラ
ムパターンデータが長大で複雑となる一方で、半導体試
験装置には高速短時間に測定処理できる高いコストパフ
ォーマンス性が求められている。また、測定プログラム
パターンデータはDUTのCADを用いた設計時に同時
に作成されてしまうのがほとんどである。従って、0、
1で表現される長大で複雑なデータを目で見て判断し
て、どういう出力データがDUTに与えられているかを
検証するのは極めて困難となっていた。従来技術におい
ては、ソフトウェアの工夫によって行ってきたが、大規
模で高速なDUTに対応するためには、莫大な時間と回
路規模を要し、その上十分な処理速度には達し得ず、簡
略化したグラフィック表示の対応でしか不可能であっ
た。With the large scale and high speed of the DUT, the measurement program pattern data becomes large and complicated, while the semiconductor tester is required to have high cost performance capable of high speed and short time measurement processing. Moreover, in most cases, the measurement program pattern data is created at the same time as the design using the CAD of the DUT. Therefore, 0,
It has been extremely difficult to visually judge the long and complicated data represented by 1 and verify what output data is given to the DUT. In the prior art, it has been done by devising software, but in order to cope with a large-scale and high-speed DUT, it takes a huge amount of time and a circuit scale, and moreover, a sufficient processing speed cannot be reached. It was only possible with the converted graphic display.
【0009】従って、特性測定の結果を、入力データと
DUTからの出力とを対比させてリアルタイムに同一画
面上に同時にグラフィック表示しながら検証することは
できなかったが、本発明の回路構成によれば、ハードウ
ェアとしての高速グラフィック表示機能が向上してきた
ワークステーションの利用が可能となりコストパフォー
マンス上の課題も解消することができた。Therefore, it was not possible to verify the result of the characteristic measurement by comparing the input data with the output from the DUT while simultaneously displaying in real time a graphic on the same screen, but according to the circuit configuration of the present invention. For example, workstations with improved high-speed graphic display functions as hardware can be used, and cost issues can be resolved.
【0010】[0010]
【実施例】図1は、本発明の実施例の概念を示すブロッ
ク図である。図2には、本発明の実施例による画面上の
グラフィック表示例を示す。図1に示すように、 (1)波形整形器1からの出力データC12を、被測定
対象デバイス3からの出力データB9の位相とタイミン
グを調整する遅延回路4を設ける。次に、被測定対象デ
バイス3からの出力データB9又は波形整形器1からの
出力データC12を選択させる切換回路であるマルチプ
レクサ5を設ける。そして、サンプリングストローブ6
でタイミングを設定しラッチするラッチ回路7を設け、
そのデータを記憶し保持するデータメモリ11を設けた
回路構成をもつ半導体試験装置とした。1 is a block diagram showing the concept of an embodiment of the present invention. FIG. 2 shows an example of a graphic display on the screen according to the embodiment of the present invention. As shown in FIG. 1, (1) a delay circuit 4 for adjusting the phase and timing of the output data C12 from the waveform shaper 1 and the output data B9 from the device under test 3 is provided. Next, the multiplexer 5 which is a switching circuit for selecting the output data B9 from the device under test 3 or the output data C12 from the waveform shaper 1 is provided. And the sampling strobe 6
Provide a latch circuit 7 that sets and latches timing with
A semiconductor test device having a circuit configuration provided with a data memory 11 for storing and holding the data is provided.
【0011】(2)図2には、同一画面上に同時に、同
一時間軸上にリアルタイムに、グラフィック表示した状
態を示す。サンプリングストローブ6のストローブをサ
ーチするごとに各データが保持され画面にグラフィック
表示される。出力データC12は、被測定対象デバイス
3に対して与えられた入力データである。出力データB
9は被測定対象デバイス3から出力されたデータであ
る。このようにして同一画面上でグラフィック表示しな
がら測定結果の検証を高速で高精度に行うことが可能と
なった。(2) FIG. 2 shows a state in which a graphic display is simultaneously performed on the same screen in real time on the same time axis. Each time the strobe of the sampling strobe 6 is searched, each data is held and displayed graphically on the screen. The output data C12 is input data given to the device under measurement 3. Output data B
Reference numeral 9 is data output from the device under measurement 3. In this way, it became possible to verify the measurement results at high speed and with high accuracy while displaying the graphic on the same screen.
【0012】(3)本発明の回路構成では、切換回路で
あるマルチプレクサ5を設けたので、グラフィック表示
する出力のモードを任意に切り換えることができる。こ
のようにCADによって設計されたプログラムパターン
データでもどんなものであるか、またその設計されたと
おりの出力、即ち被測定対象デバイス3への入力となっ
ているかを、リアルタイムに画面上のグラフィック表示
によって確認し、検証することが可能となった。(3) In the circuit configuration of the present invention, since the multiplexer 5 which is the switching circuit is provided, the output mode for graphic display can be arbitrarily switched. In this way, the program pattern data designed by CAD is displayed in real time in real time to show what it is, and whether it is the output as designed, that is, the input to the device under test 3. It has become possible to confirm and verify.
【0013】[0013]
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 (1)本発明のような回路構成としたので、波形整形器
からの出力直後のポイントで出力データをリアルタイム
に取り込み、DUTからの出力データも所定の時間軸に
合わせて同一画面上に同時にグラフィック表示すること
で、DUTへの入力データとDUTからの出力データの
状態とを対比させ、時系列にリアルタイムに、しかも高
速、高精度に検証することが可能となった。 (2)CADによって設計された長大で複雑な測定プロ
グラムパターンでもどのようになっているか、またその
設計されたとおりの出力、即ち被測定対象デバイスへの
入力となっているかを、リアルタイムに画面上のグラフ
ィック表示によって確認し検証することが可能となっ
た。Since the present invention is configured as described above, it has the following effects. (1) Since the circuit configuration according to the present invention is adopted, the output data is captured in real time at a point immediately after the output from the waveform shaper, and the output data from the DUT is simultaneously displayed on the same screen in accordance with a predetermined time axis. By displaying, it becomes possible to compare the state of the input data to the DUT with the state of the output data from the DUT, and perform time series real-time, high-speed, and high-precision verification. (2) On the screen in real time, what is going on with a long and complicated measurement program pattern designed by CAD, and what is the output as designed, that is, whether it is an input to the device under measurement. It became possible to confirm and verify by the graphic display of.
【図1】本発明の実施例の概念を示すブロック図であ
る。FIG. 1 is a block diagram showing the concept of an embodiment of the present invention.
【図2】本発明の実施例による画面上のグラフィック表
示例を示す。FIG. 2 shows an example of a graphic display on a screen according to an embodiment of the present invention.
【図3】従来技術の半導体試験装置における回路構成を
示す。FIG. 3 shows a circuit configuration in a conventional semiconductor test apparatus.
1 波形整形器 2 ドライバ 3 被測定対象デバイス 4 遅延回路 5 マルチプレクサ 6 サンプリングストローブ 7 ラッチ回路 8 出力データA 9 出力データB 10 論理比較回路 11 データメモリ 12 出力データC 1 Waveform Shaper 2 Driver 3 Device Under Test 4 Delay Circuit 5 Multiplexer 6 Sampling Strobe 7 Latch Circuit 8 Output Data A 9 Output Data B 10 Logical Comparison Circuit 11 Data Memory 12 Output Data C
Claims (1)
(12)と、被測定対象デバイス(3)からの出力デー
タB(9)とを位相調整する遅延回路(4)を設け、 被測定対象デバイス(3)からの出力データB(9)又
は波形整形器(1)からの出力データC(12)を選択
させる切換回路であるマルチプレクサ(5)を設け、 サンプリングストローブ(6)でタイミングを設定しラ
ッチするラッチ回路(7)を設け、 データを記憶し保持するデータメモリ(11)を設け、 以上の構成を具備することを特徴とする半導体試験装
置。1. Output data C from a waveform shaper (1)
A delay circuit (4) for adjusting the phase between (12) and the output data B (9) from the device under test (3) is provided, and the output data B (9) or the waveform from the device under test (3) or A multiplexer (5) that is a switching circuit that selects the output data C (12) from the shaper (1) is provided, and a latch circuit (7) that sets and latches the timing by the sampling strobe (6) is provided to store the data. A semiconductor test apparatus comprising a data memory (11) for holding and holding the above configuration.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6275750A JPH08114654A (en) | 1994-10-14 | 1994-10-14 | Semiconductor tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6275750A JPH08114654A (en) | 1994-10-14 | 1994-10-14 | Semiconductor tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08114654A true JPH08114654A (en) | 1996-05-07 |
Family
ID=17559879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6275750A Pending JPH08114654A (en) | 1994-10-14 | 1994-10-14 | Semiconductor tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08114654A (en) |
-
1994
- 1994-10-14 JP JP6275750A patent/JPH08114654A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002517762A (en) | Integrated circuit tester with amorphous logic | |
JP2003194885A (en) | Test device and test method of operation timing of semiconductor device | |
JPH08114654A (en) | Semiconductor tester | |
US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
US6099161A (en) | Asynchronous analog or digital frequency measurement on digital test equipment | |
JP2001350646A (en) | Semiconductor testing system | |
JP3215600B2 (en) | IC test equipment | |
GB2192464A (en) | Wound component tester | |
JP3267037B2 (en) | Data display control method for IC test equipment | |
US20060047449A1 (en) | Graphical test development tool for use with automated test equipment | |
JPH102937A (en) | Ic tester | |
JPH073350Y2 (en) | IC test equipment | |
JPH0245778A (en) | Device and method for inspecting semiconductor integrated circuit | |
JP3410207B2 (en) | Data compression device and method for failure analysis device | |
JP3210236B2 (en) | Pattern generator for IC test equipment | |
JPH1152016A (en) | Ic-testing apparatus and method for parallel measurement at ic-testing apparatus | |
JPH07128372A (en) | Signal measuring method | |
JPH09127210A (en) | Semiconductor testing apparatus | |
JP2916594B2 (en) | Waveform generator for IC test equipment | |
JP2903443B2 (en) | IC test equipment | |
JPH10254915A (en) | System for electronic circuit test | |
KR200146658Y1 (en) | Test apparatus for semiconductor device | |
JPH102935A (en) | Ic tester | |
JPH08114655A (en) | Method and apparatus for inspecting electric characteristics of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |