JPH08111490A - Semiconductor device, its manufacture and lead frame used in the same - Google Patents
Semiconductor device, its manufacture and lead frame used in the sameInfo
- Publication number
- JPH08111490A JPH08111490A JP20721895A JP20721895A JPH08111490A JP H08111490 A JPH08111490 A JP H08111490A JP 20721895 A JP20721895 A JP 20721895A JP 20721895 A JP20721895 A JP 20721895A JP H08111490 A JPH08111490 A JP H08111490A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- thin plate
- semiconductor chip
- plate portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、リードのインナリ
ードと半導体チップとが電気的に接続される半導体装置
及びその製造方法及びこれに使用されるリードフレーム
に関する。近年、半導体装置の高機能化の要請から、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の多ピ
ン化が進んでいる。これに伴い、使用されるリードにお
けるインナリードの厚さが薄くなると共に、細くなり強
度が低下してくる。また、半導体チップの発熱量が増大
してきている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which an inner lead of a lead and a semiconductor chip are electrically connected, a method of manufacturing the same, and a lead frame used for the same. In recent years, due to the demand for higher functionality of semiconductor devices, Q
The number of pins such as FP (Quad Flat Package) is increasing. Along with this, the thickness of the inner lead in the lead used becomes thin and becomes thin, and the strength decreases. In addition, the amount of heat generated by semiconductor chips is increasing.
【０００２】そのため、リードの強度の向上、半導体チ
ップの放熱を図る必要がある。Therefore, it is necessary to improve the strength of the leads and to radiate heat from the semiconductor chip.
【０００３】[0003]
【従来の技術】図１９に、従来の多ピン化半導体装置の
断面構成図を示す。一般に、半導体装置は小型化が常に
要求されて半導体チップが小型化すると共に、高機能化
より多ピン化が進んで半導体チップに形成されるパッド
のピッチが縮小してくる。そして、パッドとワイヤボン
ディングを行うリードのインナリード先端が微細になる
と共に微小ピッチとなる。2. Description of the Related Art FIG. 19 is a sectional view showing the structure of a conventional multi-pin semiconductor device. In general, semiconductor devices are constantly required to be miniaturized and semiconductor chips are miniaturized, and as the number of pins is increased due to higher functionality, the pitch of pads formed on the semiconductor chips is reduced. Then, the tips of the inner leads of the leads for wire bonding with the pads become fine and have a fine pitch.
【０００４】しかし、厚さが例えば０．１５ｍｍのリー
ドを作製するにあたり、インナリード先端を微小ピッチ
にするエッチングに限界があり、半導体チップが位置さ
れる部分に対してインナリード先端を近づけることがで
きない。そこで、図９（Ａ）に示す半導体装置１１は、
リード１２のインナリード１３の先端部１３ａを一旦ハ
ーフエッチングにより厚さを半分位にした後に、エッチ
ングにより微小ピッチにパターニングしている。However, in producing a lead having a thickness of, for example, 0.15 mm, there is a limit to the etching for making the inner lead tip a fine pitch, and the inner lead tip may be brought close to the portion where the semiconductor chip is located. Can not. Therefore, the semiconductor device 11 shown in FIG.
The tip portion 13a of the inner lead 13 of the lead 12 is once halved to half its thickness, and then patterned by etching to a fine pitch.
【０００５】すなわち、この半導体装置１１は、特開昭
５９−９８５４７号公報に示されているもので、上述の
インナリード１３（先端部１３ａ）にフィルム１５が接
着され、フィルム１５上の対向するインナリード１３間
に半導体チップ１６が接着材１７により搭載される。イ
ンナリード１３の先端部１３ａと半導体チップ１６に形
成されたパッド間でワイヤ１８によりボンディングが行
われ、樹脂モールドによりパッケージ１９が形成され
る。That is, this semiconductor device 11 is disclosed in Japanese Unexamined Patent Publication No. 59-98547, and a film 15 is adhered to the inner lead 13 (tip portion 13a) described above so as to face the film 15. A semiconductor chip 16 is mounted between the inner leads 13 with an adhesive material 17. Bonding is performed between the tip portion 13a of the inner lead 13 and the pad formed on the semiconductor chip 16 with a wire 18, and a package 19 is formed by resin molding.
【０００６】そして、パッケージ１９より延出したアウ
タリード１４は、表面実装用にいわゆるガルウイング形
状に折曲加工されたものである。一方、図９（Ｂ）に示
す半導体装置２１は、特開平４−６８６３号公報に記載
されているもので、リード２２のインナリード２３の先
端部２３ａを搭載する半導体チップ２５より離隔させる
ことで多ピン化を図っている。この場合、放熱性を向上
させるためにいわゆるヒートスプレッタ２６が用いら
れ、このヒートスプレッタ２６にインナリード２３の先
端部２３ａが取り付けられる。The outer lead 14 extending from the package 19 is bent into a so-called gull wing shape for surface mounting. On the other hand, the semiconductor device 21 shown in FIG. 9B is described in Japanese Patent Application Laid-Open No. 4-6863, and the tip portion 23a of the inner lead 23 of the lead 22 is separated from the semiconductor chip 25 on which it is mounted. We are trying to increase the number of pins. In this case, a so-called heat spreader 26 is used to improve heat dissipation, and the tip portion 23 a of the inner lead 23 is attached to the heat spreader 26.
【０００７】ヒートスプレッタ２６上には接着材２７に
より半導体チップ２５が搭載され、半導体チップ２５に
形成されたパッドとインナリード２３の先端部２３ａ間
でワイヤ２８によりボンディングが行われる。そして、
樹脂モールドによりパッケージ２９が形成され、パッケ
ージ２９より延出するアウタリード２４がガルウイング
形状に折曲加工されたものである。A semiconductor chip 25 is mounted on the heat spreader 26 with an adhesive 27, and bonding is performed with a wire 28 between the pad formed on the semiconductor chip 25 and the tip portion 23a of the inner lead 23. And
The package 29 is formed by resin molding, and the outer leads 24 extending from the package 29 are bent into a gull wing shape.
【０００８】また、図９（Ｃ）に示す半導体装置２１
は、図９（Ｂ）に示すヒートスプレッタ２６上にインナ
リード２３と対応して接続されるパターン２６ａがそれ
ぞれ形成され、搭載された半導体チップ２５のパッドと
パターン間でワイヤ２８ａによりボンディングされたも
のである。これは、図９（Ｂ）に示すワイヤ２８よりワ
イヤ長の短いワイヤ２８ａでよく、ワイヤコスト等を低
減させることができる。Further, the semiconductor device 21 shown in FIG.
9A. Patterns 26a connected to the inner leads 23 are formed on the heat spreader 26 shown in FIG. 9B, respectively, and are bonded by the wires 28a between the pads of the mounted semiconductor chip 25 and the patterns. is there. This may be the wire 28a having a shorter wire length than the wire 28 shown in FIG. 9B, and the wire cost and the like can be reduced.
【０００９】[0009]
【発明が解決しようとする課題】しかし、図９（Ａ）に
示す半導体装置１１は、インナリード１３の薄い先端部
１３ａをフィルム１５で補強がなされているが十分では
なく、搬送やパッケージングにおけるモールド樹脂の注
入圧力等でリード１２に変形を生じ易く、歩留りが低下
するという問題がある。However, in the semiconductor device 11 shown in FIG. 9 (A), the thin tip portion 13a of the inner lead 13 is reinforced with the film 15, but this is not sufficient, and it is not suitable for transportation and packaging. There is a problem that the lead 12 is likely to be deformed due to the injection pressure of the mold resin and the yield is reduced.
【００１０】また、図９（Ｂ）に示す半導体装置２１
は、インナリード２３を薄くせずに多ピン化を図ること
ができるが、先端を半導体チップ２５に近づけることが
できずワイヤ２８が長くなる。そのため、ワイヤコスト
が高くなると共に、高速化の妨げになるという問題があ
る。The semiconductor device 21 shown in FIG.
The number of pins can be increased without thinning the inner leads 23, but the tip cannot be brought close to the semiconductor chip 25 and the wire 28 becomes long. Therefore, there are problems that the wire cost becomes high and the speedup is hindered.
【００１１】また、図９（Ｃ）に示す半導体装置２１
は、ワイヤ２８ａが短いが、ヒートスプレッタ２６上に
パターン２６ａを形成することがコストの増大を招くと
いう問題がある。更に、図９（Ａ）〜（Ｃ）に示された
各構成の半導体装置２１は、リード１２のインナリード
１３，２３が半導体チップ１６，２５の下側部に位置し
た構成であったため、ワイヤ１８，２８，２８ａを半導
体チップ１６，２５のコーナー部に接触しないよう（即
ち、エッジショートが生じないよう）に配設するには、
ワイヤーループを高くする必要がある。このため、図９
に示される各構成の半導体装置２１では、ワイヤ１８，
２８，２８ａのループ高さが高くなり、これに起因して
半導体装置２１の薄型化を図ることができないという問
題点があった。The semiconductor device 21 shown in FIG.
Although the wire 28a is short, there is a problem that forming the pattern 26a on the heat spreader 26 causes an increase in cost. Further, in the semiconductor device 21 having the respective configurations shown in FIGS. 9A to 9C, the inner leads 13 and 23 of the lead 12 are located below the semiconductor chips 16 and 25. In order to arrange 18, 28 and 28a so as not to contact the corners of the semiconductor chips 16 and 25 (that is, to prevent an edge short circuit),
The wire loop needs to be high. Therefore, FIG.
In the semiconductor device 21 of each configuration shown in FIG.
There is a problem in that the loop height of 28 and 28a becomes high, which makes it impossible to reduce the thickness of the semiconductor device 21.
【００１２】本発明は上記課題に鑑みなされたもので、
多ピン化によるリードの強度を向上させると共にチップ
の小型化による放熱性の向上を図り、更にはワイヤルー
プを低くすることにより装置の薄型化を図る半導体装置
及びその製造方法及びこれに使用されるリードフレーム
を提供することを目的とする。The present invention has been made in view of the above problems,
A semiconductor device for improving the strength of leads by increasing the number of pins, improving heat dissipation by downsizing the chip, and further reducing the thickness of the wire loop to reduce the thickness of the device, a method for manufacturing the same, and a semiconductor device used for the same It is intended to provide a lead frame.
【００１３】[0013]
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、所定数のリード端子が配列され、前記
リード端子におけるインナリードとなる端子部分の所定
部分の厚さを他の部分より薄い薄板部が形成されたリー
ドと、半導体チップを搭載して熱放散を行うものであっ
て、前記半導体チップの近傍に前記インナリードの薄板
部を配置させて前記リードが固着される板状の熱放散部
材と、前記半導体チップ及び前記インナリードの薄板部
間で電気的接続が行われた前記熱放散部材を覆い、前記
リード端子のアウタリードとなる端子部分を延出させた
封止部とを有することを特徴とする。[Means for Solving the Problems] The above-mentioned problems can be solved by taking the following means. Claim 1
In the described invention, a predetermined number of lead terminals are arranged, and a lead having a thin plate portion in which a predetermined portion of a terminal portion of the lead terminal, which is an inner lead, is thinner than other portions, and a semiconductor chip are mounted. A thin plate portion of the inner lead is disposed near the semiconductor chip and the plate is fixed to the lead, and a thin plate portion of the semiconductor chip and the inner lead. It has a sealing part which covers the above-mentioned heat dissipation member electrically connected between, and extended the terminal part used as the outer lead of the above-mentioned lead terminal.
【００１４】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記熱放散部材を、前
記封止部より高熱伝導率の部材で形成したことを特徴と
する。According to a second aspect of the invention, in the semiconductor device according to the first aspect, the heat dissipation member is formed of a member having a higher thermal conductivity than the sealing portion.
【００１５】また、請求項３記載の発明では、前記請求
項１又は２記載の半導体装置において、前記熱放散部材
の前記半導体チップ搭載面の反対面を少くとも前記封止
部より露出させたことを特徴とするものである。According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the surface of the heat dissipation member opposite to the semiconductor chip mounting surface is exposed at least from the sealing portion. It is characterized by.
【００１６】また、請求項４記載の発明では、前記請求
項１又は２記載の半導体装置において、前記封止部は前
記熱放散部材の前記半導体チップ搭載面の反対面を表出
させる開口部が形成され、前記開口部に前記熱放散部材
と接触して露出される放熱部材が設けられることを特徴
とするものである。According to a fourth aspect of the present invention, in the semiconductor device according to the first or second aspect, the sealing portion has an opening for exposing the surface of the heat dissipation member opposite to the semiconductor chip mounting surface. A heat dissipating member that is formed and is exposed in contact with the heat dissipating member is provided in the opening.
【００１７】また、請求項５記載の発明では、所定数の
リード端子のうち、後に半導体パッケージ内に位置され
るインナリードが、接続される半導体チップの配置され
る空間領域の近傍に配置されるリードフレームにおい
て、前記インナリードの所定部分に、厚さが他の部分よ
り薄い薄板部が形成され、かつ前記薄板部の先端部を連
結させた連結部を形成したことを特徴とすものである。According to the invention of claim 5, the inner lead, which is located later in the semiconductor package, of the predetermined number of lead terminals is arranged near the space area in which the semiconductor chip to be connected is arranged. In the lead frame, a thin plate portion having a thickness smaller than that of other portions is formed at a predetermined portion of the inner lead, and a connecting portion for connecting the tip end portions of the thin plate portion is formed. .
【００１８】また、請求項６記載の発明では、前記請求
項５記載のリードフレームにおいて、前記薄板部をエッ
チングにより形成したことを特徴とするものである。ま
た、請求項７記載の発明では、前記請求項５記載のリー
ドフレームにおいて、前記リード端子は複数の金属板部
材が貼り合わされたものであって、前記薄板部がエッチ
ングで形成されてなることを特徴とするものである。According to a sixth aspect of the invention, in the lead frame according to the fifth aspect, the thin plate portion is formed by etching. Further, in the invention according to claim 7, in the lead frame according to claim 5, the lead terminal is formed by laminating a plurality of metal plate members, and the thin plate portion is formed by etching. It is a feature.
【００１９】また、請求項８記載の発明では、前記請求
項５記載のリードフレームにおいて、前記リード端子
は、複数の金属板部材を前記薄板部を形成しつつ重ね合
わせて形成されてなることを特徴とするものである。According to an eighth aspect of the present invention, in the lead frame according to the fifth aspect, the lead terminal is formed by stacking a plurality of metal plate members on each other while forming the thin plate portion. It is a feature.
【００２０】また、請求項９記載の発明では、前記請求
項５記載のリードフレームにおいて、前記リード端子の
うち、前記薄板部以外の部分の厚さが、熱抵抗及び後に
アウタリードとなる部分の強度に応じて設定されること
を特徴とするものである。According to a ninth aspect of the present invention, in the lead frame according to the fifth aspect, the thickness of a portion of the lead terminal other than the thin plate portion has a thermal resistance and a strength of a portion to be an outer lead later. It is characterized in that it is set according to.
【００２１】また、請求項１０記載の発明では、熱放散
部材上に、請求項５乃至９記載のリードフレームにおけ
る所定数の前記インナリードの薄板部先端の連結部を固
着させる工程と、前記連結部が切断除去される工程と、
前記熱放散部材の前記所定数のリードの連結部間の領域
上に半導体チップを搭載して前記インナリードの薄板部
間で電気的接続が行われる工程と、前記半導体チップ及
び前記熱放散部材を封止し、前記リードのアウタリード
を延出させて封止部を形成する工程と、を含んで半導体
装置の製造方法を構成することを特徴とするものであ
る。According to the tenth aspect of the invention, a step of fixing a predetermined number of connecting portions of the thin plate portion ends of the inner leads of the lead frame according to the fifth aspect to the heat dissipating member, and the connection. Part is cut and removed,
A step of mounting a semiconductor chip on a region between the connection parts of the predetermined number of leads of the heat dissipation member to electrically connect the thin plate parts of the inner leads; and the semiconductor chip and the heat dissipation member. And a step of forming an encapsulation portion by encapsulating and extending the outer leads of the leads to form a semiconductor device manufacturing method.
【００２２】また、請求項１１記載の発明では、前記請
求項１０記載の半導体装置の製造方法において、前記封
止部を形成するにあたり、前記熱放散部材の前記半導体
チップ搭載面の反対面を前記封止部より露出させること
を特徴とするものである。According to an eleventh aspect of the invention, in the method of manufacturing a semiconductor device according to the tenth aspect, the surface opposite to the semiconductor chip mounting surface of the heat dissipation member is formed in forming the sealing portion. It is characterized in that it is exposed from the sealing portion.
【００２３】また、請求項１２記載の発明では、前記請
求項１０記載の半導体装置の製造方法において、前記封
止部を形成するにあたり、前記熱放散部材の前記半導体
チップ搭載面の反対面を表出させる開口部を形成し、前
記開口部に前記熱放散部材に接触して露出させる放熱部
材が形成されることを特徴とするものである。According to a twelfth aspect of the present invention, in the method of manufacturing a semiconductor device according to the tenth aspect, when forming the sealing portion, a surface of the heat dissipation member opposite to the semiconductor chip mounting surface is exposed. It is characterized in that an opening for letting out is formed, and a heat dissipation member for making contact with and exposing the heat dissipation member is formed at the opening.
【００２４】また、請求項１３記載の発明では、半導体
チップと、前記半導体チップとワイヤを介して電気的に
接続されるインナリードと、外部接続端子となるアウタ
リードとにより構成されると共に、前記インナリードの
ワイヤ接続位置に他の部位よりも板厚が薄く形成された
薄板部を設けてなるリードと、前記半導体チップ及び前
記リードの一部範囲を封止する封止樹脂とを具備してお
り、かつ、前記リードのインナリードが前記半導体チッ
プの上部に位置するよう構成したことを特徴とするもの
である。According to the invention as defined in claim 13, the semiconductor chip, an inner lead electrically connected to the semiconductor chip via a wire, and an outer lead serving as an external connection terminal are provided. The semiconductor device is provided with a lead having a thin plate portion formed at a wire connection position of the lead and having a thickness thinner than other portions, and a sealing resin for sealing the semiconductor chip and a partial range of the lead. Further, the inner lead of the lead is located above the semiconductor chip.
【００２５】また、請求項１４記載の発明では、前記請
求項１３記載の半導体装置において、前記ワイヤのワイ
ヤループ高さを前記薄板部の形成位置以外のリード高さ
よりも低くしたことを特徴とするものである。According to a fourteenth aspect of the present invention, in the semiconductor device according to the thirteenth aspect, the wire loop height of the wire is set lower than the lead height other than the formation position of the thin plate portion. It is a thing.
【００２６】また、請求項１５記載の発明では、前記請
求項１３または１４記載の半導体装置において、前記リ
ードの前記薄板部の形成位置以外の部位が前記封止樹脂
から外部に露出した構成としたことを特徴とするもので
ある。According to a fifteenth aspect of the present invention, in the semiconductor device according to the thirteenth or fourteenth aspects, a portion of the lead other than a position where the thin plate portion is formed is exposed to the outside from the sealing resin. It is characterized by that.
【００２７】また、請求項１６記載の発明では、前記請
求項１３乃至１５のいずれかに記載の半導体装置におい
て、前記薄板部を、前記リードに段差部或いはテーパ部
を設けることにより形成したことを特徴とするものであ
る。According to a sixteenth aspect of the present invention, in the semiconductor device according to any one of the thirteenth to fifteenth aspects, the thin plate portion is formed by providing a step portion or a taper portion on the lead. It is a feature.
【００２８】上記の各手段は、次のように作用する。請
求項１及び２記載の発明によれば、封止部内でリードの
インナリードに薄板部が形成されて板状の熱放散部材上
に固着され、熱放散部材上に半導体チップを搭載して薄
板部と電気的接続される。これにより、インナリードに
薄板部を形成しても放熱性を向上させる熱放散部材上に
固着されることでリードの強度が向上されて量産性の向
上を図ることが可能となる。The above means operate as follows. According to the first and second aspects of the present invention, a thin plate portion is formed on the inner lead of the lead in the sealing portion and is fixed on the plate-shaped heat dissipation member, and the semiconductor chip is mounted on the heat dissipation member to mount the thin plate. Electrically connected to the section. As a result, even if a thin plate portion is formed on the inner lead, the inner lead is fixed to the heat dissipation member that improves heat dissipation, so that the strength of the lead is improved and mass productivity can be improved.
【００２９】また、請求項３，４，１１及び１２記載の
発明によれば、熱放散部材の半導体チップ搭載反対面を
露出させ、又はこの面を表出させる開口部を封止部に形
成して放熱部材を設ける。これにより、半導体チップの
小型化に伴う温度上昇に対する放熱性をより向上させる
ことが可能となる。Further, according to the invention as defined in claims 3, 4, 11 and 12, an opening for exposing the surface of the heat dissipating member opposite to the surface on which the semiconductor chip is mounted or exposing the surface is formed in the sealing portion. A heat dissipation member. As a result, it becomes possible to further improve the heat radiation property with respect to the temperature rise due to the miniaturization of the semiconductor chip.
【００３０】また、請求項５及び６記載の発明によれ
ば、リードのインナリードに薄板部をエッチングにより
形成し、この薄板部の先端部を連結部で連結させてい
る。これにより、インナリード位置精度を向上させ、薄
板部による強度の低下を連結部により向上させることが
可能となる。According to the fifth and sixth aspects of the invention, the thin plate portion is formed on the inner lead of the lead by etching, and the leading end portion of the thin plate portion is connected by the connecting portion. As a result, the inner lead position accuracy can be improved, and the reduction in strength due to the thin plate portion can be improved by the connecting portion.
【００３１】また、請求項７及び８記載の発明によれ
ば、リード端子が金属板部材を貼り合わされて形成され
たもので、エッチング又は重ね合わせて薄板部を形成す
る。これにより、多層形成のリードフレームであっても
容易に薄板部を形成させることが可能となる。また、請
求項９記載の発明によれば、リード端子における薄板部
以外の部分の厚さを熱抵抗及びアウタリードの強度に応
じて設定する。これにより、熱抵抗を向上させて放熱性
を向上させ、またアウタリードの耐リード変形の向上に
よる実装性を良好とすることが可能となる。According to the seventh and eighth aspects of the present invention, the lead terminal is formed by laminating the metal plate members, and the thin plate portion is formed by etching or overlapping. This makes it possible to easily form the thin plate portion even in a multilayer lead frame. According to the invention of claim 9, the thickness of the portion other than the thin plate portion in the lead terminal is set according to the thermal resistance and the strength of the outer lead. As a result, it becomes possible to improve the heat resistance and the heat dissipation, and to improve the mountability by improving the lead deformation resistance of the outer leads.
【００３２】また、請求項１０記載の発明によれば、熱
放散部材上にインナリードにおける薄板部の連結部が位
置されて固着され、連結部の除去後に半導体チップと薄
板部で電気的接続が行われて封止部を形成する。これに
より、熱放散部材による放熱性の向上、及びインナリー
ドの連結部により強度を向上させることが可能となる。According to the tenth aspect of the invention, the connecting portion of the thin plate portion of the inner lead is positioned and fixed on the heat dissipation member, and after the connecting portion is removed, the semiconductor chip and the thin plate portion are electrically connected. Performed to form a seal. This makes it possible to improve heat dissipation by the heat dissipation member and strength by the inner lead connecting portion.
【００３３】また、請求項１３記載の発明によれば、リ
ードのインナリードが半導体チップの上部に位置するい
わゆるリード・オン・チップ（ＬＯＣ）構造とすること
により、エッジショートが発生することがなくなり、か
つリードの構成をインナリードのワイヤ接続位置に他の
部位よりも板厚が薄く形成された薄板部を設けた構成と
することにより、ワイヤのインナリードへの接続位置を
低く（半導体チップ表面に近く）設定することが可能と
なる。このため、ワイヤのループ高さを低くすることが
可能となり、よって半導体装置の薄型化を図ることがで
きる。According to the thirteenth aspect of the present invention, the inner lead of the lead has a so-called lead-on-chip (LOC) structure in which the inner lead is located above the semiconductor chip. In addition, the wire is connected to the inner lead at a wire connecting position with a thin plate portion having a thickness smaller than that of other portions, so that the wire connecting position to the inner lead is lowered (semiconductor chip surface). It is possible to set (close to). Therefore, the loop height of the wire can be reduced, and the semiconductor device can be thinned.
【００３４】また、請求項１４記載の発明によれば、ワ
イヤのワイヤループ高さを薄板部の形成位置以外のリー
ド高さよりも低くしたことにより、半導体装置の更なる
薄型化を図ることができる。また、請求項１５記載の発
明によれば、リードの薄板部の形成位置以外の部位を封
止樹脂から外部に露出した構成としたことにより、半導
体チップの放熱効率を向上することができる。即ち、Ｌ
ＯＣ構造の半導体装置は、リードが半導体チップに当接
或いは近接した構成となっており、従って半導体チップ
で発生した熱はリードに熱伝導する。よって、半導体チ
ップで発生した熱が熱伝導されるリードが封止樹脂から
外部に露出していることにより、リードの熱は外部に効
率よく放熱され、これにより半導体チップの放熱効率を
向上することができる。According to the fourteenth aspect of the invention, the height of the wire loop of the wire is made lower than the height of the leads other than the position where the thin plate portion is formed, so that the semiconductor device can be further thinned. . According to the fifteenth aspect of the present invention, the heat dissipation efficiency of the semiconductor chip can be improved by forming the portion of the lead other than the formation position of the thin plate portion from the sealing resin to the outside. That is, L
In the semiconductor device having the OC structure, the leads are in contact with or close to the semiconductor chip, so that the heat generated in the semiconductor chip is conducted to the leads. Therefore, since the leads, through which the heat generated in the semiconductor chip is thermally conducted, are exposed to the outside from the encapsulating resin, the heat of the leads is efficiently dissipated to the outside, thereby improving the heat dissipation efficiency of the semiconductor chip. You can
【００３５】更に、請求項１６記載の発明によれば、薄
板部をリードに段差部或いはテーパ部を設けることによ
り形成したことにより、薄板部の形成を容易に行うこと
ができる。According to the sixteenth aspect of the present invention, the thin plate portion can be easily formed by forming the thin plate portion by providing the lead with the step portion or the taper portion.
【００３６】[0036]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１に、本発明の一実施例の構
成図を示す。図１（Ａ）は縦側断面図、図１（Ｂ）は平
面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of an embodiment of the present invention. 1A is a vertical cross-sectional view, and FIG. 1B is a plan view.
【００３７】図１（Ａ），（Ｂ）に示す半導体装置３１
Ａは、ＱＦＰ型のもので、リード３２がインナリード３
３及びアウタリード３４で構成されており、インナリー
ド３３の先端部分に他の部分より厚さが薄い薄板部３３
ａが形成されている（図２において説明する）。A semiconductor device 31 shown in FIGS. 1A and 1B.
A is a QFP type, and the lead 32 is the inner lead 3
3 and the outer lead 34, and the thin plate portion 33, which is thinner than the other portions, is formed at the tip portion of the inner lead 33.
a is formed (described in FIG. 2).
【００３８】このインナリード３３は、その薄板部３３
ａ部分を熱放散部材であるヒートスプレッタ３５（図３
において説明する）上に接着材等で固着されている。ま
た、ヒートスプレッタ３５上であって、インナリード３
３（薄板部３３ａ）間の領域（略中央部分）に小型化が
図られた半導体チップ３６が銀ペースト等の接着材３７
により搭載される。この場合、半導体チップ３６の周囲
にはインナリード３３の薄板部３３ａが近接配置された
状態となる。The inner lead 33 has a thin plate portion 33.
The portion a is a heat spreader 35 (FIG.
Will be described in the above). Also, on the heat spreader 35, the inner lead 3
3 (thin plate portion 33a) in the region (substantially the central portion) of the semiconductor chip 36 is miniaturized adhesive material 37 such as silver paste.
It is installed by. In this case, the thin plate portion 33a of the inner lead 33 is in the vicinity of the semiconductor chip 36.
【００３９】そこで、半導体チップ３６上に形成された
電極パッド（図に表われず）とインナリード３３の薄板
部３３ａとの間で金等のワイヤ３８によりボンディング
されて電気的接続が行われている。そして、ヒートスプ
レッタ３５を含んで樹脂封止により封止部であるパッケ
ージ３９が形成される。Therefore, an electrode pad (not shown in the figure) formed on the semiconductor chip 36 and the thin plate portion 33a of the inner lead 33 are bonded by a wire 38 of gold or the like for electrical connection. There is. Then, the package 39, which is a sealing portion, is formed by resin sealing including the heat spreader 35.
【００４０】パッケージ３９の四方からはリード３２の
アウタリード３４が延出され、表面実装用にいわゆるガ
ルウイング形状に折曲加工されている。ここで、図２
に、図１のリードフレームの構成図を示す。図２（Ａ）
は連設された半導体装置１個分のリード３２を具備する
リードフレームの平面図、図２（Ｂ）はインナリード３
３の一部分の平面図、図２（Ｃ）はインナリード３３の
断面図である。Outer leads 34 of the leads 32 are extended from four sides of the package 39 and are bent into a so-called gull wing shape for surface mounting. Here, FIG.
1 shows a configuration diagram of the lead frame in FIG. FIG. 2 (A)
2B is a plan view of a lead frame provided with the leads 32 for one semiconductor device that are connected in series. FIG.
3 is a plan view of a part of FIG. 3, and FIG. 2C is a sectional view of the inner lead 33.
【００４１】図２（Ａ）に示すリードフレームは、クレ
ドール４１間にリード端子４２が形成され、各リード端
子４２はタイバー４３により連結されている。タイバー
４３の中央側が略インナリード３３となり、外側がアウ
タリード３４となる。インナリード３３の中央側先端は
各辺で連結部４４により連結されている。この連結部４
４間に形成される中央部分の空間領域に半導体チップ３
６が位置される。In the lead frame shown in FIG. 2A, lead terminals 42 are formed between the cradle 41, and the lead terminals 42 are connected by tie bars 43. The center side of the tie bar 43 is substantially the inner lead 33, and the outer side is the outer lead 34. The center side tip of the inner lead 33 is connected by a connecting portion 44 on each side. This connecting part 4
The semiconductor chip 3 is provided in the central space area formed between the four
6 is located.
【００４２】これらは、例えば厚さ０．１５ｍｍの銅合
金等の金属板よりエッチングにより形成される。この場
合のリード端子４２の部分拡大図が図２（Ｂ）に示され
る。このタイバー４３及び連結部４４は、所定工程中で
切断除去されるものである。These are formed by etching from a metal plate such as a copper alloy having a thickness of 0.15 mm. A partially enlarged view of the lead terminal 42 in this case is shown in FIG. The tie bar 43 and the connecting portion 44 are cut and removed in a predetermined process.
【００４３】また、インナリード３３は、図２（Ｃ）に
示すように、先端より所定長の薄板部３３ａが形成され
る。この薄板部３３ａは、例えばハーフエッチングによ
り厚さ約０．０７５ｍｍで形成される。このようなリー
ドフレームは、インナリード３３の先端部分に薄板部３
３ａが形成されており、その先端を半導体チップ配置領
域まで前進させても微小ピッチでエッチングにより形成
可能となる。Further, as shown in FIG. 2C, the inner lead 33 is formed with a thin plate portion 33a having a predetermined length from the tip. The thin plate portion 33a is formed with a thickness of about 0.075 mm by half etching, for example. In such a lead frame, the thin plate portion 3 is formed on the tip portion of the inner lead 33.
3a is formed and can be formed by etching with a fine pitch even if the tip end thereof is advanced to the semiconductor chip arrangement region.
【００４４】このことは、多ピン化を図る上で、半導体
チップ３５との電気的接続を行うワイヤ３８の長さを短
縮することができ、ワイヤコストの低減、インピーダン
ス低下による高速化及びワイヤフロー等の減少による歩
留りの向上を図ることができる。This means that in order to increase the number of pins, the length of the wire 38 for electrically connecting to the semiconductor chip 35 can be shortened, the wire cost can be reduced, the impedance can be lowered, and the wire flow can be increased. It is possible to improve the yield by reducing
【００４５】また、上記インナリード３３の前進は、搭
載する半導体チップ３６の大きさが大より小への何れに
も対応することが可能となり、歩留りの向上を図ること
ができる。さらに、インナリード３３における薄板部３
３ａの先端は、ヒートスプレッタ３５に固着されるまで
は連結部４４が一体的に形成されていることから、搬送
時等においてリード３２の強度が向上されて変形を防止
することができ、歩留りを向上させることができる。Further, the advancement of the inner leads 33 can correspond to the size of the semiconductor chip 36 to be mounted to any size, and the yield can be improved. Further, the thin plate portion 3 of the inner lead 33
Since the connecting portion 44 is integrally formed at the tip of 3a until it is fixed to the heat spreader 35, the strength of the lead 32 can be improved and the deformation can be prevented during transportation and the yield can be improved. Can be made.
【００４６】また、インナリード３３における連結部４
４の切断除去後は薄板部３３ａの殆どはヒートスプレッ
タ３５上に固着されており、樹脂モールド時等において
変形することがなく、歩留り向上が図られるものであ
る。ヒートスプレッタ３５は、その中央部分に半導体チ
ップ３６が搭載されるもので、その周囲に後述するよう
にインナリード３３の連結部４４が位置される。このヒ
ートスプレッタ３５は、例えば銅タングステン合金材
（Ｗ−Ｃｕ）が使用される。因みに、２０％Ｗ−Ｃｕに
おける熱膨張係数は４００℃において５．１×１０-6／
℃、８００℃において７．３〜７．７×１０-6／℃であ
り、熱伝導度は０．５８ｃａｌ／ｃｍ ｓｅｃ ℃であ
る。また、３０％Ｗ−Ｃｕにおける熱膨張係数は４００
℃において１０．６×１０-6／℃、８００℃において１
２．０×１０-6／℃であり、熱伝導度は０．６７ｃａｌ
／ｃｍ ｓｅｃ ℃である。Further, the connecting portion 4 in the inner lead 33
After the cutting and removal of No. 4, most of the thin plate portion 33a is fixed on the heat spreader 35, and is not deformed at the time of resin molding or the like, and the yield is improved. The heat spreader 35 has a semiconductor chip 36 mounted in the center thereof, and a connecting portion 44 of the inner lead 33 is located around the semiconductor chip 36, as will be described later. For the heat spreader 35, for example, a copper tungsten alloy material (W-Cu) is used. Incidentally, the coefficient of thermal expansion in 20% W-Cu is 5.1 × 10 −6 / 400 ° C.
It is 7.3 to 7.7 × 10 −6 / ° C. at a temperature of 800 ° C. and a thermal conductivity of 0.58 cal / cm sec ° C. Further, the coefficient of thermal expansion in 30% W-Cu is 400.
10.6 × 10 -6 / ° C at 1 ° C, 1 at 800 ° C
2.0 × 10 −6 / ° C., thermal conductivity 0.67 cal
/ Cm sec ° C.
【００４７】すなわち、ヒートスプレッタ３５に銅タン
グステン合金材を使用することで熱伝導度が銅合金
（０．２５〜０．８５ｃａｌ／ｃｍ ｓｅｃ ℃）と比
して同等のもので、熱放散性に優れているものである。
そこで、図３にヒートスプレッタへのインナリードの載
置状態の部分平面図を示し、図４に本発明の半導体装置
の製造説明図を示す。That is, by using a copper-tungsten alloy material for the heat spreader 35, the thermal conductivity is equivalent to that of the copper alloy (0.25 to 0.85 cal / cm sec ° C), and the heat dissipation property is excellent. It is what
Therefore, FIG. 3 shows a partial plan view of a state in which the inner leads are mounted on the heat spreader, and FIG. 4 shows a manufacturing explanatory view of the semiconductor device of the present invention.
【００４８】まず、図４において、ヒートスプレッタ３
５上にリード３２におけるインナリード３３を接着材等
で固着する（ステップ（Ｓ）１）。このとき、図３に示
すように、薄板部３３ａの先端の連結部４４がヒートス
プレッタ３５の周辺にそれぞれ位置される。なお、イン
ナリード３３とヒートスプレッタ３５の接触面積を最大
限にすることで熱放散性が向上し、ひいては電気的特性
を向上させることができる。First, referring to FIG. 4, the heat spreader 3
The inner lead 33 of the lead 32 is fixed onto the surface 5 with an adhesive or the like (step (S) 1). At this time, as shown in FIG. 3, the connecting portions 44 at the tips of the thin plate portions 33 a are respectively positioned around the heat spreader 35. In addition, by maximizing the contact area between the inner lead 33 and the heat spreader 35, heat dissipation can be improved, and electrical characteristics can be improved.
【００４９】そして、ヒートスプレッタ３５上で、例え
ばレーザ光によりインナリード３３の連結部４４を切断
除去する（Ｓ２）。続いて、ヒートスプレッタ３５の中
央部分に、半導体チップ３６が接着材３７により搭載さ
れる（Ｓ３）。そこで、半導体チップ３６上の電極パッ
ド（図示せず）とインナリード３２の薄板部３３ａ（ヒ
ートスプレッタ３５上の部分）との間でワイヤ３８によ
りボンディングが行われる（Ｓ４）。Then, on the heat spreader 35, the connecting portion 44 of the inner lead 33 is cut and removed by, for example, laser light (S2). Subsequently, the semiconductor chip 36 is mounted on the central portion of the heat spreader 35 with the adhesive 37 (S3). Therefore, bonding is performed by the wire 38 between the electrode pad (not shown) on the semiconductor chip 36 and the thin plate portion 33a of the inner lead 32 (the portion on the heat spreader 35) (S4).
【００５０】そして、モールド樹脂（例えばエポキシ樹
脂）によりパッケージ３９が形成されるものである（Ｓ
５）。このように、ヒートスプレッタ３５にインナリー
ド３３を固着するまでは薄板部３３ａの先端が連結部４
４で一体となっており、強度が向上されて搬送時等での
リード変形を防止することができる。また、パッケージ
ング時には、薄板部３３ａはヒートスプレッタ３５上に
固着されており、モールド時の圧力によるリード変形を
防止することができるものである。Then, the package 39 is formed of a mold resin (eg, epoxy resin) (S
5). In this manner, the tip of the thin plate portion 33a is connected to the connecting portion 4 until the inner lead 33 is fixed to the heat spreader 35.
4 is integrated, the strength is improved, and lead deformation during transportation can be prevented. Further, during packaging, the thin plate portion 33a is fixed on the heat spreader 35, so that deformation of the leads due to pressure during molding can be prevented.
【００５１】次に、図５に、本発明の他の構成の縦側断
面図を示す。図５（Ａ）に示す半導体装置３１Ｂは、図
１に示す半導体装置３１Ａのパッケージ３９ａの下方
に、ヒートスプレッタ３５の半導体チップ搭載面の反対
面を表出させる開口部５０を形成してパッケージングさ
れ、この開口部５０に、少くとも一面を露出させて放熱
部材である放熱板５１を、ヒートスプレッタ３５に接触
させて埋設したものである。Next, FIG. 5 shows a vertical sectional view of another structure of the present invention. The semiconductor device 31B shown in FIG. 5A is packaged by forming an opening 50 below the package 39a of the semiconductor device 31A shown in FIG. 1 so as to expose the surface opposite to the semiconductor chip mounting surface of the heat spreader 35. A heat radiating plate 51, which is a heat radiating member with at least one surface exposed, is embedded in the opening 50 so as to be in contact with the heat spreader 35.
【００５２】開口部５０は、パッケージング時のモール
ド金型に開口部５０を形成するための突起部を形成させ
てヒートスプレッタ３５に当接させてモールディングす
ることにより形成することができる。これによれば、ヒ
ートスプレッタ３５の熱放散性と放熱板５１の放熱性に
より、半導体チップ３６の小型化に伴って増大する発熱
に対して、より放熱効果を向上させることができる。The opening 50 can be formed by forming a protrusion for forming the opening 50 on the molding die during packaging, abutting it on the heat spreader 35, and molding. According to this, due to the heat dissipation of the heat spreader 35 and the heat dissipation of the heat dissipation plate 51, it is possible to further improve the heat dissipation effect with respect to the heat generated by the miniaturization of the semiconductor chip 36.
【００５３】また、図５（Ｂ）に示す半導体装置３１Ｃ
は、パッケージ３９ｂを形成するにあたり、下方でヒー
トスプレッタ３５の半導体チップ搭載面の反対面を露出
させて形成したものである。これは、例えばモールド金
型における下金型のキャビティの底面にヒートスプレッ
タ３５を当接させてモールディングすることにより形成
することができる。これによれば、ヒートスプレッタ３
５の裏面が露出さていることから、放熱性をより向上さ
せることができると共に、装置の薄型化を図ることがで
きる。Further, the semiconductor device 31C shown in FIG.
In forming the package 39b, the heat spreader 35 is formed by exposing the lower surface of the heat spreader 35 opposite to the semiconductor chip mounting surface. This can be formed, for example, by bringing the heat spreader 35 into contact with the bottom surface of the cavity of the lower die in the molding die and performing molding. According to this, the heat spreader 3
Since the back surface of No. 5 is exposed, the heat dissipation can be further improved and the device can be made thin.
【００５４】続いて、図６及び図７に、第１実施例の他
の薄板部形成の説明図を示す。図６（Ａ）は、リード３
２が薄い金属板部材３２ａ1 〜３２ａ3 を貼り合わされ
て形成された場合のインナリード３３の先端部分を示し
ている。例えば金属板部材３３ａ1 ，３３ａ3 を鉄系部
材とし、金属板部材３３ａ2 を銅系部材とする。Next, FIGS. 6 and 7 are explanatory views of forming another thin plate portion of the first embodiment. FIG. 6A shows the lead 3
2 indicates the front end portion of the thin metal plate members 32a 1 inner leads 33 when it is formed by bonding a ~32a 3. For example, the metal plate members 33a 1 and 33a 3 are iron-based members, and the metal plate member 33a 2 is a copper-based member.
【００５５】そこで、図６（Ｂ）に示すように、インナ
リード３３の先端部分の一方面を選択的にハーフエッチ
ングして薄板部３３ａを形成するものである。また、図
７は薄い金属板部材３２ａ1 〜３２ａ3 を貼り合わせて
リード３２を形成した場合を示しており、そのインナリ
ード３３の先端部分において、図７（Ａ）に示す金属板
部材３２ａ1 上に、図７（Ｂ）に示す金属板部材３２ａ
2 が重ね合わされる。Therefore, as shown in FIG. 6B, one surface of the tip portion of the inner lead 33 is selectively half-etched to form a thin plate portion 33a. Further, FIG. 7 shows a case where the thin metal plate members 32a 1 to 32a 3 are bonded to each other to form the lead 32, and the metal plate member 32a 1 shown in FIG. The metal plate member 32a shown in FIG.
Two are overlaid.
【００５６】そして、金属板部材３２ａ2 上に、図７
（Ｃ）に示すように、予め薄板部３３ａとなる部分が切
断された金属板部材３２ａ3 が重ね合わされたものであ
る。これによれば、図６に示すようにエッチングをする
ことなく薄板部３３ａを形成することができる。Then, on the metal plate member 32a 2 shown in FIG.
(C), the one in which the metal plate member 32a 3 the portion to be a previously thin plate portion 33a is cut are superposed. According to this, as shown in FIG. 6, the thin plate portion 33a can be formed without etching.
【００５７】この場合、金属板部材３２ａ1 〜３２ａ3
は図６（Ａ）で説明したように鉄系部材と銅系部材で形
成してもよく、また総て同一の銅系部材等で形成しても
よい。このように、リード３２が薄い金属板部材３２ａ
1 〜３２ａ3 で形成される場合であっても容易に薄板部
３３ａを形成することができるものである。In this case, the metal plate members 32a 1 to 32a 3
6 may be formed of an iron-based member and a copper-based member as described with reference to FIG. 6A, or may be formed of the same copper-based member or the like. In this way, the lead 32 has a thin metal plate member 32a.
Even if it is formed of 1 to 32a 3 , the thin plate portion 33a can be easily formed.
【００５８】次に、図８に、本発明の第２実施例の構成
図を示す。図８（Ａ）は半導体装置３１D の縦側断面
図、図８（Ｂ）はリードフレームにおけるリード３２
（インナリード３３1 ，アウタリード３４）の部分平面
図、図８（Ｃ）はインナリード３３1 の先端部分の断面
図である。Next, FIG. 8 shows a block diagram of a second embodiment of the present invention. 8A is a vertical cross-sectional view of the semiconductor device 31 D , and FIG. 8B is a lead 32 in the lead frame.
(Inner lead 33 1 , outer lead 34) is a partial plan view, FIG. 8C is a cross-sectional view of the tip portion of the inner lead 33 1 .
【００５９】図８（Ａ）に示すように、ヒートスプレッ
タ３５上に半導体チップ３６が接着材３７により搭載さ
れており、その周囲にリード３２のインナリード３３1
が位置されるように接着材等により固着される。リード
フレーム３２A は、図８（Ｂ）に示すように、当所イン
ナリード３３1の先端が連結部４４で連結状態であり、
ヒートスプレッタ３５上に固着された後に、例えばレー
ザ光等により連結部４４が切断されて、インナリード３
３1 がそれぞれ分離される。As shown in FIG. 8A, the semiconductor chip 36 is mounted on the heat spreader 35 by the adhesive 37, and the inner lead 33 1 of the lead 32 is provided around the semiconductor chip 36.
Are fixed so as to be positioned by an adhesive or the like. In the lead frame 32 A , as shown in FIG. 8B, the tips of the inner leads 33 1 at this location are connected by the connecting portion 44,
After being fixed on the heat spreader 35, the connecting portion 44 is cut by, for example, a laser beam or the like, and the inner lead 3
3 1 are separated respectively.
【００６０】ところで、半導体装置のリードがファイン
ピッチであれば第１実施例のように薄板部３３ａを従来
のリードフレームの厚さより薄くする必要があるが、薄
くする必要がなければ図８（Ｃ）に示すように薄板部３
３ａ1 の厚さＤ1 を従来の厚さ（０．１２５〜０．１５
ｍｍ）とし、他の部分（インナリード３３1 の一部とア
ウタリード３４）の厚さＤ2 をこれより厚く（例えば
０．２〜０．２５ｍｍ）設定する。If the leads of the semiconductor device have a fine pitch, it is necessary to make the thin plate portion 33a thinner than the conventional lead frame as in the first embodiment. ) As shown in FIG.
The thickness D 1 of 3a 1 is changed to the conventional thickness (0.125 to 0.15).
and mm), another portion (a portion the outer lead 34 of the inner leads 33 1) the thickness D 2 greater than this (e.g. 0.2～0.25Mm) set.
【００６１】すなわち、特にアウタリード３４の厚さＤ
2 を厚く設定することで熱抵抗が低減されて放熱性が向
上されると共に、アウタリード３４の強度が増して変形
を防止することができ、実装性、搬送性を向上させるこ
とができるものである。図８（Ａ）に戻って説明する
に、半導体チップ３６（電極パッド）とインナリード３
３1 の薄板部３３1aとの間でワイヤ３８により電気的接
続が行われ、エポキシ樹脂等でパッケージ３９が形成さ
れる。That is, in particular, the thickness D of the outer lead 34
By setting 2 to be thick, the thermal resistance is reduced and the heat dissipation is improved, and the strength of the outer lead 34 is increased to prevent the deformation, and the mountability and the transportability can be improved. . Referring back to FIG. 8A, the semiconductor chip 36 (electrode pad) and the inner lead 3 will be described.
Electrical connection is made with the thin plate portion 33 1a of 3 1 by a wire 38, and a package 39 is formed of epoxy resin or the like.
【００６２】そして、パッケージ３９より延出するアウ
タリード３４がガルウィング形状に折曲加工されるもの
である。次に、本発明の第３実施例について図９乃至図
１１を用いて説明する。尚、図９乃至図１１において、
前記した各実施例で説明した半導体装置と同一構成につ
いては同一符号を附してその説明を省略する。The outer lead 34 extending from the package 39 is bent into a gull wing shape. Next, a third embodiment of the present invention will be described with reference to FIGS. In addition, in FIG. 9 to FIG.
The same components as those of the semiconductor device described in each of the above-described embodiments are designated by the same reference numerals and the description thereof will be omitted.
【００６３】図９及び図１１に示される各半導体装置６
０Ａ〜６０Ｄは、半導体チップ３６の上面にリード６１
を延出させた、いわゆるリード・オン・チップ（ＬＯ
Ｃ）構造とされている。リード６１はインナリード６２
とアウタリード６３とにより構成されており、インナリ
ード６２はワイヤ６４を介して半導体チップ３６の電極
パッド６５に接続される。また、インナリード６２はガ
ルウイング状に成形されており外部接続端子として機能
する。Each semiconductor device 6 shown in FIGS. 9 and 11.
0A to 60D are leads 61 on the upper surface of the semiconductor chip 36.
So-called lead-on-chip (LO
C) It has a structure. The lead 61 is an inner lead 62
The inner lead 62 is connected to the electrode pad 65 of the semiconductor chip 36 via the wire 64. The inner lead 62 is formed in a gull wing shape and functions as an external connection terminal.
【００６４】ここで、リード６１においてワイヤ６４が
接続されるインナリード６２を図１０に拡大して示す。
インナリード６２のワイヤ６４が接続される部位は、他
の部位に比べてその肉厚が薄くされた薄板部６２ａが形
成されている。この薄板部６２ａは図示されるように段
差形状を有しており、周知のプレス加工法或いはエッチ
ング加工法，または先に図６及び図７を用いて説明した
各加工方法により形成される。従って、薄板部６２ａの
形成を容易に行うことができる。また、ワイヤ６４は、
ワイヤボンディング装置を用い周知の方法で薄板部６２
ａと半導体チップ３６の電極パッド６５との間に配設さ
れる。Here, the inner lead 62 to which the wire 64 is connected in the lead 61 is enlarged and shown in FIG.
A portion of the inner lead 62 to which the wire 64 is connected is formed with a thin plate portion 62a having a smaller thickness than other portions. The thin plate portion 62a has a stepped shape as shown in the drawing, and is formed by a well-known press working method or etching working method, or each working method described above with reference to FIGS. Therefore, the thin plate portion 62a can be easily formed. In addition, the wire 64 is
The thin plate portion 62 is formed by a known method using a wire bonding device.
It is arranged between a and the electrode pad 65 of the semiconductor chip 36.
【００６５】上記のように、本実施例に係る半導体装置
６０Ａ〜６０Ｄは、リード６１のインナリード６２が半
導体チップ３８の上部に位置するＬＯＣ構造とされてい
るため、ワイヤ６４は半導体チップ３８の上面内におい
て配設された構成となる。このため、ワイヤ６４が半導
体チップ３８のコーナー部に接触することにより発生す
るエッジショートを確実に防止することができる。As described above, the semiconductor devices 60A to 60D according to the present embodiment have the LOC structure in which the inner lead 62 of the lead 61 is located above the semiconductor chip 38, so that the wire 64 is connected to the semiconductor chip 38. It is arranged in the upper surface. Therefore, it is possible to reliably prevent the edge short circuit caused by the contact of the wire 64 with the corner portion of the semiconductor chip 38.
【００６６】また、上記のようにリード６１の構成をイ
ンナリード６２のワイヤ接続位置に他の部位よりも板厚
が薄く形成された薄板部６２ａを設け、この薄板部６２
ａにワイヤ６４を接続した構成とすることにより、ワイ
ヤ６４のインナリード６２への接続位置を低く（半導体
チップ３６の表面に近く）設定することが可能となる。
このため、ワイヤ６４のループ高さを低くすることが可
能となり、よって半導体装置６０Ａ〜６０Ｄの薄型化を
図ることができる。Further, as described above, in the structure of the lead 61, the thin plate portion 62a having a plate thickness thinner than other portions is provided at the wire connecting position of the inner lead 62, and the thin plate portion 62 is formed.
With the configuration in which the wire 64 is connected to a, the connection position of the wire 64 to the inner lead 62 can be set low (close to the surface of the semiconductor chip 36).
Therefore, the loop height of the wire 64 can be reduced, and thus the semiconductor devices 60A to 60D can be thinned.
【００６７】特に、図１０に示されるように、ワイヤ６
４のワイヤループ高さ（図１０に矢印ｈで示す）を薄板
部６２ａの形成位置以外のリード高さ（図１０に矢印Ｈ
で示す）よりも低くしたことにより（ｈ＜Ｈ）、半導体
装置６０Ａ〜６０Ｄの更なる薄型化を図ることができ
る。In particular, as shown in FIG.
4 has a wire loop height (indicated by arrow h in FIG. 10) at a lead height (arrow H in FIG. 10) other than the position where the thin plate portion 62a is formed.
(H <H), the semiconductor devices 60A to 60D can be further thinned.
【００６８】以下、個々の半導体装置６０Ａ〜６０Ｄに
ついて説明する。図９（Ａ）に示される半導体装置６０
Ａ及び図９（Ｂ）に示される半導体装置６０Ｂは、共に
半導体チップ３６がステージ６６に載置された構成とさ
れている。図９に示す半導体装置６０Ａ，６０Ｂでは、
リード６１を形成するためのリードフレーム（リード側
リードフレーム）と、ステージ６６を形成するためのリ
ードフレーム（ステージ側リードフレーム）が別個の構
成とされている。即ち、半導体装置６０Ａ，６０Ｂは、
２枚のリードフレームからリード６１及びステージ６６
を形成するマルチフレームＬＯＣ（ＭＦ−ＬＯＣ）構造
とされている。The individual semiconductor devices 60A-60D will be described below. The semiconductor device 60 shown in FIG.
The semiconductor device 60B shown in FIGS. 9A and 9B has a structure in which the semiconductor chip 36 is mounted on the stage 66. In the semiconductor devices 60A and 60B shown in FIG.
The lead frame for forming the leads 61 (lead side lead frame) and the lead frame for forming the stage 66 (stage side lead frame) are separately configured. That is, the semiconductor devices 60A and 60B are
From the two lead frames to the lead 61 and the stage 66
To form a multi-frame LOC (MF-LOC) structure.
【００６９】また、図９（Ａ）に示される半導体装置６
０Ａは、封止樹脂により構成されるパッケージ３９がイ
ンナリード６２を完全に覆うように形成されているが、
図９（Ｂ）に示される半導体装置６０Ｂは、インナリー
ド６２にパッケージ３９から露出する露出部６２ｂが形
成されている。但し、薄板部６２ａの形成位置はパッケ
ージ３９内に埋設された構成とされており、よってワイ
ヤ６４はパッケージ３９により保護される構成となって
いる。Further, the semiconductor device 6 shown in FIG.
In 0A, the package 39 made of sealing resin is formed so as to completely cover the inner leads 62.
In the semiconductor device 60B shown in FIG. 9B, an exposed portion 62b exposed from the package 39 is formed on the inner lead 62. However, the formation position of the thin plate portion 62a is embedded in the package 39, so that the wire 64 is protected by the package 39.
【００７０】上記のように、リード６１の薄板部６２ａ
の形成位置以外に形成された露出部６２ｂをパッケージ
３９から外部に露出した構成としたことにより、半導体
チップ３６の放熱効率の向上、及び半導体装置６０Ｂの
薄型化を図ることができる。即ち、ＬＯＣ構造ではリー
ド６１が半導体チップ３６に当接或いは近接した構成と
なっており、従って半導体チップ３６で発生した熱はリ
ード６１（具体的には、インナリード６２）に熱伝導す
る。よって、リード６１にパッケージ３９から外部に露
出した露出部６２ｂを設けことにより、半導体チップ３
６で発生した熱はこの露出部６２ｂにおいて効率よく放
熱され、これにより半導体チップ３６の放熱効率を向上
させることができる。また、リード６１の上部にパッケ
ージ３９が配設されないことにより、図９（Ａ）に示し
た半導体装置６０Ａに比べて薄型化を図ることができ
る。As described above, the thin plate portion 62a of the lead 61 is
Since the exposed portion 62b formed at a position other than the formation position is exposed from the package 39 to the outside, the heat dissipation efficiency of the semiconductor chip 36 can be improved and the semiconductor device 60B can be thinned. That is, in the LOC structure, the leads 61 are in contact with or close to the semiconductor chip 36, and therefore the heat generated in the semiconductor chip 36 is conducted to the leads 61 (specifically, the inner leads 62). Therefore, by providing the lead 61 with the exposed portion 62b exposed to the outside from the package 39, the semiconductor chip 3
The heat generated in 6 is efficiently dissipated in the exposed portion 62b, so that the heat dissipation efficiency of the semiconductor chip 36 can be improved. In addition, since the package 39 is not provided above the leads 61, it is possible to reduce the thickness as compared with the semiconductor device 60A shown in FIG. 9A.
【００７１】図１１に示される半導体装置６０Ｃ，６０
Ｄは、図９に示した半導体装置６０Ａ，６０ＢがＭＦ−
ＬＯＣ構造であったのに対し、１枚のリードフレームか
らリード６１を形成した構成とされている。このため、
半導体チップ３６はインナリード６２に接着剤（図示せ
ず）等を用いて固定される。図示されるように、１枚の
リードフレームからリード６１を形成する構成の半導体
装置６０Ｃ，６０Ｄに対してもワイヤ６４のループ高さ
を低くすることは可能であり、半導体装置６０Ｃ，６０
Ｄの薄型化を図ることができる。The semiconductor devices 60C and 60 shown in FIG.
D shows that the semiconductor devices 60A and 60B shown in FIG.
In contrast to the LOC structure, the lead 61 is formed from one lead frame. For this reason,
The semiconductor chip 36 is fixed to the inner leads 62 with an adhesive (not shown) or the like. As shown in the figure, it is possible to lower the loop height of the wire 64 even for the semiconductor devices 60C and 60D configured to form the leads 61 from one lead frame.
It is possible to reduce the thickness of D.
【００７２】また、図１１（Ａ）に示される半導体装置
６０Ｃは、前記した図９（Ａ）に示される半導体装置６
０Ａと同様に、パッケージ３９がインナリード６２を完
全に覆うよう構成したものである。また、図１１（Ｂ）
に示される半導体装置６０Ｄは、図９（Ｂ）に示される
半導体装置６０Ｂと同様に、インナリード６２にパッケ
ージ３９から露出する露出部６２ｂが形成されており、
従って上記したと同様の理由により半導体チップ３６の
放熱効率の向上及び装置の更なる薄型化が図られてい
る。The semiconductor device 60C shown in FIG. 11A is the same as the semiconductor device 6 shown in FIG. 9A.
Similar to 0A, the package 39 is configured to completely cover the inner leads 62. In addition, FIG.
Similarly to the semiconductor device 60B shown in FIG. 9B, in the semiconductor device 60D shown in FIG. 9B, the exposed portion 62b exposed from the package 39 is formed in the inner lead 62,
Therefore, for the same reason as described above, the heat dissipation efficiency of the semiconductor chip 36 is improved and the device is further thinned.
【００７３】図１２及び図１３は、図９乃至図１１に示
した半導体装置６０Ａ〜６０Ｄの変形例である半導体装
置６０Ｅ，６０Ｆを示している。尚、図１２及び図１３
において、図９乃至図１１に示した半導体装置６０Ａ〜
６０Ｄと同一構成については同一符号を附してその説明
を省略する。12 and 13 show semiconductor devices 60E and 60F which are modifications of the semiconductor devices 60A to 60D shown in FIGS. 9 to 11. 12 and 13
In the semiconductor device 60A shown in FIGS.
The same components as those of 60D are designated by the same reference numerals and the description thereof will be omitted.
【００７４】前記した半導体装置６０Ａ〜６０Ｄは、イ
ンナリード６２を半導体チップ３６の上部まで延出させ
たＬＯＣ構造とされていたが、本変形例に係る半導体装
置６０Ｅ，６０Ｆはインナリード６２を半導体チップ３
６の上面近傍位置まで延出した構成とされている。この
際、図１３に示されるように、インナリード６２に形成
された薄板部６２ａの高さと半導体チップ３６の上面の
高さは略等しくなるよう構成されている。Although the semiconductor devices 60A to 60D described above have the LOC structure in which the inner leads 62 are extended to the upper portion of the semiconductor chip 36, the semiconductor devices 60E and 60F according to the present modification have the inner leads 62 formed as semiconductors. Chip 3
6 is extended to a position near the upper surface of 6. At this time, as shown in FIG. 13, the height of the thin plate portion 62a formed on the inner lead 62 and the height of the upper surface of the semiconductor chip 36 are substantially equal.
【００７５】このように、ＬＯＣ構造ではない通常構成
の半導体装置６０Ａ〜６０Ｄにおいても、リード６１の
配設位置を半導体チップ３６の上面と略等しい高さ位置
に設定することにより、エッジショートの発生を防止し
つつワイヤ６４のループ高さを低くすることができ、従
って半導体装置６０Ｅ，６０Ｆの薄型化を図ることがで
きる。尚、図１２（Ａ）に示される半導体装置６０Ｅ
は、パッケージ３９がインナリード６２を完全に覆うよ
う構成したものである。また、図１２（Ｂ）に示される
半導体装置６０Ｆはインナリード６２にパッケージ３９
から露出する露出部６２ｂを形成し、半導体チップ３６
の放熱効率の向上及び装置の更なる薄型化を図ったもの
である。As described above, even in the semiconductor devices 60A to 60D having a normal structure not having the LOC structure, the position of the lead 61 is set to a height position substantially equal to the upper surface of the semiconductor chip 36, so that an edge short circuit occurs. It is possible to reduce the loop height of the wire 64 while preventing the above, and thus it is possible to reduce the thickness of the semiconductor devices 60E and 60F. The semiconductor device 60E shown in FIG.
Is configured so that the package 39 completely covers the inner leads 62. In addition, the semiconductor device 60F shown in FIG.
The exposed portion 62b exposed from the semiconductor chip 36 is formed.
The heat dissipation efficiency is improved and the device is further thinned.
【００７６】次に、本発明の第４実施例について図１４
乃至図１８を用いて説明する。尚、図１４乃至図１８に
おいて、図９乃至図１１を用いて説明した半導体装置と
同一構成については同一符号を附してその説明を省略す
る。図１４乃至図１８に示される本実施例に係る半導体
装置７０Ａ〜７０Ｆは、リード７１のインナリード７２
に形成される薄板部７２ａの形状をテーパ形状としたこ
とを特徴とするものである。ワイヤ６４はこのテーパ形
状を有した薄板部７２ａの所定高さ位置（リード上面よ
りも低い位置）に接続されている。尚、リード７１のア
ウタリード７３は、他の実施例と同様にガルウイング状
に成形されている。以下、具体的に各半導体装置７０Ａ
〜７０Ｆについて説明する。Next, the fourth embodiment of the present invention will be described with reference to FIG.
It will be described with reference to FIGS. 14 to 18, the same components as those of the semiconductor device described with reference to FIGS. 9 to 11 are designated by the same reference numerals and the description thereof will be omitted. The semiconductor devices 70A to 70F according to the present embodiment shown in FIGS.
It is characterized in that the thin plate portion 72a formed in the above has a tapered shape. The wire 64 is connected to a predetermined height position (position lower than the upper surface of the lead) of the thin plate portion 72a having the tapered shape. The outer lead 73 of the lead 71 is formed in a gull wing shape as in the other embodiments. Hereinafter, each semiconductor device 70A will be specifically described.
70F will be described.
【００７７】まず、図１４及び図１６に示される各半導
体装置７０Ａ〜７０Ｄについて説明する。半導体装置７
０Ａ〜７０Ｄは、半導体チップ３６の上面にリード７１
を延出させたＬＯＣ構造とされている。インナリード７
２のワイヤ６４が接続される薄板部７２ａは、図１５に
拡大して示すようにテーパ形状を有しており、先端に向
かい徐々にその板厚が薄くなる構成とされている。この
テーパ形状を有した薄板部７２ａも、周知のプレス加工
法或いはエッチング加工法により形成することができ、
従って薄板部７２ａを容易に形成することができる。First, the semiconductor devices 70A to 70D shown in FIGS. 14 and 16 will be described. Semiconductor device 7
0A to 70D are leads 71 on the upper surface of the semiconductor chip 36.
Is an extended LOC structure. Inner lead 7
The thin plate portion 72a to which the second wire 64 is connected has a tapered shape as shown in an enlarged view in FIG. 15, and the plate thickness is gradually reduced toward the tip. The thin plate portion 72a having this tapered shape can also be formed by a well-known press working method or etching working method,
Therefore, the thin plate portion 72a can be easily formed.
【００７８】上記構成とされた半導体装置７０Ａ〜７０
Ｄは、ＬＯＣ構造とされているためワイヤ６４は半導体
チップ３８の上面内において配設されており、従ってエ
ッジショートの発生を防止することができる。また、ワ
イヤ６４を薄板部７２ａのリード上面よりも低い位置に
接続した構成とすることにより、ワイヤ６４のインナリ
ード７２への接続位置を低く設定している。このため、
ワイヤ６４のループ高さを低くすることが可能となり、
よって半導体装置７０Ａ〜７０Ｄの薄型化を図ることが
できる。The semiconductor devices 70A to 70 having the above structure
Since D has the LOC structure, the wire 64 is arranged in the upper surface of the semiconductor chip 38, and therefore the occurrence of an edge short circuit can be prevented. Further, the wire 64 is connected to a position lower than the upper surface of the lead of the thin plate portion 72a, so that the connecting position of the wire 64 to the inner lead 72 is set low. For this reason,
It is possible to lower the loop height of the wire 64,
Therefore, the semiconductor devices 70A to 70D can be thinned.
【００７９】尚、図１４に示す半導体装置７０Ａ，７０
Ｂは、２枚のリードフレームからリード７１及びステー
ジ６６を形成するマルチフレームＬＯＣ（ＭＦ−ＬＯ
Ｃ）構造の半導体装置を示している。また、図１４
（Ａ）に示される半導体装置７０Ａは、封止樹脂により
構成されるパッケージ３９がインナリード７２を完全に
覆うよう構成されたものであり、図１４（Ｂ）に示され
る半導体装置７０Ｂはインナリード７２の露出部７２ｂ
がパッケージ３９から露出すよう構成することにより放
熱効率の向上及び半導体装置７０Ｂの薄型化を図ったも
のである。The semiconductor devices 70A and 70 shown in FIG.
B is a multi-frame LOC (MF-LO) that forms the lead 71 and the stage 66 from two lead frames.
C) shows a semiconductor device having a structure. In addition, FIG.
The semiconductor device 70A shown in FIG. 14A is configured such that the package 39 made of sealing resin completely covers the inner leads 72, and the semiconductor device 70B shown in FIG. Exposed part 72b of 72
Is exposed from the package 39 to improve the heat dissipation efficiency and to reduce the thickness of the semiconductor device 70B.
【００８０】図１６に示される半導体装置７０Ｃ，７０
Ｄは、図１４に示した半導体装置７０Ａ，７０ＢがＭＦ
−ＬＯＣ構造であったのに対し、１枚のリードフレーム
からリード７１を形成した構成とされている。図１６
（Ａ）に示される半導体装置７０Ｃは、前記した図１４
（Ａ）に示される半導体装置７０Ａと同様に、パッケー
ジ３９がインナリード７２を完全に覆うよう構成したも
のである。また、図１６（Ｂ）に示される半導体装置７
０Ｄは、図１４（Ｂ）に示される半導体装置７０Ｂと同
様に、インナリード７２にパッケージ３９から露出する
露出部７２ｂが形成されており、半導体チップ３６の放
熱効率の向上及び装置の更なる薄型化を図った構成とさ
れている。The semiconductor devices 70C and 70 shown in FIG.
D shows that the semiconductor devices 70A and 70B shown in FIG.
In contrast to the -LOC structure, the lead 71 is formed from one lead frame. FIG.
The semiconductor device 70C shown in FIG.
Similar to the semiconductor device 70A shown in (A), the package 39 is configured to completely cover the inner leads 72. In addition, the semiconductor device 7 shown in FIG.
Similarly to the semiconductor device 70B shown in FIG. 14B, 0D has an exposed portion 72b which is exposed from the package 39 on the inner lead 72, which improves the heat dissipation efficiency of the semiconductor chip 36 and makes the device thinner. It is designed to be a new product.
【００８１】図１７及び図１８は、図１４乃至図１６に
示した半導体装置７０Ａ〜７０Ｄの変形例である半導体
装置７０Ｅ，７０Ｆを示している。尚、図１７及び図１
８において、図１４乃至図１６に示した半導体装置７０
Ａ〜７０Ｄと同一構成については同一符号を附してその
説明を省略する。17 and 18 show semiconductor devices 70E and 70F which are modifications of the semiconductor devices 70A to 70D shown in FIGS. 14 to 16. 17 and 1
8, the semiconductor device 70 shown in FIGS.
The same components as those of A to 70D are designated by the same reference numerals and the description thereof will be omitted.
【００８２】前記した半導体装置７０Ａ〜７０Ｄは、イ
ンナリード７２を半導体チップ３６の上部まで延出させ
たＬＯＣ構造とされていたが、本変形例に係る半導体装
置７０Ｅ，７０Ｆはインナリード７２を半導体チップ３
６の上面近傍位置まで延出した構成とされている。この
際、図１８に示されるように、インナリード７２に形成
された薄板部７２ａの高さと半導体チップ３６の上面の
高さは略等しくなるよう構成されている。Although the semiconductor devices 70A to 70D have the LOC structure in which the inner lead 72 is extended to the upper part of the semiconductor chip 36, the semiconductor devices 70E and 70F according to the present modification have the inner lead 72 as a semiconductor. Chip 3
6 is extended to a position near the upper surface of 6. At this time, as shown in FIG. 18, the height of the thin plate portion 72a formed on the inner lead 72 and the height of the upper surface of the semiconductor chip 36 are substantially equal.
【００８３】このように、ＬＯＣ構造ではない通常構成
の半導体装置７０Ａ〜７０Ｄにおいても、リード７１の
配設位置を半導体チップ３６の上面と略等しい高さ位置
に設定することにより、エッジショートの発生を防止し
つつワイヤ６４のループ高さを低くすることができ、従
って半導体装置７０Ｅ，７０Ｆの薄型化を図ることがで
きる。As described above, even in the semiconductor devices 70A to 70D having a normal structure not having the LOC structure, the position of the lead 71 is set at a height position substantially equal to the upper surface of the semiconductor chip 36, so that an edge short circuit occurs. It is possible to reduce the loop height of the wire 64 while preventing the above, and thus it is possible to reduce the thickness of the semiconductor devices 70E and 70F.
【００８４】尚、図１７（Ａ）に示される半導体装置７
０Ｅは、パッケージ３９がインナリード６２を完全に覆
うよう構成したものである。また、図１７（Ｂ）に示さ
れる半導体装置７０Ｆはインナリード７２にパッケージ
３９から露出する露出部６２ｂを形成し、半導体チップ
３６の放熱効率の向上及び装置の更なる薄型化を図った
ものである。The semiconductor device 7 shown in FIG.
0E is configured such that the package 39 completely covers the inner leads 62. Further, the semiconductor device 70F shown in FIG. 17B is formed by forming the exposed portion 62b exposed from the package 39 on the inner lead 72 to improve the heat dissipation efficiency of the semiconductor chip 36 and further reduce the thickness of the device. is there.
【００８５】[0085]
【発明の効果】上述したように本発明によれば、下記の
種々の効果を実現することができる。請求項１及び２記
載の発明によれば、封止部内でリードのインナリードに
薄板部が形成されて板状の熱放散部材上に固着され、熱
放散部材上に半導体チップを搭載して薄板部と電気的接
続されることにより、インナリードに薄板部を形成して
も放熱性を向上させる熱放散部材上に固着されることで
リードの強度が向上されて量産性の向上を図ることがで
きる。As described above, according to the present invention, the following various effects can be realized. According to the first and second aspects of the present invention, a thin plate portion is formed on the inner lead of the lead in the sealing portion and is fixed on the plate-shaped heat dissipation member, and the semiconductor chip is mounted on the heat dissipation member to mount the thin plate. By electrically connecting with the inner part, the strength of the lead is improved by being fixed on the heat dissipation member that improves the heat dissipation even if the thin plate part is formed on the inner lead, and the mass productivity can be improved. it can.
【００８６】また、請求項３，４，１１及び１２記載の
発明によれば、熱放散部材の半導体チップ搭載反対面を
露出させ、又はこの面を表出させる開口部を封止部に形
成して放熱部材を設けることにより、半導体チップの小
型化に伴う温度上昇に対する放熱性をより向上させるこ
とができる。According to the third, fourth, eleventh and twelfth aspects of the present invention, the surface of the heat dissipating member opposite to the surface on which the semiconductor chip is mounted is exposed, or an opening for exposing this surface is formed in the sealing portion. By disposing the heat dissipating member by using the heat dissipating member, it is possible to further improve the heat dissipating property with respect to the temperature increase accompanying the miniaturization of the semiconductor chip.
【００８７】また、請求項５及び６記載の発明によれ
ば、リードのインナリードに薄板部をエッチングにより
形成し、この薄板部の先端部を連結部で連結させている
ことにより、インナリードの位置精度を向上させ、薄板
部による強度の低下を連結部により向上させることがで
きる。According to the fifth and sixth aspects of the invention, the thin plate portion is formed on the inner lead of the lead by etching, and the leading end portion of the thin plate portion is connected by the connecting portion. The positional accuracy can be improved, and the reduction in strength due to the thin plate portion can be improved by the connecting portion.
【００８８】また、請求項７及び８記載の発明によれ
ば、リード端子が金属板部材を貼り合わされて形成され
たもので、エッチング又は重ね合わせて薄板部を形成す
ることにより、多層形成のリードフレームであっても容
易に薄板部を形成させることができる。According to the seventh and eighth aspects of the present invention, the lead terminal is formed by laminating metal plate members, and a thin plate portion is formed by etching or superimposing, thereby forming a multi-layered lead. The thin plate portion can be easily formed even with a frame.
【００８９】また、請求項９記載の発明によれば、リー
ド端子における薄板部以外の部分の厚さを熱抵抗及びア
ウタリードの強度に応じて設定することにより、熱抵抗
を向上させて放熱性を向上させ、またアウタリードの耐
リード変形の向上による実装性を良好とすることが可能
となる。According to the invention of claim 9, the thickness of the portion other than the thin plate portion of the lead terminal is set according to the thermal resistance and the strength of the outer lead, whereby the thermal resistance is improved and the heat dissipation is improved. Further, it is possible to improve the mounting resistance by improving the resistance to deformation of the outer leads.
【００９０】また、請求項１０記載の発明によれば、熱
放散部材上にインナリードにおける薄板部の連結部が位
置されて固着され、連結部の除去後に半導体チップと薄
板部で電気的接続が行われて封止部を形成することによ
り、熱放散部材による放熱性の向上、及びインナリード
の連結部により強度を向上させることができる。According to the tenth aspect of the invention, the connecting portion of the thin plate portion of the inner lead is positioned and fixed on the heat dissipation member, and after the connecting portion is removed, the semiconductor chip and the thin plate portion are electrically connected. By performing the formation of the sealing portion, heat dissipation by the heat dissipation member can be improved and strength can be improved by the inner lead connecting portion.
【００９１】また、請求項１３記載の発明によれば、リ
ードのインナリードが半導体チップの上部に位置するい
わゆるリード・オン・チップ（ＬＯＣ）構造とすること
により、エッジショートが発生することがなくなる。ま
た、リードの構成をインナリードのワイヤ接続位置に他
の部位よりも板厚が薄く形成された薄板部を設けた構成
とすることにより、ワイヤのインナリードへの接続位置
を低く（半導体チップ表面に近く）設定することが可能
となる。このため、ワイヤのループ高さを低くすること
が可能となり、よって半導体装置の薄型化を図ることが
できる。 また、請求項１４記載の発明によれば、ワイ
ヤのワイヤループ高さを薄板部の形成位置以外のリード
高さよりも低くしたことにより、半導体装置の更なる薄
型化を図ることができる。According to the thirteenth aspect of the present invention, the so-called lead-on-chip (LOC) structure in which the inner leads of the leads are located above the semiconductor chip prevents edge shorts from occurring. . In addition, the lead is configured such that the wire connecting position of the inner lead is provided with a thin plate portion having a thickness smaller than that of other portions, so that the wire connecting position to the inner lead is low (semiconductor chip surface It is possible to set (close to). Therefore, the loop height of the wire can be reduced, and the semiconductor device can be thinned. Further, according to the invention of claim 14, the height of the wire loop of the wire is made lower than the height of the lead other than the position where the thin plate portion is formed, whereby the semiconductor device can be further thinned.
【００９２】また、請求項１５記載の発明によれば、リ
ードの薄板部の形成位置以外の部位を封止樹脂から外部
に露出した構成としたことにより、半導体チップの放熱
効率を向上することができる。更に、請求項１６記載の
発明によれば、薄板部をリードに段差部或いはテーパ部
を設けることにより形成したことにより、薄板部の形成
を容易に行うことができる。According to the fifteenth aspect of the present invention, the heat dissipation efficiency of the semiconductor chip can be improved by forming the portion other than the formation position of the thin plate portion of the lead from the sealing resin to the outside. it can. Further, according to the sixteenth aspect of the invention, the thin plate portion can be easily formed by forming the thin plate portion by providing the lead with the step portion or the taper portion.
【図１】本発明の第１実施例の構成図である。FIG. 1 is a configuration diagram of a first embodiment of the present invention.
【図２】図１のリードフレームの構成図である。FIG. 2 is a configuration diagram of the lead frame in FIG.
【図３】ヒートスプレッタへのインナリード載置状態の
部分平面図である。FIG. 3 is a partial plan view of a state in which an inner lead is placed on a heat spreader.
【図４】本発明の半導体装置の製造説明図である。FIG. 4 is a manufacturing explanatory diagram of the semiconductor device of the present invention.
【図５】本発明の他の構成の縦側断面図である。FIG. 5 is a vertical cross-sectional view of another configuration of the present invention.
【図６】第１実施例の他の薄板部形成の説明図（１）で
ある。FIG. 6 is an explanatory view (1) of forming another thin plate portion of the first embodiment.
【図７】第１実施例の他の薄板部形成の説明図（２）で
ある。FIG. 7 is an explanatory view (2) of forming another thin plate portion of the first embodiment.
【図８】本発明の第２実施例の構成図である。FIG. 8 is a configuration diagram of a second embodiment of the present invention.
【図９】本発明の第３実施例の構成図（１）である。FIG. 9 is a configuration diagram (1) of the third embodiment of the present invention.
【図１０】図９における薄板部近傍を拡大して示す図で
ある。FIG. 10 is an enlarged view showing the vicinity of the thin plate portion in FIG.
【図１１】本発明の第３実施例の構成図（２）である。FIG. 11 is a configuration diagram (2) of the third embodiment of the present invention.
【図１２】本発明の第３実施例の変形例を示す図であ
る。FIG. 12 is a diagram showing a modification of the third embodiment of the present invention.
【図１３】図１２における薄板部近傍を拡大して示す図
である。13 is an enlarged view showing the vicinity of the thin plate portion in FIG.
【図１４】本発明の第４実施例の構成図（１）である。FIG. 14 is a configuration diagram (1) of the fourth embodiment of the present invention.
【図１５】図１４における薄板部近傍を拡大して示す図
である。FIG. 15 is an enlarged view showing the vicinity of the thin plate portion in FIG.
【図１６】本発明の第４実施例の構成図（２）である。FIG. 16 is a configuration diagram (2) of the fourth embodiment of the present invention.
【図１７】本発明の第３実施例の変形例を示す図であ
る。FIG. 17 is a diagram showing a modification of the third embodiment of the present invention.
【図１８】図１７における薄板部近傍を拡大して示す図
である。FIG. 18 is an enlarged view showing the vicinity of the thin plate portion in FIG.
【図１９】従来の多ピン化半導体装置の断面構成図であ
る。FIG. 19 is a cross-sectional configuration diagram of a conventional multi-pin semiconductor device.
３１Ａ〜３１Ｄ，６０Ａ〜６０Ｆ，７０Ａ〜７０Ｆ 半
導体装置 ３２ リード ３３，３３1 ，６２，７２ インナリード ３３ａ，３３1a，６２ａ，７２ａ 薄板部 ３４，６３，７３ アウタリード ３５ ヒートスプレッタ ３６ 半導体チップ ３７ 接着材 ３８，６４ ワイヤ ３９，３９ａ，３９ｂ パッケージ ４４ 連結部 ５１ 放熱板 ６２ｂ，７２ｂ 露出部31A-31D, 60a-60f, 70A to 70F semiconductor device 32 leads 33, 33 1, 62, 72 inner leads 33a, 33 1a, 62a, 72a thin portion 34,63,73 outer lead 35 the heat spreader 36 semiconductor chip 37 adhesive 38 , 64 wire 39, 39a, 39b package 44 connecting portion 51 heat sink 62b, 72b exposed portion
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴崎 浩一 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 米竹 一浩 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 高島 晃 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Koichi Shibasaki, 1st Nishigaoka, Murata character, Murata-cho, Shibata-gun, Miyagi Prefecture, Fujitsu Limited Miyagi Electronics Co., Ltd. (72) Kazuhiro Yonetake, Shibata, Miyagi Prefecture Gunma Murata Town 1-chome Murata, Nishigaoka 1st in Fujitsu Miyagi Electronics Co., Ltd. (72) Inventor Akira Takashima 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited
Claims (16)
ード端子におけるインナリードとなる端子部分の所定部
分の厚さを他の部分より薄い薄板部が形成されたリード
と、 半導体チップを搭載して熱放散を行うものであって、前
記半導体チップの近傍に前記インナリードの薄板部を配
置させて前記リードが固着される板状の熱放散部材と、 前記半導体チップ及び前記インナリードの薄板部間で電
気的接続が行われた前記熱放散部材を覆い、前記リード
端子のアウタリードとなる端子部分を延出させた封止部
と、 を有することを特徴とする半導体装置。1. A lead in which a predetermined number of lead terminals are arranged, and a thin plate portion is formed in which a predetermined portion of a terminal portion of the lead terminal, which is an inner lead, is thinner than other portions, and a semiconductor chip is mounted. A heat dissipation member in the form of a plate in which the thin plate portion of the inner lead is arranged in the vicinity of the semiconductor chip and the lead is fixed, and the thin plate portion of the semiconductor chip and the inner lead. A semiconductor device, comprising: a sealing portion that covers the heat dissipation member electrically connected between the terminals, and that extends a terminal portion that serves as an outer lead of the lead terminal.
伝導率の部材で形成されることを特徴とする請求項１記
載の半導体装置。2. The semiconductor device according to claim 1, wherein the heat dissipation member is formed of a member having a higher thermal conductivity than that of the sealing portion.
面の反対面を少くとも前記封止部より露出させることを
特徴とする請求項１又は２記載の半導体装置。3. The semiconductor device according to claim 1, wherein a surface of the heat dissipation member opposite to the semiconductor chip mounting surface is exposed at least from the sealing portion.
体チップ搭載面の反対面を表出させる開口部が形成さ
れ、前記開口部に前記熱放散部材と接触して露出される
放熱部材が設けられることを特徴とする請求項１又は２
記載の半導体装置。4. The heat dissipating member, wherein the sealing portion is formed with an opening that exposes a surface of the heat dissipating member opposite to the semiconductor chip mounting surface, and is exposed in contact with the heat dissipating member in the opening. 3. The method according to claim 1 or 2, characterized in that
13. The semiconductor device according to claim 1.
パッケージ内に位置されるインナリードが、接続される
半導体チップの配置される空間領域の近傍に配置される
リードフレームにおいて、 前記インナリードの所定部分に、厚さが他の部分より薄
い薄板部が形成され、前記薄板部の先端部を連結させた
連結部が形成されることを特徴とするリードフレーム。5. A lead frame in which an inner lead, which is located later in a semiconductor package, of a predetermined number of lead terminals is arranged near a space region where a semiconductor chip to be connected is arranged, A lead frame, wherein a thin plate portion having a thickness smaller than that of other portions is formed at a predetermined portion, and a connecting portion is formed by connecting the leading end portions of the thin plate portions.
ることを特徴とする請求項５記載のリードフレーム。6. The lead frame according to claim 5, wherein the thin plate portion is formed by etching.
貼り合わされたものであって、前記薄板部がエッチング
で形成されてなることを特徴とする請求項５記載のリー
ドフレーム。7. The lead frame according to claim 5, wherein the lead terminal is formed by laminating a plurality of metal plate members, and the thin plate portion is formed by etching.
前記薄板部を形成しつつ重ね合わせて形成されてなるこ
とを特徴とする請求項５記載のリードフレーム。8. The lead frame according to claim 5, wherein the lead terminal is formed by stacking a plurality of metal plate members while forming the thin plate portion.
の部分の厚さが、熱抵抗及び後にアウタリードとなる部
分の強度に応じて設定されてなることを特徴とする請求
項５記載のリードフレーム。9. The lead according to claim 5, wherein the thickness of the portion of the lead terminal other than the thin plate portion is set according to the thermal resistance and the strength of the portion that will later become the outer lead. flame.
のリードフレームにおける所定数の前記インナリードの
薄板部先端の連結部を固着させる工程と、 前記連結部が切断除去される工程と、 前記熱放散部材の前記所定数のリードの連結部間の領域
上に半導体チップを搭載して前記インナリードの薄板部
間で電気的接続が行われる工程と、 前記半導体チップ
及び前記熱放散部材を封止し、前記リードのアウタリー
ドを延出させて封止部を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。10. A step of fixing a predetermined number of connecting portions of the thin plate portion tips of the inner leads of the lead frame according to claim 5 on the heat dissipation member, and a step of cutting and removing the connecting portion. A step of mounting a semiconductor chip on a region between the connection parts of the predetermined number of leads of the heat dissipation member to electrically connect between the thin plate parts of the inner leads, the semiconductor chip and the heat dissipation member And a step of forming an encapsulation part by extending the outer lead of the lead to form a sealing part.
熱放散部材の前記半導体チップ搭載面の反対面を前記封
止部より露出させることを特徴とする請求項１０記載の
半導体装置の製造方法。11. The method of manufacturing a semiconductor device according to claim 10, wherein in forming the sealing portion, a surface of the heat dissipation member opposite to the semiconductor chip mounting surface is exposed from the sealing portion. .
熱放散部材の前記半導体チップ搭載面の反対面を表出さ
せる開口部を形成し、前記開口部に前記熱放散部材に接
触して露出させる放熱部材が形成されることを特徴とす
る請求項１０記載の半導体装置の製造方法。12. In forming the sealing portion, an opening is formed to expose the surface of the heat dissipation member opposite to the surface on which the semiconductor chip is mounted, and the opening is exposed in contact with the heat dissipation member. The method of manufacturing a semiconductor device according to claim 10, wherein a heat dissipation member is formed.
インナリードと、外部接続端子となるアウタリードとに
より構成されると共に、前記インナリードのワイヤ接続
位置に他の部位よりも板厚が薄く形成された薄板部を設
けてなるリードと、 前記半導体チップ及び前記リードの一部範囲を封止する
封止樹脂とを具備しており、 かつ、前記リードのインナリードが前記半導体チップの
上部に位置するよう構成したことを特徴とする半導体装
置。13. A semiconductor chip, an inner lead that is electrically connected to the semiconductor chip via a wire, and an outer lead that serves as an external connection terminal. An inner lead of the lead, which comprises a lead having a thin plate portion formed to be thinner than the portion, and a sealing resin for sealing the semiconductor chip and a partial area of the lead, and The semiconductor device is characterized in that is located above the semiconductor chip.
て、 前記ワイヤのワイヤループ高さを前記薄板部の形成位置
以外のリード高さよりも低くしたことを特徴とする半導
体装置。14. The semiconductor device according to claim 13, wherein the wire loop height of the wire is lower than the lead height other than the formation position of the thin plate portion.
置において、 前記リードの前記薄板部の形成位置以外の部位が前記封
止樹脂から外部に露出した構成としたことを特徴とする
半導体装置。15. The semiconductor device according to claim 13, wherein a portion of the lead other than a position where the thin plate portion is formed is exposed from the sealing resin to the outside.
の半導体装置において、 前記薄板部を、前記リードに段差部或いはテーパ部を設
けることにより形成したことを特徴とする半導体装置。16. The semiconductor device according to claim 13, wherein the thin plate portion is formed by providing a step portion or a taper portion on the lead.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20721895A JP3499655B2 (en) | 1994-08-16 | 1995-08-14 | Semiconductor device |
| US08/609,840 US5834831A (en) | 1994-08-16 | 1996-03-01 | Semiconductor device with improved heat dissipation efficiency |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19253894 | 1994-08-16 | ||
| JP6-192538 | 1994-08-16 | ||
| JP20721895A JP3499655B2 (en) | 1994-08-16 | 1995-08-14 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111490A true JPH08111490A (en) | 1996-04-30 |
| JP3499655B2 JP3499655B2 (en) | 2004-02-23 |
Family
ID=26507380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20721895A Expired - Fee Related JP3499655B2 (en) | 1994-08-16 | 1995-08-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3499655B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285074B2 (en) | 1997-08-25 | 2001-09-04 | Hitachi, Ltd. | Semiconductor device |
-
1995
- 1995-08-14 JP JP20721895A patent/JP3499655B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285074B2 (en) | 1997-08-25 | 2001-09-04 | Hitachi, Ltd. | Semiconductor device |
| US6297545B1 (en) | 1997-08-25 | 2001-10-02 | Hitachi, Ltd. | Semiconductor device |
| SG106065A1 (en) * | 1997-08-25 | 2004-09-30 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3499655B2 (en) | 2004-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| US9425165B2 (en) | Method of manufacturing semiconductor device | |
| JP3170182B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US8222720B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7339259B2 (en) | Semiconductor device | |
| US5834831A (en) | Semiconductor device with improved heat dissipation efficiency | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| US6962836B2 (en) | Method of manufacturing a semiconductor device having leads stabilized during die mounting | |
| US20050110127A1 (en) | Semiconductor device | |
| JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
| US20030228720A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2004247613A (en) | Semiconductor device and its manufacturing process | |
| WO2009081494A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3445930B2 (en) | Resin-sealed semiconductor device | |
| JP3499655B2 (en) | Semiconductor device | |
| JP2001135767A (en) | Semiconductor device and method of manufacturing the same | |
| JP2005191158A (en) | Semiconductor device and its manufacturing method | |
| JP3419922B2 (en) | Semiconductor device | |
| JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP2004200719A (en) | Semiconductor device | |
| KR20000052339A (en) | Semiconductor device and method of producing the same | |
| JPH07130918A (en) | Semiconductor device and its manufacture | |
| JPH0883870A (en) | Resin sealed semiconductor device | |
| JP2003273283A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |