JPH08111420A - Method and equipment for fabricating semiconductor device - Google Patents

Method and equipment for fabricating semiconductor device

Info

Publication number
JPH08111420A
JPH08111420A JP24586494A JP24586494A JPH08111420A JP H08111420 A JPH08111420 A JP H08111420A JP 24586494 A JP24586494 A JP 24586494A JP 24586494 A JP24586494 A JP 24586494A JP H08111420 A JPH08111420 A JP H08111420A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
processing
film
plasma
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24586494A
Other languages
Japanese (ja)
Inventor
Masafumi Nakaishi
雅文 中石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24586494A priority Critical patent/JPH08111420A/en
Publication of JPH08111420A publication Critical patent/JPH08111420A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE: To form a highly reliable copper wiring pattern with high reproducibility by protecting a semiconductor substrate against corrosion when it is taken out to the atmosphere. CONSTITUTION: A Cu film 3 sandwiched by a barrier metal film 2 and a cover film 4 provided on a semiconductor substrate through an interlayer insulation film 1 is patterned by plasma etching using a chlorine based reaction gas in a first processing chamber. The semiconductor substrate is then carried into a second processing chamber without being exposed to the atmosphere and processed in a hydrogen plasma 10.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法及
び製造装置に関するものであり、特に、半導体集積回路
装置に用いる銅配線のプラズマ・エッチング工程後の腐
食を防止する方法及びそれに用いる処理装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for manufacturing a semiconductor device, and more particularly to a method for preventing corrosion of a copper wiring used in a semiconductor integrated circuit device after a plasma etching process and a processing apparatus used therefor. It is about.

【0002】[0002]

【従来の技術】近年、半導体集積回路の集積度が向上す
るに連れて、設計ルールの微細化が要求され、そのため
に配線材料としてもアルミニウムを主体とした合金より
も体積抵抗率が低く、且つ、エレクトロマイグレーショ
ン耐性及びストレス・マイグレーション耐性の大きな銅
を用いた配線構造が検討されている。
2. Description of the Related Art In recent years, as the degree of integration of semiconductor integrated circuits has been improved, finer design rules have been required. Therefore, the wiring material has a lower volume resistivity than an alloy mainly containing aluminum, and A wiring structure using copper, which has high electromigration resistance and stress / migration resistance, is under study.

【0003】銅を配線材料として用いた場合には、ハロ
ゲン化合物の中で最も蒸気圧の高い塩素或いは塩素原子
を含むガスまたはその混合ガスをもちいたプラズマ・エ
ッチングを行うことになるが、この場合には、エッチン
グ終了後においても被エッチング基板の表面に塩素が吸
着して残留している。この残留塩素は、処理を終了した
被エッチング基板を大気中に取り出す際に、被エッチン
グ基板の表面を腐食し続けるので、高精度にパターニン
グした配線層のパターンが崩れていくコロージョンとう
い問題が生ずることになる。
When copper is used as a wiring material, plasma etching is carried out using a gas containing chlorine or a chlorine atom, which has the highest vapor pressure among halogen compounds, or a mixed gas thereof. In addition, chlorine is adsorbed and remains on the surface of the substrate to be etched even after the etching is completed. This residual chlorine continues to corrode the surface of the substrate to be etched when the substrate to be etched is taken out into the atmosphere, which causes the problem of corrosion and collapse in which the pattern of the wiring layer patterned with high precision collapses. It will be.

【0004】また、従来のアルミニウム・銅合金のプラ
ズマ・エッチングにおいても、コロージョンの発生が見
られ、これを解決するために、水素プラズマ処理を行う
ことが提案されている(特公昭58−41766号公
報)。この提案は、基板上に設けた4重量%のCuを含
んだ厚さ1μmのアルミニウム・銅合金層を圧力:0.
1Torr、エッチャント:BCl3 、高周波電力:2
00W、エッチング時間:20分の条件でプラズマ・エ
ッチングしたのち、ガスを切り換えて、圧力:1Tor
r、高周波電力:200W、処理時間:5分の条件で水
素プラズマ処理を行うことにより、コロージョンの発生
を防止するものである。そして、この場合のエッチング
にはマスクとしてフォトレジストを用いるため、処理温
度をフォトレジストの変形が生じない150℃以下の温
度に設定する必要があった。
Also, in the conventional plasma etching of aluminum-copper alloy, the occurrence of corrosion was observed, and in order to solve this, it has been proposed to perform hydrogen plasma treatment (Japanese Patent Publication No. 58-41766). Gazette). In this proposal, a 1 .mu.m thick aluminum / copper alloy layer containing 4% by weight of Cu is provided on a substrate at a pressure of 0.
1 Torr, etchant: BCl 3 , high frequency power: 2
After plasma etching under the conditions of 00W and etching time: 20 minutes, the gas is switched and the pressure is 1 Tor.
The generation of corrosion is prevented by performing hydrogen plasma treatment under the conditions of r, high frequency power: 200 W, and treatment time: 5 minutes. Since the photoresist is used as a mask for the etching in this case, it is necessary to set the processing temperature to 150 ° C. or lower at which the photoresist is not deformed.

【0005】一方、銅配線パターンにおけるコロージョ
ンの問題を解決するために、エッチング温度を高温にす
ることにより、エッチングガス成分の塩素の吸着係数を
低下させて、エッチング終了後に塩素が被エッチング基
板表面に残留しないようにすることが検討されている。
しかし、銅配線パターンの場合には、アルミニウム合金
の場合と異なって、腐食の原因となる塩素は、被処理基
板表面ではなく、Cu膜とバリアメタル膜或いはカバー
膜との界面に存在しているため、高温にして吸着係数を
低下させるという手段が有効ではなく、温度を上昇させ
てもコロージョンが発生することが発見されたため、ウ
ェット処理を組み合わせることによりコロージョンの発
生を防止することが提案されている。
On the other hand, in order to solve the problem of corrosion in the copper wiring pattern, the etching temperature is raised to lower the adsorption coefficient of chlorine, which is an etching gas component, so that after the etching is completed, chlorine is left on the substrate surface to be etched. It is considered to prevent it from remaining.
However, in the case of a copper wiring pattern, unlike the case of an aluminum alloy, chlorine that causes corrosion exists not at the surface of the substrate to be processed but at the interface between the Cu film and the barrier metal film or the cover film. Therefore, it has been discovered that the means of lowering the adsorption coefficient at a high temperature is not effective, and corrosion is generated even if the temperature is increased.Therefore, it is proposed to prevent the occurrence of corrosion by combining wet treatment. There is.

【0006】この提案されているコロージョン防止法
を、図6及び図7を用いて説明するが、先ず、この製造
工程に用いるプラズマ・エッチング装置を図7により説
明する。 図7参照 このプラズマ・エッチング装置11は真空処理室12内
に被処理半導体基板13を載置する高周波印加電極14
及び接地電極15からなる平行平板電極を配置し、この
高周波印加電極14に高周波電源16を接続すると共
に、反応ガスを導入する反応ガス導入管17及び反応後
のガスを排出する排気系に接続される排気管18からな
るものである。
The proposed corrosion prevention method will be described with reference to FIGS. 6 and 7. First, the plasma etching apparatus used in this manufacturing process will be described with reference to FIG. Referring to FIG. 7, the plasma etching apparatus 11 includes a high-frequency applying electrode 14 for mounting a semiconductor substrate 13 to be processed in a vacuum processing chamber 12.
And a parallel plate electrode composed of a ground electrode 15, a high-frequency power source 16 is connected to the high-frequency applying electrode 14, and a reaction gas introducing pipe 17 for introducing a reaction gas and an exhaust system for exhausting the gas after the reaction are connected. The exhaust pipe 18 is provided.

【0007】次に、このプラズマ・エッチング装置を用
いた銅配線のパターニングの際のコロージョン防止法を
図6を用いて説明する。 図6(a)参照 先ず、半導体基体上に設けた層間絶縁膜1上に、バリア
メタル膜となるTiN膜2、Cu膜3、及び、カバー膜
となるTiN膜4を順次堆積させたのち、エッチングマ
スクなるSiO2 膜を堆積させ、パターニングすること
によりエッチングマスク5を形成して、被処理半導体基
板13を用意する。
Next, a method of preventing corrosion at the time of patterning a copper wiring using this plasma etching apparatus will be described with reference to FIG. See FIG. 6A. First, a TiN film 2 serving as a barrier metal film, a Cu film 3, and a TiN film 4 serving as a cover film are sequentially deposited on an interlayer insulating film 1 provided on a semiconductor substrate. A SiO 2 film serving as an etching mask is deposited and patterned to form an etching mask 5, and a semiconductor substrate 13 to be processed is prepared.

【0008】図6(b)参照 次いで、プラズマ・エッチング装置内の高周波印加電極
上に被処理半導体基板13を載置し、処理室内を真空に
したのち、基板温度を200〜300℃にした状態で、
Cl2 、SiCl4 、N2 、及び、NH3 の混合ガスか
らなる塩素系ガスを反応ガス導入管より導入して、高周
波電力を印加してプラズマ化し、この塩素系プラズマ6
によってSiO2 膜からなるエッチングマスク5をマス
クとしてTiN膜4、Cu膜3、及び、TiN膜2をエ
ッチングして、配線パターンを形成する。
Next, referring to FIG. 6B, the semiconductor substrate 13 to be processed is placed on the high-frequency applying electrode in the plasma etching apparatus, the inside of the processing chamber is evacuated, and the substrate temperature is set to 200 to 300 ° C. so,
A chlorine-based gas composed of a mixed gas of Cl 2 , SiCl 4 , N 2 and NH 3 was introduced through a reaction gas introduction pipe, and high-frequency power was applied to form a plasma.
Then, the TiN film 4, the Cu film 3, and the TiN film 2 are etched using the etching mask 5 made of a SiO 2 film as a mask to form a wiring pattern.

【0009】図6(c)参照 次いで、後の他の処理工程を行うために被処理半導体基
板13を大気7中に取り出すことになるが、この際、被
処理半導体基板13の表面に残留した塩素によって反応
が進行し、Cu膜3の露出表面に銅の塩化物からなる腐
食物8が生成される。
Next, referring to FIG. 6 (c), the semiconductor substrate 13 to be processed is taken out into the atmosphere 7 in order to carry out other subsequent processing steps. At this time, it remains on the surface of the semiconductor substrate 13 to be processed. The reaction proceeds due to chlorine, and a corrosive substance 8 made of chloride of copper is generated on the exposed surface of the Cu film 3.

【0010】図6(d)参照 次に、この腐食物8を除去するために、被処理半導体基
板13を20℃の温度にしたアンモニア濃度28%のア
ンモニア水9に20秒の間浸す。 図6(e)参照 次いで、被処理半導体基板13を2分間純水洗浄するこ
とによって、腐食物が完全に除去され、且つ、その後の
腐食の発生が生じない銅配線パターンが得られる。
Next, in order to remove the corroded substance 8, the semiconductor substrate 13 to be processed is immersed in ammonia water 9 having a temperature of 20 ° C. and an ammonia concentration of 28% for 20 seconds. Then, the semiconductor substrate 13 to be processed is washed with pure water for 2 minutes to obtain a copper wiring pattern in which corrosive substances are completely removed and no subsequent corrosion occurs.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、従来の
コロージョン防止法は、ウェット・エッチング処理を伴
うので、余分にウェット・エッチング装置を必要とし、
コストアップの要因となる。また、アンモニア水はCu
を若干溶解するので寸法精度の確保が容易ではなく、更
に、プラズマ・エッチング後に必然的に腐食物が生成さ
れるので、プラズマ・エッチング工程からウェット・エ
ッチング工程の時間により腐食の量が異なることにな
り、プラズマ・エッチングで形成した配線パターンの精
度の維持が困難になる欠点があり、完全なコロージョン
防止法ではなかった。
However, since the conventional corrosion prevention method involves a wet etching process, an extra wet etching apparatus is required,
This will increase the cost. Ammonia water is Cu
It is not easy to secure dimensional accuracy because it dissolves a little, and in addition, corrosive substances are inevitably generated after plasma etching. However, there is a drawback that it is difficult to maintain the accuracy of the wiring pattern formed by plasma etching, and it is not a perfect corrosion prevention method.

【0012】また、コロージョン防止対策として、アル
ミニウム合金に対するコロージョン防止法を転用した場
合には、得られる配線パターンが完全ではなく、且つ、
依然としてコロージョンも発生し、且つ、複数の被処理
半導体基板を連続的に処理する場合に、プラズマ・エッ
チング工程におけるエッチングレートが低下し、エッチ
ング時間に再現性がなくなる欠点があった。
When the corrosion prevention method for aluminum alloy is diverted as a corrosion prevention measure, the obtained wiring pattern is not perfect, and
Corrosion still occurs, and when a plurality of semiconductor substrates to be processed are continuously processed, the etching rate in the plasma etching process is lowered, and the etching time is not reproducible.

【0013】したがって、本発明は、プラズマ・エッチ
ング工程後、被処理半導体基板を大気中に晒すことなく
塩素を除去することによって、大気中に被処理半導体基
板を取り出したときのコロージョンの発生を防止し、信
頼性の高い銅配線パターンを再現性良く形成することを
目的とする。
Therefore, according to the present invention, after the plasma etching step, chlorine is removed without exposing the semiconductor substrate to be processed to the atmosphere, thereby preventing the occurrence of corrosion when the semiconductor substrate to be processed is taken out into the atmosphere. However, the object is to form a highly reliable copper wiring pattern with good reproducibility.

【0014】[0014]

【課題を解決するための手段】本発明は、半導体装置の
製造方法において、半導体基板上に層間絶縁膜(図1の
1)を介して設けたバリアメタル膜(図1の2)とカバ
ー膜(図1の4)によって上下を挟まれたCu膜(図1
の3)を第1の処理室において塩素系反応ガスを用いた
プラズマ・エッチングによりパターニングするプラズマ
・エッチング工程と、プラズマ・エッチング工程後大気
中に晒すことなく、第2の処理室に半導体基板を搬送し
て、水素プラズマ(図1の10)中で処理する水素プラ
ズマ処理工程とを有することを特徴とする。
According to the present invention, in a method of manufacturing a semiconductor device, a barrier metal film (2 in FIG. 1) and a cover film provided on a semiconductor substrate via an interlayer insulating film (1 in FIG. 1). A Cu film sandwiched between the upper and lower parts by (4 in FIG. 1) (see FIG. 1).
3) is patterned in the first processing chamber by plasma etching using a chlorine-based reaction gas, and a semiconductor substrate is placed in the second processing chamber without being exposed to the atmosphere after the plasma etching process. And a hydrogen plasma treatment step of carrying and treating in hydrogen plasma (10 in FIG. 1).

【0015】また、本発明は、プラズマ・エッチング工
程における被処理半導体基板の基板温度を150℃乃至
300℃にすることを特徴とする。また、本発明は、水
素プラズマ処理工程における被処理半導体基板の基板温
度を150℃以上にすることを特徴とする。
Further, the present invention is characterized in that the substrate temperature of the semiconductor substrate to be processed in the plasma etching step is set to 150 ° C. to 300 ° C. Further, the present invention is characterized in that the substrate temperature of the semiconductor substrate to be processed in the hydrogen plasma processing step is set to 150 ° C. or higher.

【0016】また、本発明は、プラズマ・エッチング処
理を行う第1の処理室と、水素プラズマ処理を行う第2
の処理室とを基板の搬送が可能な径を有する接合部で接
続したことを特徴とする。
Further, according to the present invention, a first processing chamber for performing a plasma etching process and a second processing chamber for performing a hydrogen plasma process are provided.
It is characterized in that it is connected to the processing chamber of (1) by a joint having a diameter capable of carrying the substrate.

【0017】また、本発明は、プラズマ・エッチング処
理を行う第1の処理室と、水素プラズマ処理を行う第2
の処理室とを基板の搬送が可能な径を有する予備室で接
続したことを特徴とする。
Further, according to the present invention, a first processing chamber for carrying out a plasma etching process and a second processing chamber for carrying out a hydrogen plasma process are provided.
The processing chamber is connected to a processing chamber of 1 by a preliminary chamber having a diameter capable of transferring the substrate.

【0018】[0018]

【作用】プラズマ・エッチングによりパターニングした
のち、大気中に晒すことなく、水素プラズマ中で処理す
ることにより、腐食物を生成することなく塩素系ガス成
分を除去することができるので、配線パターンの高精度
の維持が可能になり、また、処理室を別にしたので、水
素プラズマ処理工程における残留水素がプラズマ・エッ
チング工程に影響を与えることがないので、プラズマ・
エッチングの再現性が向上する。
[Function] By patterning by plasma etching and then treating in hydrogen plasma without exposing to the atmosphere, chlorine-based gas components can be removed without producing corrosive substances, which makes the wiring pattern high. The accuracy can be maintained, and since the processing chamber is separated, the residual hydrogen in the hydrogen plasma processing process does not affect the plasma etching process.
The reproducibility of etching is improved.

【0019】また、プラズマ・エッチング工程における
基板温度を150℃以上にすることにより、反応生成物
の付着を防止し、300℃以下にすることにより、エッ
チングシフト量を少なくすることができ、さらに、水素
プラズマ処理工程における基板温度を150℃以上にす
ることによって、コロージョンの発生を完全に抑制する
ことが出来る。
Further, by setting the substrate temperature in the plasma etching step at 150 ° C. or higher, the reaction product can be prevented from adhering, and by setting it at 300 ° C. or lower, the etching shift amount can be reduced. By setting the substrate temperature in the hydrogen plasma treatment step to 150 ° C. or higher, the generation of corrosion can be completely suppressed.

【0020】また、プラズマ・エッチング処理を行う処
理室と、水素プラズマ処置を行う処理室とを別室にする
ことにより、多数のウェハを連続的処理しても、前のウ
ェハの処理の影響をうけることなく、安定した処理が可
能な製造装置を実現できる。
Further, by making the processing chamber for performing the plasma etching process and the processing chamber for performing the hydrogen plasma treatment separate from each other, even if a large number of wafers are continuously processed, the processing of the previous wafer is affected. It is possible to realize a manufacturing apparatus capable of performing stable processing.

【0021】また、プラズマ・エッチング処理を行う第
1の処理室と、水素プラズマ処理を行う第2の処理室と
を基板の搬送が可能な径を有する予備室で接続すること
により、処理室が互いに影響することを防止することが
でき、安定な処理が可能な製造装置を実現できる。
Further, by connecting the first processing chamber for performing the plasma etching processing and the second processing chamber for performing the hydrogen plasma processing with a preliminary chamber having a diameter capable of carrying the substrate, the processing chamber is formed. It is possible to realize a manufacturing apparatus that can prevent mutual influences and can perform stable processing.

【0022】[0022]

【実施例】図1乃至図4に基づいて、本発明の実施例を
説明する。なお、図1は本発明の製造工程の説明図であ
り、図2は本発明のプラズマ・エッチングを行った場合
の基板温度と、エッチングシフト量及び反応生成物付着
密度の相関の説明図であり、図3は、本発明の水素プラ
ズマ処理を行った場合の基板温度とコロージョン密度の
相関の説明図であり、更に、図4は本発明の実施に用い
る第1の製造装置の説明図である。
Embodiments of the present invention will be described with reference to FIGS. 1 is an explanatory diagram of the manufacturing process of the present invention, and FIG. 2 is an explanatory diagram of the correlation between the substrate temperature, the etching shift amount, and the reaction product attachment density when the plasma etching of the present invention is performed. FIG. 3 is an explanatory diagram of the correlation between the substrate temperature and the corrosion density when the hydrogen plasma treatment of the present invention is performed, and FIG. 4 is an explanatory diagram of the first manufacturing apparatus used for implementing the present invention. .

【0023】先ず、第1の製造装置の構成から説明す
る。 図4参照 本発明の実施に用いる製造装置は、プラズマ・エッチン
グ装置11と水素プラズマ処理装置21、及び、これら
の装置を接続する被処理半導体基板13の搬送が可能な
径を有する接合部19とからなるものであり、プラズマ
・エッチング装置11の構成は図7の従来のエッチング
装置と同様である。
First, the structure of the first manufacturing apparatus will be described. Referring to FIG. 4, a manufacturing apparatus used for carrying out the present invention includes a plasma etching apparatus 11 and a hydrogen plasma processing apparatus 21, and a bonding portion 19 having a diameter capable of carrying a semiconductor substrate 13 to be processed which connects these apparatuses. The plasma etching apparatus 11 has the same configuration as the conventional etching apparatus shown in FIG.

【0024】また、水素プラズマ処理装置21の基本構
成もプラズマ・エッチング装置と同様であり、真空処理
室22内に被処理半導体基板13を載置する高周波印加
電極23及び接地電極24からなる平行平板電極を配置
し、この高周波印加電極23に高周波電源25を接続す
ると共に、水素ガスを導入する水素ガス導入管26及び
反応後のガスを排出する排気系に接続される排気管27
からなる。
The basic structure of the hydrogen plasma processing apparatus 21 is the same as that of the plasma etching apparatus, and a parallel plate including a high frequency applying electrode 23 and a ground electrode 24 for mounting the semiconductor substrate 13 to be processed in the vacuum processing chamber 22. Electrodes are arranged, a high-frequency power source 25 is connected to the high-frequency applying electrode 23, and a hydrogen gas introducing pipe 26 for introducing hydrogen gas and an exhaust pipe 27 connected to an exhaust system for exhausting the gas after the reaction.
Consists of

【0025】そして、このプラズマ・エッチング装置1
1と水素プラズマ処理装置21とを接続する被処理半導
体基板13の搬送が可能な径を有する接合部19には、
両者の間を完全に遮断できるゲート弁20を設けると共
に、プラズマ・エッチング装置11と水素プラズマ処理
装置21との間には被処理半導体基板13を搬送する搬
送装置(図示せず)を設ける。
Then, this plasma etching apparatus 1
1 and the hydrogen plasma processing apparatus 21 are connected to the joint portion 19 having a diameter capable of carrying the semiconductor substrate 13 to be processed,
A gate valve 20 capable of completely blocking the two is provided, and a transfer device (not shown) for transferring the semiconductor substrate 13 to be processed is provided between the plasma etching device 11 and the hydrogen plasma processing device 21.

【0026】この様に、従来のように単一の処理装置で
連続処理を行わずに、各処理毎に別の処理装置を用い、
それらの間をゲート弁を有する接合部で接続するのは、
水素プラズマに晒された処理室で、次の被処理半導体基
板にプラズマ・エッチング処理を行う場合に、エッチン
グレートが低下するのを防ぐためである。
As described above, a single processing apparatus is not used for continuous processing as in the prior art, but a different processing apparatus is used for each processing.
The connection between them at the junction with the gate valve is
This is to prevent the etching rate from lowering when the next semiconductor substrate to be processed is subjected to plasma etching processing in the processing chamber exposed to hydrogen plasma.

【0027】即ち、前の被処理半導体基板の処理が終了
して次の被処理半導体基板の処理を行う場合、真空処理
室壁表面には水素が吸着されており、反応ガス導入管か
ら導入された反応ガスが吸着している水素によりトラッ
プされることによりエッチングレートが約1/5に低下
する。
That is, when the previous semiconductor substrate to be processed is finished and the next semiconductor substrate to be processed is processed, hydrogen is adsorbed on the surface of the wall of the vacuum processing chamber and is introduced from the reaction gas introducing pipe. Since the reaction gas is trapped by the adsorbed hydrogen, the etching rate is reduced to about 1/5.

【0028】したがって、プラズマ・エッチング装置1
1から水素プラズマ処理装置21へ被処理半導体基板1
3を搬送する場合には、プラズマ・エッチング装置11
から水素プラズマ処理装置21へ窒素ガスやアルゴンガ
ス等の不活性ガスを流すか、或いは、水素プラズマ処理
装置21内の気圧をプラズマ・エッチング装置11内の
気圧より低くして、水素ガス、或いは、水素プラズマが
プラズマ・エッチング装置11内に混入しないようにす
る必要がある。
Therefore, the plasma etching apparatus 1
1 to hydrogen plasma processing apparatus 21 semiconductor substrate 1 to be processed
In the case of carrying 3, the plasma etching apparatus 11
Hydrogen gas from the hydrogen plasma processing apparatus 21 to the hydrogen plasma processing apparatus 21, or the pressure inside the hydrogen plasma processing apparatus 21 is made lower than the atmospheric pressure inside the plasma etching apparatus 11 so that hydrogen gas or It is necessary to prevent hydrogen plasma from entering the plasma etching apparatus 11.

【0029】次に、本発明の製造工程を説明する。 図1(a)参照 先ず、シリコン半導体基体上に設けたSiO2 からなる
層間絶縁膜1上に、基板温度を200℃とし、10mT
orrのアルゴンガス雰囲気中において放電電力を1k
Wのdc電力を印加した状態で、バリアメタル膜となる
TiN膜2をTiNをターゲットにしたスパッタリング
法で50nm堆積させたのち、450℃で30分熱処理
することによりTiN膜2のバリア性を高める。
Next, the manufacturing process of the present invention will be described. See FIG. 1 (a). First, the substrate temperature is set to 200 ° C. and the temperature is set to 10 mT on the interlayer insulating film 1 made of SiO 2 provided on the silicon semiconductor substrate.
Discharge power is 1k in an orr argon gas atmosphere
With the dc power of W applied, a TiN film 2 serving as a barrier metal film is deposited to a thickness of 50 nm by a sputtering method using TiN as a target, and then heat-treated at 450 ° C. for 30 minutes to enhance the barrier property of the TiN film 2. .

【0030】次いで、TiN膜2と同じ成膜条件で、C
u膜3をCuをターゲットにしたスパッタリング法で5
00nm堆積させたのち、真空容器内を搬送して他のス
パッタリング装置においてTiN膜2と同じ成膜条件
で、同じくカバー膜となるTiN膜4をTiNをターゲ
ットにしたスパッタリング法で50nm堆積させる。
Next, under the same film forming conditions as the TiN film 2, C
The u film 3 is formed by a sputtering method using Cu as a target.
After being deposited to a thickness of 00 nm, the TiN film 4 serving as a cover film is also deposited to a thickness of 50 nm by a sputtering method under the same film forming conditions as the TiN film 2 in another sputtering apparatus while being transported in a vacuum container.

【0031】次いで、エッチングマスクなるSiO2
をCVD法によって堆積させ、この上に1μmの厚さの
フォトレジストを塗布し露光した後、アルカリ現像液を
用いて現像してフォトレジスト・パターンを形成する。
次いで、このフォトレジスト・パターンをマスクとして
CF4 /CHF3 プラズマによる反応性イオンエッチン
グによりSiO2 膜を下地のTiN膜4が露出するまで
エッチングしてSiO2 からなるエッチングマスク5を
形成して、被処理半導体基板13を用意する。
Next, a SiO 2 film serving as an etching mask is deposited by the CVD method, a photoresist having a thickness of 1 μm is applied thereon, exposed, and then developed with an alkali developing solution to form a photoresist pattern. To do.
Then, using this photoresist pattern as a mask, the SiO 2 film is etched by reactive ion etching using CF 4 / CHF 3 plasma until the underlying TiN film 4 is exposed to form an etching mask 5 made of SiO 2 . A semiconductor substrate 13 to be processed is prepared.

【0032】なお、上記の成膜工程における各種条件は
上記の数値に限定されるものではなく、シリコン半導体
基板の基板温度は150℃〜300℃であれば良く、こ
の理由を図2により説明する。
The various conditions in the film forming step are not limited to the above numerical values, and the substrate temperature of the silicon semiconductor substrate may be 150 ° C. to 300 ° C. The reason for this will be described with reference to FIG. .

【0033】図2参照 図2は、被処理半導体基板の基板温度と、エッチングシ
フト量及び反応生成物付着密度の相関の説明図であり、
エッチングシフト量はエッチングマスクの幅と被エッチ
ング部材である配線パターンの幅との差、つまり、サイ
ドエッチングによる配線パターンの寸法のシフト量を表
すものであり、また、反応生成物付着密度とは、被処理
基板表面全体に対する反応生成物が付着している領域の
面積比を表すものである。
See FIG. 2. FIG. 2 is an explanatory view of the correlation between the substrate temperature of the semiconductor substrate to be processed, the etching shift amount, and the reaction product attachment density.
The etching shift amount represents the difference between the width of the etching mask and the width of the wiring pattern that is the member to be etched, that is, the amount of shift in the dimension of the wiring pattern due to side etching, and the reaction product adhesion density is It represents the area ratio of the region where the reaction product adheres to the entire surface of the substrate to be processed.

【0034】図2参照 150℃より基板温度が低くなると、反応生成物の付
着、及び、エッチングレートの低下により実用的に使用
できる条件ではなく、配線パターンが不完全で且つ、コ
ロージョンが発生しやすくなる。また、300℃より基
板温度が高くなるとエッチングシフト量が大きくなりパ
ターン形状が劣化し、実用的に使用できる条件ではなく
なる。
As shown in FIG. 2, when the substrate temperature is lower than 150 ° C., the reaction product is attached and the etching rate is lowered, which is not a practical condition, and the wiring pattern is incomplete and corrosion is likely to occur. Become. Further, when the substrate temperature is higher than 300 ° C., the etching shift amount becomes large and the pattern shape deteriorates, which is not a condition for practical use.

【0035】また、処理室のガス圧は9〜11mTor
rであれば良く、膜厚は製造する半導体装置のアスペク
ト比(=段差の高さ/段差と段差との間の距離)に応じ
て適宜設定されるものであり、放電電力はスループット
と得られる膜質との相関により適宜決定されるものであ
り、さらに、TiN膜2のアニール工程における温度
は、400℃乃至500℃であれば良い。
The gas pressure in the processing chamber is 9 to 11 mTorr.
r may be set, and the film thickness is appropriately set according to the aspect ratio (= step height / distance between step) of the semiconductor device to be manufactured, and the discharge power can be obtained as the throughput. It is appropriately determined depending on the correlation with the film quality, and the temperature in the annealing process of the TiN film 2 may be 400 ° C. to 500 ° C.

【0036】図1(b)参照 次いで、プラズマ・エッチング装置内の高周波印加電極
上に被処理半導体基板13を載置し、処理室内を真空に
したのち、基板温度を260℃にした状態で、Cl2
SiCl4 、N2 、及び、NH3 の混合ガスからなる塩
素系ガスを反応ガス導入管より導入して、1.6W/c
2 の高周波電力を印加してプラズマ化し、この塩素系
プラズマ6によってSiO2 膜からなるエッチングマス
ク5をマスクとしてTiN膜4、Cu膜3、及び、Ti
N膜2をエッチングして、配線パターンを形成する。な
お、反応ガスの体積流量はCl2 :20cc/分、Si
Cl4 :20cc/分、N2 :80cc/分、及び、N
3 :10cc/分であり、ガス圧は30mTorrで
あり、また、エッチング時間は5分間である。
Next, referring to FIG. 1B, the semiconductor substrate 13 to be processed is placed on the high frequency applying electrode in the plasma etching apparatus, the inside of the processing chamber is evacuated, and the substrate temperature is set to 260 ° C. Cl 2 ,
A chlorine-based gas composed of a mixed gas of SiCl 4 , N 2 , and NH 3 was introduced through a reaction gas introduction pipe to obtain 1.6 W / c.
A high frequency power of m 2 is applied to generate plasma, and the chlorine-based plasma 6 is used to mask the TiN film 4, the Cu film 3, and the Ti film with the etching mask 5 made of the SiO 2 film as a mask.
The N film 2 is etched to form a wiring pattern. The volume flow rate of the reaction gas is Cl 2 : 20 cc / min, Si
Cl 4 : 20 cc / min, N 2 : 80 cc / min, and N
H 3 : 10 cc / min, gas pressure is 30 mTorr, and etching time is 5 minutes.

【0037】次いで、エッチングの終了後、速やかに塩
素系反応ガスの導入を停止し、暫く処理室内の排気を行
う。この場合、排気に要する時間は排気系能力にもよる
が、本実施例においては約1分間の排気を行った。
Next, after the etching is completed, the introduction of the chlorine-based reaction gas is stopped immediately, and the processing chamber is evacuated for a while. In this case, although the time required for evacuation depends on the exhaust system capacity, evacuation was performed for about 1 minute in this example.

【0038】図4参照 排気が終了したのち、接合部19に設けたゲート弁20
を開いて、エッチングの終了した被処理半導体基板13
を水素プラズマ処理装置21に搬入し、高周波印加電極
23の上に載置し、ゲート弁20を閉じる。この場合、
水素プラズマ処理装置21内の水素ガスが接合部19を
介してプラズマ・エッチング装置11内に混入しないよ
うに真空処理室12及び22内の圧力を考慮する必要が
ある。
See FIG. 4. After the exhausting is completed, the gate valve 20 provided at the joint 19 is provided.
To open the semiconductor substrate 13 to be processed after etching
Is loaded into the hydrogen plasma processing apparatus 21, placed on the high frequency application electrode 23, and the gate valve 20 is closed. in this case,
It is necessary to consider the pressure in the vacuum processing chambers 12 and 22 so that the hydrogen gas in the hydrogen plasma processing apparatus 21 does not mix into the plasma etching apparatus 11 via the joint portion 19.

【0039】図1(c)参照 次いで、水素ガス導入管より100cc/分の流量の水
素ガスを処理室内に導入し、基板温度を220℃とし、
ガス圧を100mTorrとし、高周波放電電力密度を
0.4W/cm2 とした状態で、水素プラズマ10を発
生させ、被処理半導体基板13に水素ラジカルと水素イ
オンとを照射して、1分間水素プラズマ処理を行う。
Then, referring to FIG. 1 (c), hydrogen gas having a flow rate of 100 cc / min is introduced into the processing chamber through the hydrogen gas introducing pipe to adjust the substrate temperature to 220 ° C.
With the gas pressure set to 100 mTorr and the high frequency discharge power density set to 0.4 W / cm 2 , hydrogen plasma 10 is generated, and the semiconductor substrate 13 to be processed is irradiated with hydrogen radicals and hydrogen ions, and the hydrogen plasma is supplied for 1 minute. Perform processing.

【0040】図1(d)参照 次いで、適当な手段でエッチングマスク5を除去するこ
とにより、コロージョンの発生しない、銅配線パターン
が得られる。
Next, as shown in FIG. 1D, the etching mask 5 is removed by an appropriate means to obtain a copper wiring pattern free from corrosion.

【0041】なお、上記の水素プラズマ処理工程におけ
る各種条件は上記の数値に限定されるものではなく、被
処理半導体基板13の基板温度は150℃以上であれば
良く、ガス圧は100mTorr〜300mTorrで
あれば良い。
The various conditions in the above hydrogen plasma processing step are not limited to the above numerical values, the substrate temperature of the semiconductor substrate 13 to be processed may be 150 ° C. or higher, and the gas pressure may be 100 mTorr to 300 mTorr. I wish I had it.

【0042】ここで、被処理半導体基板13の基板温度
を150℃以上にする理由を図3を用いて説明する。 図3参照 図3は、被処理半導体基板の基板温度とコロージョン密
度の相関の説明図であり、基板温度が150℃以下で
は、コロージョンが生じており、水素プラズマ処理の効
果がなくなる。なお、コロージョン密度とは、被処理半
導体基板表面全体に対するコロージョンが発生している
領域の面積比を表すものである。
Here, the reason why the substrate temperature of the semiconductor substrate 13 to be processed is set to 150 ° C. or higher will be described with reference to FIG. See FIG. 3. FIG. 3 is an explanatory diagram of the correlation between the substrate temperature and the corrosion density of the semiconductor substrate to be processed. When the substrate temperature is 150 ° C. or lower, corrosion occurs and the hydrogen plasma treatment effect is lost. The corrosion density represents the area ratio of the region where corrosion has occurred to the entire surface of the semiconductor substrate to be processed.

【0043】この場合、基板温度の上限温度を限定すべ
き理由はコロージョンの発生防止の観点からはあまりな
いが、あまり高温であれば、水素の吸着効果が低下し、
それに伴って水素プラズマ処理効果が低下する可能性が
あるほか、高温でのプラズマ処理は被処理半導体基板に
ダメージを与える可能性があるので、300℃以下が好
適である。
In this case, the reason why the upper limit temperature of the substrate temperature should be limited is not so much from the viewpoint of preventing the occurrence of corrosion, but if it is too high, the hydrogen adsorption effect decreases,
Along with this, the hydrogen plasma treatment effect may decrease, and plasma treatment at high temperature may damage the semiconductor substrate to be treated, so 300 ° C. or lower is preferable.

【0044】次に、図5を用いて、本発明の実施に用い
る製造装置の第2の実施例を説明する。 図5参照 この第2の実施例の製造装置における、プラズマ・エッ
チング装置11及び水素プラズマ処理装置21の構成は
図4の第1の実施例の製造装置の構成と同様であるが、
接続部の構成において相違するものである。
Next, with reference to FIG. 5, a second embodiment of the manufacturing apparatus used for carrying out the present invention will be described. 5, the configurations of the plasma etching apparatus 11 and the hydrogen plasma processing apparatus 21 in the manufacturing apparatus of the second embodiment are similar to those of the manufacturing apparatus of the first embodiment of FIG.
The difference is in the configuration of the connecting portion.

【0045】即ち、第2の実施例の製造装置において
は、プラズマ・エッチング装置11と水素プラズマ処理
装置21との間に予備室28を設け、この予備室28と
プラズマ・エッチング装置11との間に第1のゲート弁
29を、また、予備室28と水素プラズマ処理装置21
との間に第2のゲート弁30を設けると共に、この予備
室内に進入したガスをパージするガスを導入するパージ
ガス導入管31及び排気系に接続する排気管32を設け
たものである。この場合にも、プラズマ・エッチング装
置11と水素プラズマ処理装置21との間には被処理半
導体基板13を搬送する搬送装置(図示せず)を設け
る。
That is, in the manufacturing apparatus of the second embodiment, a spare chamber 28 is provided between the plasma etching apparatus 11 and the hydrogen plasma processing apparatus 21, and the spare chamber 28 and the plasma etching apparatus 11 are connected to each other. The first gate valve 29, the auxiliary chamber 28 and the hydrogen plasma processing apparatus 21.
A second gate valve 30 is provided between the first and second valves, and a purge gas introducing pipe 31 for introducing a gas for purging the gas that has entered the spare chamber and an exhaust pipe 32 for connecting to an exhaust system are provided. Also in this case, a transfer device (not shown) for transferring the semiconductor substrate 13 to be processed is provided between the plasma etching apparatus 11 and the hydrogen plasma processing apparatus 21.

【0046】この場合には、プラズマ・エッチング処理
の終了した後、第1のゲート弁29を開いて被処理半導
体基板13を予備室28に搬入し、第1のゲート弁29
を閉じた後、パージガス導入管31より窒素ガスやアル
ゴンガス等の不活性ガスからなるパージガスを予備室内
に導入し、排気を行なう。
In this case, after the plasma etching process is completed, the first gate valve 29 is opened and the semiconductor substrate 13 to be processed is loaded into the preliminary chamber 28, and the first gate valve 29 is opened.
After closing, the purge gas introducing pipe 31 introduces a purge gas made of an inert gas such as nitrogen gas or argon gas into the spare chamber and exhausts the gas.

【0047】次いで、第2のゲート弁30を開いて、被
処理半導体基板13を水素プラズマ処理装置21内に搬
入し、高周波印加電極23の上に載置し、第2のゲート
弁30を閉じた後、水素プラズマ処理を開始する。この
場合には、夫々の真空処理室12及び22が互いに干渉
し合うことはなくなるので、このような処理工程を多数
回繰り返しても、再現性良く高精度の処理が可能にな
る。
Next, the second gate valve 30 is opened, the semiconductor substrate 13 to be processed is loaded into the hydrogen plasma processing apparatus 21, placed on the high frequency applying electrode 23, and the second gate valve 30 is closed. After that, the hydrogen plasma treatment is started. In this case, since the vacuum processing chambers 12 and 22 do not interfere with each other, it is possible to perform highly accurate processing with good reproducibility even if such processing steps are repeated many times.

【0048】なお、本願発明の第1の実施例及び第2の
実施例の製造装置は、平行平板電極型の反応性イオンエ
ッチング装置を組み合わせて構成しているが、この様な
構成に限られるものではなく、ECRプラズマ、或いは
誘導結合プラズマ等の高密度プラズマを用いたエッチン
グ装置を用いても良いものであり、且つ、互いに異なっ
た構成のエッチング装置を組み合わせても良いものであ
る。
Although the manufacturing apparatus of the first and second embodiments of the present invention is constructed by combining the parallel plate electrode type reactive ion etching apparatus, it is not limited to such a construction. Instead, an etching apparatus using high-density plasma such as ECR plasma or inductively coupled plasma may be used, and etching apparatuses having different configurations may be combined.

【0049】[0049]

【発明の効果】本発明によれば、塩素系反応ガスを用い
たプラズマ・エッチング工程後、被処理半導体基板を大
気中に晒すことなく水素プラズマ処理することにより、
銅配線パターン表面に残留した塩素によるコロージョン
の発生を完全に防止できるので、体積抵抗率が低く、エ
レクトロマイグレーション耐性及びストレス・マイグレ
ーション耐性の大きな銅を配線層として用いることがで
き、したがって、半導体集積回路装置のより一層の微細
化が可能になる。
According to the present invention, after the plasma etching step using the chlorine-based reaction gas, the hydrogen plasma treatment is performed without exposing the semiconductor substrate to be treated to the atmosphere,
Since it is possible to completely prevent the occurrence of corrosion due to chlorine remaining on the surface of the copper wiring pattern, it is possible to use copper having a low volume resistivity and high electromigration resistance and stress / migration resistance as a wiring layer, and therefore a semiconductor integrated circuit. Further miniaturization of the device becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法の実施例の説明図である。FIG. 1 is an explanatory view of an embodiment of a manufacturing method of the present invention.

【図2】本発明の製造方法の実施例における基板温度
と、エッチングシフト量及び反応生成物付着密度の相関
の説明図である。
FIG. 2 is an explanatory diagram of a correlation between a substrate temperature, an etching shift amount, and a reaction product attachment density in an example of the manufacturing method of the present invention.

【図3】本発明の製造方法の実施例における基板温度
と、コロージョン密度の相関の説明図である。
FIG. 3 is an explanatory diagram of the correlation between the substrate temperature and the corrosion density in the example of the manufacturing method of the present invention.

【図4】本発明の製造装置の第1の実施例の説明図であ
る。
FIG. 4 is an explanatory diagram of the first embodiment of the manufacturing apparatus of the present invention.

【図5】本発明の製造装置の第2の実施例の説明図であ
る。
FIG. 5 is an explanatory diagram of a second embodiment of the manufacturing apparatus of the present invention.

【図6】従来のコロージョン防止法の説明図である。FIG. 6 is an explanatory diagram of a conventional corrosion prevention method.

【図7】従来の製造装置の説明図である。FIG. 7 is an explanatory diagram of a conventional manufacturing apparatus.

【符号の説明】[Explanation of symbols]

1 層間絶縁膜 2 バリアメタル膜 3 Cu膜 4 カバー膜 5 エッチングマスク 6 塩素系プラズマ 7 大気 8 腐食物 9 アンモニア水 10 水素プラズマ 11 プラズマ・エッチング装置 12 真空処理室 13 被処理半導体基板 14 高周波印加電極 15 接地電極 16 高周波電源 17 反応ガス導入管 18 排気管 19 接合部 20 ゲート弁 21 水素プラズマ装置 22 真空処理室 23 高周波印加電極 24 接地電極 25 高周波電源 26 水素ガス導入管 27 排気管 28 予備室 29 第1のゲート弁 30 第2のゲート弁 31 パージガス導入管 32 排気管 DESCRIPTION OF SYMBOLS 1 Interlayer insulating film 2 Barrier metal film 3 Cu film 4 Cover film 5 Etching mask 6 Chlorine-based plasma 7 Atmosphere 8 Corrosion product 9 Ammonia water 10 Hydrogen plasma 11 Plasma etching equipment 12 Vacuum processing chamber 13 Processed semiconductor substrate 14 High frequency application electrode 15 ground electrode 16 high frequency power supply 17 reaction gas introduction pipe 18 exhaust pipe 19 junction 20 gate valve 21 hydrogen plasma device 22 vacuum processing chamber 23 high frequency application electrode 24 ground electrode 25 high frequency power supply 26 hydrogen gas introduction pipe 27 exhaust pipe 28 preparatory chamber 29 First gate valve 30 Second gate valve 31 Purge gas introduction pipe 32 Exhaust pipe

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/302 N 21/88 R ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/302 N 21/88 R

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に層間絶縁膜を介して設け
たバリアメタル膜とカバー膜とによって上下を挟まれた
Cu膜を第1の処理室において塩素系反応ガスを用いた
プラズマ・エッチングによりパターニングするプラズマ
・エッチング工程と、前記プラズマ・エッチング工程
後、前記半導体基板を大気中に晒すことなく第2の処理
室に搬送し、水素プラズマ中で処理する水素プラズマ処
理工程とを有することを特徴とする半導体装置の製造方
法。
1. A Cu film sandwiched above and below by a barrier metal film and a cover film provided on a semiconductor substrate with an interlayer insulating film interposed therebetween by plasma etching using a chlorine-based reaction gas in a first processing chamber. A plasma etching step of patterning, and a hydrogen plasma processing step of carrying the semiconductor substrate to the second processing chamber without exposing it to the atmosphere after the plasma etching step and processing it in hydrogen plasma. And a method for manufacturing a semiconductor device.
【請求項2】 上記バリアメタル膜及びカバー膜がTi
N膜からなることを特徴とする請求項1記載の半導体装
置の製造方法。
2. The barrier metal film and the cover film are made of Ti.
The method of manufacturing a semiconductor device according to claim 1, wherein the method comprises a N film.
【請求項3】 上記プラズマ・エッチング工程における
エッチングマスクとして酸化珪素膜を用いたことを特徴
とする請求項1または2記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein a silicon oxide film is used as an etching mask in the plasma etching step.
【請求項4】 上記プラズマ・エッチング工程における
上記半導体基板の温度を150℃乃至300℃に設定し
たことを特徴とする請求項3記載の半導体装置の製造方
法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the temperature of the semiconductor substrate in the plasma etching step is set to 150 ° C. to 300 ° C.
【請求項5】 上記水素プラズマ処理工程における上記
半導体基板の温度を150℃以上に設定したことを特徴
とする請求項3または4記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 3, wherein the temperature of the semiconductor substrate in the hydrogen plasma treatment step is set to 150 ° C. or higher.
【請求項6】 上記プラズマ・エッチング処理を行う第
1の処理室と、上記水素プラズマ処理を行う第2の処理
室とを上記半導体基板の搬送が可能な径を有する接合部
で接続したことを特徴とする請求項1記載の半導体装置
の製造方法に用いる製造装置。
6. The first processing chamber for performing the plasma etching processing and the second processing chamber for performing the hydrogen plasma processing are connected by a joint having a diameter capable of carrying the semiconductor substrate. A manufacturing apparatus used in the method of manufacturing a semiconductor device according to claim 1.
【請求項7】 上記プラズマ・エッチング処理を行う第
1の処理室と、上記水素プラズマ処理を行う第2の処理
室とを上記半導体基板の搬送が可能な径を有する予備室
で接続し、且つ、前記予備室と前記第1及び第2の処理
室との間に夫々第1及び第2のゲート弁を設けたことを
特徴とする請求項1記載の半導体装置の製造方法に用い
る製造装置。
7. A first processing chamber for performing the plasma etching processing and a second processing chamber for performing the hydrogen plasma processing are connected by a preliminary chamber having a diameter capable of carrying the semiconductor substrate, and 2. The manufacturing apparatus used in the method of manufacturing a semiconductor device according to claim 1, wherein first and second gate valves are provided between the preliminary chamber and the first and second processing chambers, respectively.
【請求項8】 上記予備室にパージガス導入管及び排気
管を設けたことを特徴とする請求項7記載の製造装置。
8. The manufacturing apparatus according to claim 7, wherein a purge gas introducing pipe and an exhaust pipe are provided in the preliminary chamber.
JP24586494A 1994-10-12 1994-10-12 Method and equipment for fabricating semiconductor device Withdrawn JPH08111420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24586494A JPH08111420A (en) 1994-10-12 1994-10-12 Method and equipment for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24586494A JPH08111420A (en) 1994-10-12 1994-10-12 Method and equipment for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
JPH08111420A true JPH08111420A (en) 1996-04-30

Family

ID=17139961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24586494A Withdrawn JPH08111420A (en) 1994-10-12 1994-10-12 Method and equipment for fabricating semiconductor device

Country Status (1)

Country Link
JP (1) JPH08111420A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080421A (en) * 2004-09-13 2006-03-23 Sharp Corp Chamber cleaning method in plasma etching
US7064076B2 (en) * 2001-10-31 2006-06-20 Nagraj Kulkarni Process for low temperature, dry etching, and dry planarization of copper
JP2008147526A (en) * 2006-12-12 2008-06-26 Phyzchemix Corp Method and apparatus for removing unnecessary material at circumferential edge of wafer, and semiconductor manufacturing apparatus
KR20160042396A (en) * 2014-10-09 2016-04-19 램 리써치 코포레이션 Novel method to etch copper barrier film
KR20190038709A (en) * 2017-09-29 2019-04-09 삼성디스플레이 주식회사 Copper plasma etching method and manufacturing method of display panel
US20220367607A1 (en) * 2019-09-11 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064076B2 (en) * 2001-10-31 2006-06-20 Nagraj Kulkarni Process for low temperature, dry etching, and dry planarization of copper
JP2006080421A (en) * 2004-09-13 2006-03-23 Sharp Corp Chamber cleaning method in plasma etching
JP2008147526A (en) * 2006-12-12 2008-06-26 Phyzchemix Corp Method and apparatus for removing unnecessary material at circumferential edge of wafer, and semiconductor manufacturing apparatus
KR20160042396A (en) * 2014-10-09 2016-04-19 램 리써치 코포레이션 Novel method to etch copper barrier film
JP2016105461A (en) * 2014-10-09 2016-06-09 ラム リサーチ コーポレーションLam Research Corporation Novel method to etch copper barrier film
KR20190038709A (en) * 2017-09-29 2019-04-09 삼성디스플레이 주식회사 Copper plasma etching method and manufacturing method of display panel
US20220367607A1 (en) * 2019-09-11 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage

Similar Documents

Publication Publication Date Title
US5670421A (en) Process for forming multilayer wiring
US6984585B2 (en) Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
JP4901004B2 (en) Method for removing copper oxide on a substrate surface
KR100259692B1 (en) Semiconductor device manufacturing method having contact structure
US5863834A (en) Semiconductor device and method of manufacturing the same
JPH08111420A (en) Method and equipment for fabricating semiconductor device
US6979633B2 (en) Method of manufacturing semiconductor device
JP3270196B2 (en) Thin film formation method
JP5493165B2 (en) Manufacturing method of semiconductor device
JPH07230993A (en) Wiring forming method of semiconductor device
JP2001210648A (en) Method of manufacturing electronic device
JPH05308074A (en) Formation of metal wiring
JP2661355B2 (en) Method for manufacturing semiconductor device
JPH07273120A (en) Processing method for semiconductor substrate
JP3402937B2 (en) Method for manufacturing semiconductor device
US5418397A (en) Semiconductor device having an interconnection pattern
JPH08241923A (en) Method and apparatus for interconnection formation
JPH05347270A (en) Metal plug forming method and wafrr treating device thereby
JPH0722417A (en) Formation of aluminum wiring
JPH0917796A (en) Wiring forming method
JPH11238732A (en) Wiring structure and formation of bonding pad opening
KR0168890B1 (en) Manufacture of semiconductor device with aluminium wiring
JPH04157721A (en) Plasma etching method
JPH11204410A (en) Manufacture of semiconductor device
JPH06232093A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115