JPH08111171A - Electron emitting element, electron source board, electron source, image forming device and manufacture of these - Google Patents

Electron emitting element, electron source board, electron source, image forming device and manufacture of these

Info

Publication number
JPH08111171A
JPH08111171A JP24516894A JP24516894A JPH08111171A JP H08111171 A JPH08111171 A JP H08111171A JP 24516894 A JP24516894 A JP 24516894A JP 24516894 A JP24516894 A JP 24516894A JP H08111171 A JPH08111171 A JP H08111171A
Authority
JP
Japan
Prior art keywords
electron
substrate
electron source
emitting
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24516894A
Other languages
Japanese (ja)
Inventor
Kazuhiro Mitsumichi
和宏 三道
Masahiko Miyamoto
雅彦 宮本
Masato Niibe
正人 新部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP24516894A priority Critical patent/JPH08111171A/en
Publication of JPH08111171A publication Critical patent/JPH08111171A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: To inexpensively manufacture an element in a small number of processes by forming at least a part of an element electrode material on a board by cutting work by using a diamond tool in electrode pairs of a surface transmission type electron emitting element. CONSTITUTION: An element electrode material 12 of a conductive body is formed as a film on a board 1 composed of various glass ceramics by a sputtering method or the like, and element electrodes 2 and 3 are formed by a diamond cutting method. In this case, a metal mask is used, and a film is formed only in an electrode forming area, and since only a part between the electrodes 2 and 3 requiring accuracy are cut, it is worked in a short time. For example, a conductive thin film 4 is formed on the board 1 by patterning after an organic palladium solution is applied and baked. Afterwards, an electron emitting part 5 formed by current-carrying forming is operated and driven after being heated in a higher vacuum after processing of an activation process, and an emitting element is manufactured. Plural emitting elements and wirings are formed on the board, and an electron source board is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】[Industrial applications]

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FE型と称する)、金属/絶縁層/
金属型(以下、MIM型と称する)や、表面伝導型電子
放出素子等がある。
2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known. The cold cathode electron source is a field emission type (hereinafter referred to as FE type), metal / insulating layer /
There are a metal type (hereinafter referred to as MIM type), a surface conduction electron-emitting device, and the like.

【0003】FE型の例としては、Dykeらの報告(W.
P. Dyke and W. W. Dolan, "Field emission", Advance
in Electron Physics, 8, 89(1956))に記載のもの、S
pindtの報告(C. A. Spindt, "Physical Properties of
thin-film field emission cathodes with molybdeniu
m cones", J. Appl. Phys., 47, 5248(1976))に記載の
もの等が知られている。
An example of the FE type is reported by Dyke et al. (W.
P. Dyke and WW Dolan, "Field emission", Advance
in Electron Physics, 8, 89 (1956)), S
Report of pindt (CA Spindt, "Physical Properties of
thin-film field emission cathodes with molybdeniu
m cones ", J. Appl. Phys., 47, 5248 (1976)) and the like are known.

【0004】MIM型の例としては、Meadの報告(C.
A. Mead, "The tunnel-emission amplifier", J. Appl.
Phys., 32, 646(1961))に記載のもの等が知られてい
る。
As an example of the MIM type, a report by Mead (C.
A. Mead, "The tunnel-emission amplifier", J. Appl.
Phys., 32, 646 (1961)) and the like are known.

【0005】表面伝導型電子放出素子の例としては、エ
リンソンの報告(M. I. Elinson, Radio Eng. Electron
Phys., 10(1965))に記載のもの等がある。
As an example of the surface conduction electron-emitting device, a report by Elinson (MI Elinson, Radio Eng. Electron
Phys., 10 (1965)).

【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記のエリンソン
の報告に記載のSnO2薄膜を用いたもの、Au薄膜に
よるもの(G. Dittmer, Thin Solid Films, 9, 317(197
2))、In23/SnO2薄膜によるもの(M. Hartwell
and C. G. Fonstad,IEEE Trans. ED Conf., 519(197
5))、カーボン薄膜によるもの(荒木ら,真空,第26
巻,第1号,22頁(1983))、Pd微粒子膜によ
るもの(特願平3−260361)等が報告されてい
る。
The surface conduction electron-emitting device utilizes a phenomenon that electron emission occurs when a current is passed through a thin film of a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using the SnO 2 thin film and the one using the Au thin film described in the above-mentioned Erinson's report (G. Dittmer, Thin Solid Films, 9, 317 (197)
2)), In 2 O 3 / SnO 2 thin film (M. Hartwell
and CG Fonstad, IEEE Trans. ED Conf., 519 (197
5)), by carbon thin film (Araki et al., Vacuum, No. 26)
Vol. 1, No. 1, p. 22 (1983)), Pd fine particle film (Japanese Patent Application No. 3-260361), and the like.

【0007】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積で多数の素子
を配列形成できる利点がある。そこで、その特徴を生か
せるような色々な応用が研究されている。例としては、
荷電ビーム源、画像表示装置等の表示装置が挙げられ
る。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed and formed in a large area because it has a simple structure and is easy to manufacture. Therefore, various applications are being researched that can make full use of the characteristics. For example,
Display devices such as a charged beam source and an image display device may be used.

【0008】以下、図10を用いて、上述した表面伝導
型電子放出素子の従来の製造方法を説明する。
A conventional method of manufacturing the above-mentioned surface conduction electron-emitting device will be described below with reference to FIG.

【0009】まず、基板1上に真空蒸着法、スパッタ法
等によって素子電極材料12を堆積する(図10
(a))。次に、フォトリソグラフィー技術を用いてそ
の基板1上に素子電極2および3を形成するが、より詳
細に説明すると、まず、素子電極材料12を堆積した基
板1上にスピンナー等を用いてフォトレジスト100を
塗布し(図10(b))、次に、露光装置を用いて露光
を行った後、現像を行ってレジストのパターニングを行
い(図10(c))、最後にエッチングして素子電極2
および3を形成して(図10(d))、レジストを剥離
する(図10(e))。素子電極の形成に際して、フォ
トリソグラフィー技術を用いる理由としては、特に素子
電極間隔Lを精度よく形成する必要があるためである。
First, the element electrode material 12 is deposited on the substrate 1 by a vacuum vapor deposition method, a sputtering method or the like (FIG. 10).
(A)). Next, the device electrodes 2 and 3 are formed on the substrate 1 by using a photolithography technique. More specifically, first, a photoresist is formed on the substrate 1 on which the device electrode material 12 is deposited by using a spinner or the like. 100 is applied (FIG. 10B), and then exposure is performed using an exposure device, followed by development to pattern the resist (FIG. 10C), and finally etching is performed to form the device electrode. Two
And 3 are formed (FIG. 10D), and the resist is peeled off (FIG. 10E). The reason for using the photolithography technique in forming the device electrodes is that the device electrode interval L needs to be formed with high precision.

【0010】次に、このようにして素子電極2および3
を設けた基板1に、有機金属溶液を塗布して放置するこ
とにより、有機金属薄膜を形成する。ここで言う有機金
属溶液とは、前述の導電性薄膜4を形成する金属を主元
素とする有機金属化合物の溶液である。その後、有機金
属薄膜を加熱焼成処理し、リフトオフ、エッチング等に
よりパターニングして、導電性薄膜4を形成する(図1
0(f))。
Next, in this way, the device electrodes 2 and 3 are formed.
The organometallic thin film is formed by applying the organometallic solution to the substrate 1 provided with and leaving it to stand. The organometallic solution referred to here is a solution of an organometallic compound containing a metal forming the conductive thin film 4 as a main element. After that, the organic metal thin film is heated and baked, and is patterned by lift-off, etching or the like to form the conductive thin film 4 (FIG. 1).
0 (f)).

【0011】最後に、通電フォーミングと呼ばれる通電
処理によって電子放出部5を形成する(図10
(g))。通電フォーミングとは、前記導電性薄膜4の
両端に直流電圧あるいは非常にゆっくりとした昇電圧例
えば1V/分程度を印加通電し、導電性薄膜を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
として電子放出部5を形成することである。
Finally, the electron emitting portion 5 is formed by an energization process called energization forming (FIG. 10).
(G)). The energization forming is performed by applying a direct current voltage or a very slow rising voltage, for example, about 1 V / min to both ends of the conductive thin film 4 to locally break, deform or deteriorate the conductive thin film, and electrically. That is, the electron emitting portion 5 is formed in a high resistance state.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記従
来技術では、素子電極を形成するにあたって、フォトリ
ソグラフィー技術を用いているため、工程が(1)レジ
ストの塗布、(2)露光・現像、(3)エッチングとい
うように多くなり、コストが高くなるという欠点があ
る。さらに、レジスト、現像液等の消耗品を多量に使用
することもコスト高につながっている。また、大面積に
わたって電子放出素子を形成する場合には、大面積対応
の露光装置が技術的に困難となって、可能であっても高
価な装置となるという問題点がある。
However, in the above prior art, since the photolithography technique is used to form the element electrode, the steps are (1) resist coating, (2) exposure / development, and (3) ) There is a drawback that the cost increases as the number of etching increases. Furthermore, the use of a large amount of consumables such as resists and developers also leads to high costs. Further, when forming an electron-emitting device over a large area, there is a problem that an exposure apparatus for a large area becomes technically difficult and an expensive apparatus is possible even if possible.

【0013】そこで本発明は、上記問題点を解決するこ
とを目的とし、具体的には、少ない工程数で、コスト的
に低く電子放出素子を製造し、大面積で電子源基板を製
造して優れた画像形成装置を得る方法を提供することに
ある。
Therefore, the present invention has an object to solve the above-mentioned problems. Specifically, an electron-emitting device is manufactured by a small number of steps at a low cost and an electron source substrate is manufactured by a large area. It is to provide a method for obtaining an excellent image forming apparatus.

【0014】[0014]

【課題を解決するための手段】本発明は、基板上に相互
に所定の間隔を隔てて対向する一対の電極を形成する工
程、その電極間隔に導電性薄膜を形成する工程、および
該導電性薄膜の一部に電子放出部を形成する工程を有し
てなる電子放出素子の製造方法において、前記電極対の
形成を基板上の素子電極材料の少なくとも一部をダイヤ
モンド工具を用いて切削加工することによって行うこと
を特徴とする電子放出素子の製造方法を提供する。
According to the present invention, a step of forming a pair of electrodes facing each other on a substrate at a predetermined interval, a step of forming a conductive thin film at the electrode interval, and the conductivity. In a method of manufacturing an electron-emitting device including a step of forming an electron-emitting portion in a part of a thin film, the electrode pair is formed by cutting at least a part of a device electrode material on a substrate using a diamond tool. A method for manufacturing an electron-emitting device is provided.

【0015】さらに本発明は、基板上に相互に所定の間
隔を隔てて一対の電極が対向し、その電極間隔に微粒子
膜からなる電子放出部を有する導電性薄膜が形成されて
なる電子放出素子において、1対の電極が基板上の素子
電極材料の少なくとも一部のダイヤモンド切削加工によ
って形成されたものであることを特徴とする電子放出素
子を提供する。
Further, according to the present invention, a pair of electrodes are opposed to each other at a predetermined distance from each other on a substrate, and a conductive thin film having an electron emitting portion made of a fine particle film is formed in the electrode interval. In another aspect, there is provided an electron-emitting device characterized in that the pair of electrodes is formed by cutting at least a part of the device electrode material on the substrate by diamond cutting.

【0016】[0016]

【実施例】以下、実施例を用いて本発明を詳細に説明す
る。
EXAMPLES The present invention will be described in detail below with reference to examples.

【0017】(実施例1)本発明の第一の実施例を、ま
ず図1を用いて説明する。
(Embodiment 1) A first embodiment of the present invention will be described first with reference to FIG.

【0018】まず。基板1としては、青板ガラスを使用
した。この他にも、基板として、石英ガラス、Na等の
不純物含有量の少ないガラス、青板ガラス、SiO2
表面に形成したガラス基板およびアルミナ等のセラミッ
クス基板が用いることもできる。
First, As the substrate 1, soda lime glass was used. In addition to this, as the substrate, quartz glass, glass with a low content of impurities such as Na, soda lime glass, a glass substrate having SiO 2 formed on its surface, and a ceramic substrate such as alumina can be used.

【0019】そしてその基板1上にスパッタ法によって
素子電極材料12としてAuを厚さ800Å成膜した
(図1(a))。素子電極材料の成膜方法としては、ス
パッタ法以外にも、真空蒸着法、CVD法、印刷法など
を用いることができる。材料としては、一般的な導電性
体が用いられ、例えば、Ni、Cr、Au、Mo、W、
Pt、Ti、Al、Cu、Pd等の金属または合金、な
らびにPd、Ag、Au、RuO2、Pd−Ag等の金
属または金属酸化物とガラス等から構成される印刷導
体、In23−SnO2等の透明導電体およびポリシリ
コン等の半導体材料等を用いることができる。
Then, Au having a thickness of 800 Å was formed as the element electrode material 12 on the substrate 1 by the sputtering method (FIG. 1A). As a film forming method of the device electrode material, a vacuum deposition method, a CVD method, a printing method, or the like can be used in addition to the sputtering method. As the material, a general conductive material is used, and for example, Ni, Cr, Au, Mo, W,
Pt, Ti, Al, Cu, metal or alloy such as Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag or the like metal or metal oxide and printed conductor composed of glass or the like, an In 2 O 3 - A transparent conductor such as SnO 2 and a semiconductor material such as polysilicon can be used.

【0020】なお成膜は、メタルマスクを用いて行うこ
とにより、図1(a)に示すように素子電極形成領域の
みに素子電極材料12を成膜した。そのため、次の素子
電極形成工程では、精度の要求される素子電極間隔Lの
みを形成すればよく、より短時間での加工が可能となっ
た。
The film formation was performed using a metal mask, so that the element electrode material 12 was formed only in the element electrode formation region as shown in FIG. Therefore, in the next element electrode forming step, only the element electrode interval L that requires accuracy is required, and processing can be performed in a shorter time.

【0021】次に、素子電極2および3の形成を、ダイ
ヤモンド切削法で行った(図1(b))。すなわちこの
場合は、上述したように、メタルマスクを用いて成膜し
たことから、ダイヤモンド切削法を用いたのは、素子電
極間隔Lのみである。ただし、本発明の方法においてダ
イヤモンド切削を行うのは、その素子電極間隔のみに限
定されるものではなく、素子電極の他の部分、例えば素
子電極間隔以外の周辺部分の形状形成にもダイヤモンド
切削を用いることも可能である。
Next, the device electrodes 2 and 3 were formed by a diamond cutting method (FIG. 1 (b)). That is, in this case, since the film was formed using the metal mask as described above, only the element electrode interval L was used by the diamond cutting method. However, performing the diamond cutting in the method of the present invention is not limited to only the element electrode spacing, other parts of the element electrode, for example, diamond cutting also to the shape formation of the peripheral portion other than the element electrode spacing. It is also possible to use.

【0022】本実施例においては、素子電極間隔Lは1
0μmとした。ただし、本発明はそれに限定されるもの
ではなく、数百Å〜数百μmの範囲から選択可能であ
る。ただし、素子電極間に印加する電圧は、低い方が望
ましく、再現良く作成することが要求されるため、好ま
しい素子電極間隔は数μm〜数十μmである。
In this embodiment, the element electrode spacing L is 1
It was set to 0 μm. However, the present invention is not limited thereto, and can be selected from the range of several hundred Å to several hundred μm. However, it is desirable that the voltage applied between the device electrodes is low, and it is required to produce the film with good reproducibility. Therefore, the preferred device electrode interval is several μm to several tens μm.

【0023】ここで、素子電極形成に用いたダイヤモン
ド切削装置について概略図で説明する。
Here, the diamond cutting device used for forming the element electrode will be described with reference to a schematic view.

【0024】図2において、21は高精度の制御は可能
なX−Yテーブル、22はダイヤモンド工具である。2
5はダイヤモンド工具に作用させる垂直荷重を精密に制
御するアクチュエータで、10mgレベルでの垂直荷重
の調整が可能である。装置全体は防振台27上に設置さ
れている。本実施例では、素子電極の加工は、2.0g
の垂直荷重を作用させたダイヤモンド工具を基板1に押
圧しながら、10mm/secの加工速度でステージ上
に固定した基板を移動することによって行った。加工時
の垂直荷重の値は、基板上に金属膜が残らないような値
であって、押し込み圧によってガラスが弾性変形する領
域から若干の塑性流動を起こす領域で、割れやチッピン
グなどの脆性破壊を起こさない範囲の値に設定する必要
がある。
In FIG. 2, 21 is an XY table capable of highly precise control, and 22 is a diamond tool. Two
An actuator 5 precisely controls the vertical load applied to the diamond tool, and the vertical load can be adjusted at the level of 10 mg. The entire device is installed on a vibration isolation table 27. In this embodiment, the processing of the device electrode is 2.0 g.
While pressing the diamond tool to which the vertical load of (1) was applied to the substrate 1, the substrate fixed on the stage was moved at a processing speed of 10 mm / sec. The vertical load value during processing is such that the metal film does not remain on the substrate, and it causes brittle fracture such as cracking or chipping in the area where the plastic deformation occurs from the area where the glass elastically deforms due to the pressing pressure. It is necessary to set the value within the range that does not cause.

【0025】次に、素子電極2および3を設けた基板1
に、有機パラジウム溶液をスピンナー法にて塗布して、
放置することによって、有機パラジウム薄膜を形成す
る。その後、その有機パラジウム薄膜を加熱焼成処理
し、パターニングを行い、導電性薄膜4を形成した(図
1(c))。
Next, the substrate 1 provided with the device electrodes 2 and 3
, An organic palladium solution is applied by a spinner method,
An organic palladium thin film is formed by leaving it to stand. Then, the organic palladium thin film was heat-baked and patterned to form the conductive thin film 4 (FIG. 1C).

【0026】なお、本実施例においては、有機パラジウ
ムの塗布法によって導電性薄膜の形成を行ったが、それ
以外にも、真空蒸着法、スパッタ法、化学的気気相堆積
法、分散塗布法、ディッピング法等によっても形成可能
である。
In this embodiment, the conductive thin film is formed by the organic palladium coating method, but other than that, the vacuum vapor deposition method, the sputtering method, the chemical vapor deposition method, and the dispersion coating method are used. It can also be formed by a dipping method or the like.

【0027】また、導電性薄膜4を構成する材料は、P
d、Pt、Ru、Ag、Au、Ti、In、Cu、C
r、Fe、Zn、Sn、Ta、W、Pb等の金属、Pd
O、SnO2、In23、PbO、Sb23等の酸化
物、HfB2、ZrB2、LaB6、CeB6、YB4、G
dB4等の硼化物、TiC、ZrC、HfC、TaC、
SiC、WC等の炭化物、TiN、ZrN、HfN等の
窒化物、Si、Ge等の半導体、カーボン等が挙げられ
る。
The material forming the conductive thin film 4 is P
d, Pt, Ru, Ag, Au, Ti, In, Cu, C
Metals such as r, Fe, Zn, Sn, Ta, W and Pb, Pd
O, SnO 2 , In 2 O 3 , oxides such as PbO and Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
Borides such as dB 4 , TiC, ZrC, HfC, TaC,
Examples thereof include carbides such as SiC and WC, nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, and carbon.

【0028】次に、通電フォーミングと呼ばれる通電処
理を行うことによって、電子放出部5を形成した。
Next, the electron-emitting portion 5 was formed by performing an energization process called energization forming.

【0029】ここで、通電フォーミングについて説明す
る。
The energization forming will now be described.

【0030】通電フォーミングとは、素子電極2・3間
に不図示の電源より通電を行い、導電性薄膜4を局所的
に破壊、変形もしくは変質せしめ、構造を変化させた部
位を形成させるものである。この局所的に構造変化させ
た部位を電子放出部5と呼ぶ(図1(d))。通電フォ
ーミングの電圧波形の例を図3に示す。
The energization forming is to energize between the device electrodes 2 and 3 by a power source (not shown) to locally break, deform or alter the conductive thin film 4 to form a site having a changed structure. is there. The site where the structure is locally changed is called an electron emitting portion 5 (FIG. 1 (d)). FIG. 3 shows an example of the voltage waveform of energization forming.

【0031】電圧波形は特にパルス形状が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図3(a))と、パルス波高値を増加させながら電圧
パルスを印加する場合(図3(b))とがある。まず、
パルス波高値が一定電圧とした場合(図3(a))につ
いて説明する。
The voltage waveform is preferably a pulse shape, and the voltage pulse having a constant pulse peak value is continuously applied (FIG. 3A) and the voltage pulse is applied while increasing the pulse peak value (FIG. 3 (a)). 3 (b)). First,
A case where the pulse crest value is a constant voltage (FIG. 3A) will be described.

【0032】図3(a)におけるT1およびT2は電圧波
形のパルス幅とパルス間隔であり、T1を1μ秒〜10
ミリ秒、T2を10μ秒〜100ミリ秒とし、三角波の
波高値(通電フォーミング時のピーク電圧)は表面伝導
型電子放出素子の形態に応じて適宜選択し、適当な真空
度、例えば1×10-5Torr程度の真空雰囲気下で、
数秒から数十分印加する。なお、素子の電極間に印加す
る波形は三角波に限定する必要はなく、矩形波など所望
の波形を用いてもよい。
In FIG. 3A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 μsec to 10 μs.
Millisecond, T2 is set to 10 μsec to 100 msec, the peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and a suitable vacuum degree, for example, 1 × 10. In a vacuum atmosphere of about -5 Torr,
Apply for several seconds to several tens of minutes. The waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used.

【0033】図3(b)におけるT1およびT2は、図3
(a)の場合と同様であり、三角波の波高値(通電フォ
ーミング時のピーク電圧)は、例えば0.1Vステップ
程度ずつ増加させ適当な真空雰囲気下で印加する。
T1 and T2 in FIG. 3 (b) are shown in FIG.
Similar to the case of (a), the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere.

【0034】なお、この場合の通電フォーミング処理
は、パルス間隔T2中に、導電性薄膜4を局所的に破壊
・変形しない程度の電圧、例えば0.1V程度の電圧
で、素子電流を測定し、抵抗値を求め、例えば1MΩ以
上の抵抗を示した時に通電フォーミング終了とする。
In the energization forming process in this case, the element current is measured during the pulse interval T2 at a voltage that does not locally break or deform the conductive thin film 4, for example, a voltage of about 0.1V, The resistance value is obtained, and when the resistance is 1 MΩ or more, the energization forming is completed.

【0035】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施した。
Next, the element for which the energization forming has been completed was subjected to a treatment called an activation step.

【0036】活性化工程とは、例えば、10-4〜10-5
程度の真空度で、通電フォーミング同様、パルス波高値
が一定の電圧パルスを繰返し印加する処理のことであ
り、真空中に存在する有機物質に起因する炭素および炭
素化合物を導電薄膜上に堆積させ素子電流If、放出電
流Ieを著しく変化させる処理である。活性化工程は素
子電流Ifと放出電流Ieを測定しながら、例えば、放出
電流Ieが飽和した時点で終了する。また、印加する電
圧パルスは動作駆動電圧で行うことが好ましい。
The activation step is, for example, 10 -4 to 10 -5.
Similar to energization forming, this is a process in which a voltage pulse with a constant pulse peak value is repeatedly applied at a degree of vacuum, and carbon and carbon compounds derived from organic substances present in a vacuum are deposited on a conductive thin film. This is a process of remarkably changing the current If and the emission current Ie. The activation process is completed, for example, when the emission current Ie is saturated while measuring the device current If and the emission current Ie. Further, it is preferable that the applied voltage pulse is an operation drive voltage.

【0037】なお、ここで炭素および炭素化合物とは、
グラファイト(単結晶および多結晶の両方を指す)非晶
質カーボン(非晶質カーボンおよび多結晶グラファイト
の混合物を指す)であり、その膜厚は500Å以下が好
ましく、より好ましくは300Å以下である。
Here, the carbon and the carbon compound are as follows.
Graphite (refers to both single crystal and polycrystal) amorphous carbon (refers to a mixture of amorphous carbon and polycrystal graphite), and its film thickness is preferably 500 Å or less, more preferably 300 Å or less.

【0038】こうして作製した電子放出素子を、通電フ
ォーミング工程、活性化工程における真空度よりも高い
真空度の雰囲気下で、80℃〜150℃の加熱後に動作
駆動させた。
The electron-emitting device thus manufactured was driven to operate after heating at 80 ° C. to 150 ° C. in an atmosphere having a vacuum degree higher than the vacuum degree in the energization forming step and the activation step.

【0039】なお、通電フォーミング工程、活性化処理
した真空度より高い真空度とは、例えば約10-6以上の
真空度であり、より好ましくは超高真空系であり、新た
に炭素および炭素化合物が導電薄膜上にほとんど堆積し
ない真空度である。こうすることによって、素子電流I
f、放出電流Ieを安定化させることが可能となる。
The degree of vacuum higher than the degree of vacuum obtained by the energization forming step and activation treatment is, for example, a degree of vacuum of about 10 −6 or more, more preferably an ultra-high vacuum system, and newly added carbon and carbon compounds. Is the degree of vacuum that hardly deposits on the conductive thin film. By doing so, the device current I
It is possible to stabilize f and the emission current Ie.

【0040】以上のような工程で作製した表面伝導型電
子放出素子の素子電極2・3間に電圧を印加し素子に電
圧を流すと上述の電子放出部より良好な電子放出が観察
された。電子放出特性の測定を行った測定評価装置の概
略構成を図4に示すが、40は素子電極2・3間の導電
性薄膜4を流れる素子電流Ifを測定するための電流
計、41は電子放出素子に素子電圧Vを印加するための
電源、42は素子の電子放出部5より放出される放出電
流Ieを測定するための電流計、43はアノード電極4
4に電圧を印加するための高圧電源、44は素子の電子
放出部より放出される放出電流Ieを捕捉するためのア
ノード電極、45は真空装置、46は排気ポンプであ
る。
When a voltage was applied between the device electrodes 2 and 3 of the surface conduction electron-emitting device manufactured by the above-described steps and a voltage was applied to the device, better electron emission was observed from the above-mentioned electron-emitting portion. A schematic configuration of a measurement / evaluation apparatus for measuring electron emission characteristics is shown in FIG. 4, where 40 is an ammeter for measuring a device current If flowing through the conductive thin film 4 between the device electrodes 2 and 3, and 41 is an electronic device. A power source for applying a device voltage V to the emitting device, 42 an ammeter for measuring the emission current Ie emitted from the electron emitting portion 5 of the device, and 43 an anode electrode 4
4 is a high voltage power source for applying a voltage, 44 is an anode electrode for capturing the emission current Ie emitted from the electron emission portion of the device, 45 is a vacuum device, and 46 is an exhaust pump.

【0041】(実施例2)本発明の第2の実施例は、表
面伝導型電子放出素子、配線を有する電子源基板および
電子源、画像形成装置の製造方法である。
(Embodiment 2) A second embodiment of the present invention is a method of manufacturing a surface conduction electron-emitting device, an electron source substrate having wiring, an electron source, and an image forming apparatus.

【0042】以下、図5の概略図を用いて説明する。A description will be given below with reference to the schematic diagram of FIG.

【0043】まず、基板1としては、青板ガラス基板を
使用した。そしてその基板1上に、スパッタ法により素
子電極材料としてAuを成膜した。成膜時にはメタルマ
スクを使用して図5(a)に示すように素子電極形成領
域のみに成膜した。
First, as the substrate 1, a soda-lime glass substrate was used. Then, Au was deposited as a device electrode material on the substrate 1 by the sputtering method. At the time of film formation, a metal mask was used to form a film only in the element electrode formation region as shown in FIG.

【0044】次に、ダイヤモンド切削法を用いて、10
μmの素子電極間隔Lを形成し、素子電極を得た(図5
(b))。
Next, using the diamond cutting method, 10
A device electrode was obtained by forming a device electrode interval L of μm (FIG. 5).
(B)).

【0045】次に、図5(c)〜図5(e)に示すよう
な順で、X方向配線56、層間絶縁膜57、Y方向配線
58を作製し、電子放出素椎の一対の素子電極にそれぞ
れX方向配線56とY方向配線58を接続した単純マト
リクス配置とした。このとき、配線はX方向、Y方向と
もに真空蒸着法でCuを成膜し、パターニングを行っ
た。また、層間絶縁膜は、スパッタ法で成膜したSiO
2を用い、パターニングした。
Next, an X-direction wiring 56, an interlayer insulating film 57, and a Y-direction wiring 58 are formed in the order shown in FIGS. 5C to 5E, and a pair of elements of the electron emission matrix are formed. An X-direction wiring 56 and a Y-direction wiring 58 are connected to the electrodes, respectively, to form a simple matrix arrangement. At this time, the wiring was patterned by forming a Cu film by a vacuum evaporation method in both the X and Y directions. The interlayer insulating film is SiO formed by the sputtering method.
2 was used for patterning.

【0046】次に、上述した基板に有機パラジウム溶液
をスピンナー法にて塗布し、放置することで、有機パラ
ジウム薄膜を形成した。その後、加熱焼成処理を行い、
パターニングを行い、導電性薄膜4を形成した。
Next, an organopalladium solution was applied to the above-mentioned substrate by a spinner method and left standing to form an organopalladium thin film. After that, heat baking treatment is performed,
The conductive thin film 4 was formed by patterning.

【0047】最後に通電フォーミングを行うことによ
り、電子放出部を形成し、電子源基板とした。
Finally, energization forming was performed to form an electron emitting portion, which was used as an electron source substrate.

【0048】本実施例のように、電子放出素子と配線が
単純マトリクス配置となっているタイプの電子源基板
を、以下ではマトリクス型配置電子源基板と称する。
An electron source substrate of a type in which the electron-emitting devices and wirings are arranged in a simple matrix as in this embodiment will be referred to as a matrix-type arranged electron source substrate hereinafter.

【0049】このようにして得られた表面伝導型電子放
出素子を有するマトリクス型配置電子源基板に駆動回路
を接続して電子源を作製し、さらにこの電子源を用いて
図6に示すような画像形成装置を作製した。
A driving circuit is connected to the matrix-type arrangement electron source substrate having the surface conduction electron-emitting device thus obtained to produce an electron source, and the electron source is used as shown in FIG. An image forming apparatus was produced.

【0050】図6において、111は電子放出素子を基
板上に形成した電子源基板、61は電子源基板111を
固定したリアプレート、56はガラス基板63の内面に
蛍光膜64とメタルバック65等が形成されたフェース
プレート66をフリットガラス等で封着して外囲器68
を構成する。なお、容器外端子Dox1〜DoxmおよびD
oy1〜Doynは、不図示の制御回路と電気的に接続され
ている。
In FIG. 6, 111 is an electron source substrate having electron-emitting devices formed on the substrate, 61 is a rear plate to which the electron source substrate 111 is fixed, 56 is a fluorescent film 64 and a metal back 65 on the inner surface of a glass substrate 63. The face plate 66 having the seal formed thereon is sealed with frit glass or the like, and the envelope 68 is formed.
Is configured. In addition, terminals outside the container Dox1 to Doxm and D
oy1 to Doyn are electrically connected to a control circuit (not shown).

【0051】上記の製造方法を用いて画像形成装置とし
てテレビジョン放送の表示装置のみならずテレビ会議シ
ステム、コンピュータ等の表示装置に適したものを提供
できる。さらには、感光性ドラム等で構成された光プリ
ンターとしての画像形成装置を提供することもできる。
By using the above-described manufacturing method, it is possible to provide not only a display device for television broadcasting but also a display device such as a video conference system and a computer as an image forming device. Furthermore, it is possible to provide an image forming apparatus as an optical printer including a photosensitive drum and the like.

【0052】次に、単純マトリクス配置型基板を有する
電子源を用いて構成した画像形成装置について、NTS
C方式のテレビ信号に基づきテレビジョン表示を行うた
めの駆動回路概略構成を図7のブロック図を用いて説明
する。71は前記表示パネルであり、また72は走査回
路、73は制御回路、74はシフトレジスタ、75はラ
インメモリ、76は同期信号分離回路、77は変調信号
発生器、VxおよびVaは直流電圧源である。
Next, regarding the image forming apparatus constituted by using the electron source having the simple matrix arrangement type substrate, the NTS
A schematic configuration of a drive circuit for performing television display based on the C system television signal will be described with reference to the block diagram of FIG. 71 is the display panel, 72 is a scanning circuit, 73 is a control circuit, 74 is a shift register, 75 is a line memory, 76 is a sync signal separation circuit, 77 is a modulation signal generator, and Vx and Va are DC voltage sources. Is.

【0053】以下、各部の機能を説明する。The function of each unit will be described below.

【0054】まず表示パネル71は端子Dox1〜Dox
m、端子Doy1〜Doynおよび高圧端子Hvを介して外
部の電気回路と接続している。このうち、端子Dox1〜
Doxmには、前記表示パネル内に設けられている電子
源、すなわちm行n列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行(n個の素子)ずつ順
次駆動していくための走査信号が印加される。
First, the display panel 71 has terminals Dox1 to Dox.
m, terminals Doy1 to Doyn, and a high-voltage terminal Hv to connect to an external electric circuit. Of these, terminals Dox1
In Doxm, an electron source provided in the display panel, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns is sequentially driven row by row (n elements). A scanning signal for

【0055】一方、端子Dy1〜Dynには前記走査信号
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御するための変調信号が印加さ
れる。また、高圧端子Hvには直流電圧源Vaより、例え
ば10kVの直流電圧が供給されるが、これは表面伝導
型電子放出素子より出力される電子ビームに蛍光体を励
起するのに十分なエネルギーを付与するための加速電圧
である。
On the other hand, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Dy1 to Dyn. A DC voltage source Va supplies a DC voltage of, for example, 10 kV to the high-voltage terminal Hv, which supplies sufficient energy to excite the phosphor into the electron beam output from the surface conduction electron-emitting device. It is an acceleration voltage for applying.

【0056】次に、走査回路72について説明する。同
回路は内部にm個のスイッチング素子を備えるもので
(図中、S1〜Smで示されている)、各スイッチング素
子は直流電圧源Vxの出力電圧もしくは0(V)(グラ
ンドレベル)のいずれか一方を選択し、表示パネル71
の端子Dx1ないしDxmと電気的に接続するものであ
る。S1〜Smの各スイッチング素子は制御回路73が出
力する制御信号Tscanに基づいて動作するものである
が、実際には例えばFETのようなスイッチング素子を
組み合せることにより構成することが可能である。
Next, the scanning circuit 72 will be described. The circuit has m switching elements inside (indicated by S1 to Sm in the figure), and each switching element is either the output voltage of the DC voltage source Vx or 0 (V) (ground level). Select either one and display panel 71
The terminals Dx1 to Dxm are electrically connected. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 73, but can actually be configured by combining switching elements such as FETs.

【0057】なお、前記直流電圧源Vxは前記表面伝導
型電子放出素子の特性(電子放出閾値電圧)に基づき走
査されていない素子に印加される駆動電圧が電子放出閾
値以下となるような一定電圧を出力するよう設定されて
いる。
It should be noted that the DC voltage source Vx is a constant voltage such that the drive voltage applied to an unscanned element based on the characteristics of the surface conduction electron-emitting device (electron emission threshold voltage) is below the electron emission threshold. Is set to output.

【0058】また、制御回路73は外部より入力する画
像信号に基づいて適切な表示が行われるように各部の動
作を整合させる働きを持つものである。次に説明する同
期信号分離回路76より送られる同期信号Tsyncに基づ
いて各部に対してTscan、TsftおよびTmryの各制御信
号を発生する。
Further, the control circuit 73 has a function of matching the operations of the respective parts so that an appropriate display is performed based on the image signal inputted from the outside. Based on a synchronization signal Tsync sent from a synchronization signal separation circuit 76, which will be described next, control signals Tscan, Tsft, and Tmry are generated for each unit.

【0059】同期信号分離回路76は外部から入力され
るNTSC方式のテレビ信号から同期信号成分と輝度信
号成分とを分離するための回路で周波数分離(フィルタ
ー)回路を用いれば構成できるものである。同期信号分
離回路76により分離された同期信号は、良く知られる
ように、垂直同期信号と水平同期信号より成るが、ここ
では説明の便宜上、Tsync信号として図示した。一方、
前記テレビ信号から分離された画像の輝度信号成分を便
宜上DATA信号と表すが、同信号はシフトレジスタ7
4に入力される。
The synchronizing signal separation circuit 76 is a circuit for separating the synchronizing signal component and the luminance signal component from the NTSC system television signal inputted from the outside, and can be constructed by using a frequency separating (filter) circuit. The sync signal separated by the sync signal separation circuit 76 is composed of a vertical sync signal and a horizontal sync signal, as is well known, but here, for convenience of explanation, it is shown as a Tsync signal. on the other hand,
The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience sake, but this signal is the shift register 7
4 is input.

【0060】シフトレジスタ74は時系列的にシリアル
に入力される前記DATA信号を画像の1ラインごとに
シリアル/パラレル変換するためのもので、前記制御回
路73より送られる制御信号Tsftに基づいて動作する
(すなわち、制御信号Tsftは、シフトレジスタ74の
シフトクロックであると言い換えてもよい)。
The shift register 74 is for serially / parallel converting the DATA signals serially input in time series for each line of the image, and operates based on the control signal Tsft sent from the control circuit 73. (That is, the control signal Tsft may be rephrased as the shift clock of the shift register 74).

【0061】シリアル/パラレル変換された画像1ライ
ン分(電子放出素子n素子分の駆動データに相当するも
の)のデータは、Id1〜Idnのn個の並列信号として
前記シフトレジスタ74より出力される。
The serial / parallel converted image data for one line (corresponding to driving data for n electron-emitting devices) is output from the shift register 74 as n parallel signals Id1 to Idn. .

【0062】ラインメモリ75は、画像1ライン分のデ
ータを必要時間の間だけ記憶するための記憶装置であ
り、制御回路73より送られる制御信号Tmryに従って
適宜Id1〜Idnの内容を記憶する。記憶された内容は
Id1〜Idnとして出力され、変調信号発生器77に入
力される。
The line memory 75 is a storage device for storing data for one line of the image for a required time, and stores the contents of Id1 to Idn as appropriate in accordance with the control signal Tmry sent from the control circuit 73. The stored contents are output as Id1 to Idn and input to the modulation signal generator 77.

【0063】変調信号発生器77は、前記画像データI
d1〜Idnの各々に応じて表面伝導型電子放出素子の各
々を適切に駆動変調するための信号源で、その出力信号
は端子Doy1〜Doynを通じて表示パネル71内の表面
伝導型電子放出素子に印加される。
The modulation signal generator 77 outputs the image data I
A signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d1 to Idn, and an output signal thereof is applied to the surface conduction electron emission devices in the display panel 71 through terminals Doy1 to Doyn. To be done.

【0064】前述したように、本発明に関わる電子放出
素子は、放出電流Ieに対して以下の基本特性を有して
いる。すなわち、前述したように電子放出には明確な閾
値電圧Vthがあり、Vth以上の電圧を印加された時のみ
電子放出が生じる。
As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, the electron emission has a clear threshold voltage Vth, and the electron emission occurs only when a voltage higher than Vth is applied.

【0065】また、電子放出閾値以上の電圧に対しては
素子への印加電圧の変化に応じて放出電流も変化してい
く。なお、電子放出素子の材料や構成、製造方法を変え
ることによって、電子放出閾値電圧Vthの値や印加電圧
に対する放出電流の変化の度合が変わる場合もあるが、
いずれにしても以下のようなことが言える。
Further, for a voltage equal to or higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the element. The electron emission threshold voltage Vth or the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, the configuration, or the manufacturing method of the electron emitting element.
In any case, the following can be said.

【0066】すなわち、本素子パルス状電圧を印加する
場合、例えば電子放出閾値以下の電圧を印加しても電子
放出は生じないが、電子放出閾値以上の電圧を印加する
場合には電子ビームが出力される。その際、第一にはパ
ルスの波高値Vmを変化させることにより、出力電子ビ
ームの強度を制御することが可能である。第二には、パ
ルスの幅Pwを変化させることにより出力される電子ビ
ームの電荷の総量を制御することが可能である。
That is, when the pulsed voltage of the present element is applied, for example, no electron emission occurs even if a voltage below the electron emission threshold is applied, but an electron beam is output when a voltage above the electron emission threshold is applied. To be done. At that time, firstly, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Second, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw.

【0067】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式、パルス幅変調方
式等が挙げられ、電圧変調方式を実施するには変調信号
発生器77としては一定の長さの電圧パルスを発生する
が入力されるデータに応じて適宜パルスの波高値を変調
するような電圧変調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be mentioned. To implement the voltage modulation method, the modulation signal generator 77 is fixed. A circuit of a voltage modulation system is used that generates a voltage pulse of a length but appropriately modulates the peak value of the pulse according to the input data.

【0068】またパルス幅変調方式を実施するには、変
調信号発生器77としては、一定波高値の電圧パルスを
発生するが入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるも
のである。
In order to implement the pulse width modulation method, the modulation signal generator 77 generates a voltage pulse having a constant peak value, but a pulse for appropriately modulating the width of the voltage pulse according to the input data. A width modulation type circuit is used.

【0069】以上に説明した一連の動作により、本発明
の画像表示装置は表示パネル71を用いてテレビジョン
の表示を行える。なお、上記説明中特に記載してなかっ
たが、シフトレジスタ74やラインメモリ75はデジタ
ル信号式のものでもアナログ信号式のものでもいずれで
も差し支えなく、要は画像信号のシリアル/パラレル変
換や記録が所定の速度で行われればよい。
Through the series of operations described above, the image display device of the present invention can display television using the display panel 71. Although not particularly described in the above description, the shift register 74 and the line memory 75 may be either digital signal type or analog signal type, and the important point is that serial / parallel conversion and recording of image signals are performed. It may be performed at a predetermined speed.

【0070】デジタル信号式を用いる場合には、同期信
号分離回路76の出力信号DATAをデジタル信号化す
る必要があるが、これは76の出力部にA/D変換器を
備えれば可能である。また、これと関連してラインメモ
リ75の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器77に用いられる回路が若干異なっ
たものとなる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 76 into a digital signal, which is possible if the output section of 76 is equipped with an A / D converter. . Further, in connection with this, the circuit used for the modulation signal generator 77 is slightly different depending on whether the output signal of the line memory 75 is a digital signal or an analog signal.

【0071】まず、デジタル信号の場合について述べ
る。電圧変調方式においては変調信号発生器77には、
例えば良く知られるD/A変換回路を用い、必要に応じ
て増幅回路などを付け加えればよい。
First, the case of digital signals will be described. In the voltage modulation method, the modulation signal generator 77 is
For example, a well-known D / A conversion circuit may be used, and an amplification circuit or the like may be added if necessary.

【0072】また、パルス幅変調方式の場合、変調信号
発生器77は、例えば高速の発振器および発振器の出力
する波数を計数する計数器(カウンタ)および計数器の
出力値と前記メモリの出力値を比較する比較器(コンパ
レータ)を組み合せた回路を用いることにより構成でき
る。必要に応じて比較器の出力するパルス幅変調された
変調信号を表面伝導型電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。
In the case of the pulse width modulation method, the modulation signal generator 77, for example, outputs a high-speed oscillator and a counter for counting the number of waves output from the oscillator and the output value of the counter and the output value of the memory. It can be configured by using a circuit in which comparators for comparison are combined. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator up to the drive voltage of the surface conduction electron-emitting device may be added.

【0073】次に、アナログ信号の場合について述べ
る。電圧変調方式においては、変調信号発生器77に
は、例えば良く知られるオペアンプなどを用いた増幅回
路を用いればよく、必要に応じてレベルシフト回路など
を付け加えてもよい。またパルス幅変調方式の場合に
は、例えば良く知られた電圧制御型発振回路(VCO)
を用いればよく、必要に応じて表面伝導型電子放出素子
の駆動電圧にまで電圧増幅するための増幅器を付け加え
てもよい。
Next, the case of analog signals will be described. In the voltage modulation method, for the modulation signal generator 77, for example, an amplifier circuit using a well-known operational amplifier may be used, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a well-known voltage controlled oscillator (VCO)
May be used, and an amplifier for voltage amplification up to the drive voltage of the surface conduction electron-emitting device may be added if necessary.

【0074】以上のように完成した画像表示装置におい
て、こうして各電子放出素子には、容器外端子Dox1〜
DoxmおよびDoy1〜Doynを通じ、電圧を印加するこ
とにより、電子放出させ、高圧端子Hvを通じ、図6の
メタルバック65、あるいは透明電極(不図示)に高圧
を印加し、電子ビームを加速し、蛍光膜64に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
In the image display device completed as described above, each of the electron-emitting devices thus has terminals outside the container Dox1.
Electrons are emitted by applying a voltage through Doxm and Doy1 to Doyn, and a high voltage is applied to the metal back 65 of FIG. 6 or a transparent electrode (not shown) through a high voltage terminal Hv to accelerate the electron beam and cause fluorescence. An image can be displayed by colliding with the film 64 and exciting and emitting light.

【0075】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述の内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。また、入力信号例として、NTSC方
式を挙げたが、これに限定するものではなく、PAL、
SECAM方式などの諸方式でもよく、また、これより
も多数の走査線から成るTV信号(例えばMUSE方式
をはじめとする高品位TV)方式でもよい。
The structure described above is a schematic structure necessary for manufacturing a suitable image forming apparatus used for display and the like, and the detailed parts such as the material of each member are not limited to the above contents. Instead, it is appropriately selected to suit the application of the image forming apparatus. Also, although the NTSC system is given as an example of the input signal, the input signal is not limited to this, and PAL,
Various systems such as the SECAM system may be used, or a TV signal (for example, a high-definition TV such as the MUSE system) that includes a larger number of scanning lines may be used.

【0076】(実施例3)本発明の第3の実施例では、
表面伝導型電子放出素子、配線を有する電子源基板、電
子源、画像形成装置の製造例を示す。実施例2で述べた
マトリクス型配置電子源基板に対して、本例でははしご
型配置電子源基板と呼ばれるタイプのものについて述べ
る。
(Embodiment 3) In the third embodiment of the present invention,
Manufacturing examples of a surface conduction electron-emitting device, an electron source substrate having wiring, an electron source, and an image forming apparatus will be shown. In contrast to the matrix type arrangement electron source substrate described in the second embodiment, a type called a ladder type arrangement electron source substrate will be described in this example.

【0077】まず、電子源基板の作製について図8を用
いて説明する。
First, the production of the electron source substrate will be described with reference to FIG.

【0078】素子電極の成膜、形成までの工程は実施例
2と同様に行った。次に、図6(c)に示すように、配
線86を真空蒸着方でCuを成膜、パターニングを行っ
て形成した。このとき、電子放出素子の配列方式は、電
子放出素子を並列に配置し、個々の素子の両端を配線で
接続するはしご型配置となるようにした。
The steps up to the formation and formation of the device electrodes were the same as in Example 2. Next, as shown in FIG. 6C, the wiring 86 was formed by forming a Cu film by vacuum evaporation and patterning. At this time, the electron-emitting devices are arranged in a ladder-type arrangement in which the electron-emitting devices are arranged in parallel and both ends of each device are connected by wiring.

【0079】上述したように素子電極2および3と配線
6を形成した基板上に、実施例1と同様の方法で、有機
パラジウム溶液を塗布、焼成、パターニングを行い、導
電性薄膜4を形成し、最後に通電フォーミングを行うこ
とにより電子放出部5を形成し、電子源基板とした。
On the substrate on which the element electrodes 2 and 3 and the wiring 6 are formed as described above, an organic palladium solution is applied, baked and patterned in the same manner as in Example 1 to form the conductive thin film 4. Finally, energization forming was performed to form the electron emitting portion 5, and the electron source substrate was obtained.

【0080】本実施例のように、電子放出素子と配線が
はしご型配置となっているタイプの電子源基板を、以下
でははしご型配置電子源基板と称する。
The electron source substrate of the type in which the electron-emitting devices and the wirings are in the ladder type arrangement as in this embodiment is hereinafter referred to as a ladder type electron source substrate.

【0081】このようにして得られた表面伝導型電子放
出素子を有するはしご型配置電子源基板に駆動回路を接
続して電子源を作製し、さらにこの電子源を用いて図9
に示すような画像形成装置を作製した。
A driving circuit is connected to the ladder-type arrangement electron source substrate having the surface conduction electron-emitting device thus obtained to produce an electron source, and this electron source is used to produce the electron source shown in FIG.
An image forming apparatus as shown in was prepared.

【0082】図9において、121は電子源基板、13
0は電子放出素子、92は前記電子放出素子に接続する
共通配線と接続された容器外端子、90はグリッド電
極、91は電子が通過するための空孔であって、グリッ
ド電極は、電子放出素子からの電子の飛翔を制御するた
めの電極として設けられている。93はグリッド電極9
0と接続された容器外端子である。
In FIG. 9, 121 is an electron source substrate, 13
Reference numeral 0 is an electron-emitting device, 92 is a terminal outside the container connected to a common wiring connected to the electron-emitting device, 90 is a grid electrode, and 91 is a hole through which electrons pass. It is provided as an electrode for controlling the flight of electrons from the element. 93 is the grid electrode 9
It is an external terminal connected to 0.

【0083】上述した構成要素が、容器外端子92、9
3を除いて、リアプレート、支持枠、フェースプレート
から構成される外囲器内に設置されている点は、実施例
2の画像形成装置と同様で、単純マトリクス配置の画像
形成装置との違いは、電子源基板121とフェースプレ
ート66の間にグリッド電極90を備えていることであ
る。容器該端子92および93は、不図示の制御回路と
電気的に接続されている。
The above-mentioned components are the terminals 92, 9 outside the container.
The third embodiment is the same as the image forming apparatus according to the second embodiment in that it is installed in the envelope including the rear plate, the support frame, and the face plate except for the third embodiment, and is different from the image forming apparatus having the simple matrix arrangement. That is, the grid electrode 90 is provided between the electron source substrate 121 and the face plate 66. The terminals 92 and 93 of the container are electrically connected to a control circuit (not shown).

【0084】本画像形成装置では、素子行を1列ずつ順
次駆動(走査)していくのと同期してグリッド電極列に
画像1ライン分の変調信号を同時に印加することによ
り、各電子ビームの蛍光体への照射を制御し、画像を1
ラインずつ表示することができる。
In this image forming apparatus, the modulation signals for one line of the image are simultaneously applied to the grid electrode columns in synchronization with the sequential driving (scanning) of the element rows one column at a time, whereby each electron beam Control the irradiation to the phosphor and display the image 1
Can be displayed line by line.

【0085】また、本発明によればテレビジョン放送の
表示装置のみならずテレビ会議システム、コンピュータ
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置として用いることもできる。
Further, according to the present invention, it is possible to provide an image forming apparatus suitable for not only a display device for television broadcasting but also a display device such as a video conference system and a computer. Further, it can be used as an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0086】[0086]

【発明の効果】以上説明したように、本発明によれば、
素子電極の形成に際してダイヤモンド工具を用いた切削
加工を行うことにより、少ない工程数で、コスト的に安
く、電子放出素子の製造を行うことができる。また、大
面積の電子源基板の製造も容易となる。従って、大面積
の画像形成装置を低コストで製造することが可能とな
る。
As described above, according to the present invention,
By performing a cutting process using a diamond tool when forming the device electrode, it is possible to manufacture the electron-emitting device with a small number of steps and at low cost. Further, it becomes easy to manufacture a large-area electron source substrate. Therefore, a large-area image forming apparatus can be manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子放出素子製造の手順を示す工程図
である。
FIG. 1 is a process chart showing a procedure of manufacturing an electron-emitting device of the present invention.

【図2】ダイヤモンド切削装置の概略図である。FIG. 2 is a schematic view of a diamond cutting device.

【図3】本発明の電子放出素子の製造方法における通電
フォーミングの電圧波形の例を示すグラフである。
FIG. 3 is a graph showing an example of a voltage waveform of energization forming in the method for manufacturing an electron-emitting device of the present invention.

【図4】電子放出特性を測定するための測定評価装置の
概略構成図である。
FIG. 4 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring electron emission characteristics.

【図5】実施例2の電子源基板製造の手順を示す工程図
である。
5A to 5C are process drawings showing a procedure of manufacturing an electron source substrate of Example 2.

【図6】実施例2で製造される画像形成装置の概略を示
す斜視図である。
FIG. 6 is a perspective view showing an outline of an image forming apparatus manufactured in Example 2.

【図7】本発明の画像形成装置の1例における駆動回路
であって、NTSC方式のテレビ信号に応じて表示を行
うための駆動回路のブロック図である。
FIG. 7 is a block diagram of a drive circuit in an example of the image forming apparatus of the present invention, which is a drive circuit for performing display in accordance with an NTSC television signal.

【図8】実施例3の電子源基板製造の手順を示す工程図
である。
FIG. 8 is a process drawing showing the procedure for manufacturing the electron source substrate of Example 3;

【図9】実施例3で製造される画像形成装置の概略を示
す斜視図である。
FIG. 9 is a perspective view showing an outline of an image forming apparatus manufactured in Example 3.

【図10】表面伝導型電子放出素子の従来の製造手順を
示す工程図である。
FIG. 10 is a process drawing showing a conventional manufacturing procedure of a surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2、3 素子電極 4 導電正薄膜 5 電子放出部 12 素子電極材料 21 ステージ 22 ダイヤモンド工具 25 アクチュエータ 27 防振台 40 電流計 41 電源 42 電流計 43 高圧電源 44 アノード電極 45 真空装置 46 排気ポンプ 56 X方向配線 57 層間絶縁膜 58 Y方向配線 61 リアプレート 62 支持枠 63 ガラス基板 64 蛍光膜 65 メタルバック 66 フェースプレート 67 高圧端子 68 外囲器 71 表示パネル 72 走査回路 73 制御回路 74 シフトレジスタ 75 ラインメモリ 76 同期信号分離回路 77 変調信号発生器 86 配線 90 グリッド電極 91 空孔 92 容器外端子 93 容器外端子 100 レジスト 111 電子源基板(マトリクス型) 121 電子源基板(はしご型) 130 電子放出素子 1 Substrate 2, 3 Element Electrode 4 Conductive Positive Thin Film 5 Electron Emitting Section 12 Element Electrode Material 21 Stage 22 Diamond Tool 25 Actuator 27 Vibration Isolator 40 Ammeter 41 Power Supply 42 Ammeter 43 High Voltage Power Supply 44 Anode Electrode 45 Vacuum Device 46 Exhaust Pump 56 X-direction wiring 57 Inter-layer insulation film 58 Y-direction wiring 61 Rear plate 62 Support frame 63 Glass substrate 64 Fluorescent film 65 Metal back 66 Face plate 67 High voltage terminal 68 Envelope 71 Display panel 72 Scanning circuit 73 Control circuit 74 Shift register 75 Line memory 76 Synchronous signal separation circuit 77 Modulation signal generator 86 Wiring 90 Grid electrode 91 Holes 92 Outer container terminal 93 Outer container terminal 100 Resist 111 Electron source substrate (matrix type) 121 Electron source substrate (ladder type) 130 Electron emission element

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板上に相互に所定の間隔を隔てて対向
する一対の電極を形成する工程、その電極間隔に導電性
薄膜を形成する工程、および該導電性薄膜の一部に電子
放出部を形成する工程を有してなる電子放出素子の製造
方法において、前記電極対の形成を基板上の素子電極材
料の少なくとも一部をダイヤモンド工具を用いて切削加
工することによって行うことを特徴とする電子放出素子
の製造方法。
1. A step of forming a pair of electrodes facing each other on a substrate at a predetermined interval, a step of forming a conductive thin film at the electrode interval, and an electron emitting portion in a part of the conductive thin film. In the method for manufacturing an electron-emitting device, which comprises the step of forming the electrode, the electrode pair is formed by cutting at least a part of the device electrode material on the substrate with a diamond tool. Method of manufacturing electron-emitting device.
【請求項2】 基板上に形成された素子電極材料の中央
部を切削して素子電極間隔を形成する請求項1記載の製
造方法。
2. The manufacturing method according to claim 1, wherein the central portion of the device electrode material formed on the substrate is cut to form device electrode intervals.
【請求項3】 請求項1または2記載の方法で電子放出
素子を基板上に複数個形成し、配線を接続する、電子源
基板の製造方法。
3. A method of manufacturing an electron source substrate, comprising forming a plurality of electron-emitting devices on a substrate by the method according to claim 1 or 2, and connecting wirings.
【請求項4】 請求項3記載の方法で電子源基板を形成
し、該電子源基板に駆動装置を接続する、電子源の製造
方法。
4. A method of manufacturing an electron source, which comprises forming an electron source substrate by the method of claim 3 and connecting a driving device to the electron source substrate.
【請求項5】 請求項4記載の方法で電子源を製造し、
少なくとも該電子源が配置されてなるリアプレートと蛍
光膜を有するフェースプレートとを、両プレートが対向
するように支持枠を介して接合させることで画像形成装
置を形成する、画像形成装置の製造方法。
5. An electron source is manufactured by the method according to claim 4,
A method for manufacturing an image forming apparatus, in which a rear plate including at least the electron source and a face plate having a fluorescent film are bonded to each other via a support frame so that the plates face each other to form an image forming apparatus. .
【請求項6】 基板上に相互に所定の間隔を隔てて一対
の電極が対向し、その電極間隔に微粒子膜からなる電子
放出部を有する導電性薄膜が形成されてなる電子放出素
子において、1対の電極が基板上の素子電極材料の少な
くとも一部のダイヤモンド切削加工によって形成された
ものであることを特徴とする電子放出素子。
6. An electron-emitting device comprising a pair of electrodes facing each other on a substrate at a predetermined distance from each other, and a conductive thin film having an electron-emitting portion made of a fine particle film is formed between the electrodes. An electron-emitting device characterized in that the pair of electrodes is formed by cutting at least a part of a device electrode material on a substrate by diamond cutting.
【請求項7】 素子電極間隔が、基板上に形成された素
子電極材料の中央部の切削によって形成されたものであ
る請求項6記載の電子放出素子。
7. The electron-emitting device according to claim 6, wherein the device electrode interval is formed by cutting the central part of the device electrode material formed on the substrate.
【請求項8】 請求項6または7記載の電子放出素子が
基板上に複数個形成され、該素子に配線が接続されてな
る電子源基板。
8. An electron source substrate comprising a plurality of electron-emitting devices according to claim 6 or 7 formed on a substrate and wirings connected to the devices.
【請求項9】 請求項8記載の電子源基板に駆動装置が
接続されてなる電子源。
9. An electron source in which a driving device is connected to the electron source substrate according to claim 8.
【請求項10】 請求項9記載の電子源が配置されてな
るリアプレートと蛍光膜を有するフェースプレートと
が、両プレートが対向するように支持枠を介して接合さ
れてなる画像形成装置。
10. An image forming apparatus in which a rear plate having the electron source according to claim 9 and a face plate having a fluorescent film are joined via a support frame so that the two plates face each other.
JP24516894A 1994-10-11 1994-10-11 Electron emitting element, electron source board, electron source, image forming device and manufacture of these Pending JPH08111171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24516894A JPH08111171A (en) 1994-10-11 1994-10-11 Electron emitting element, electron source board, electron source, image forming device and manufacture of these

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24516894A JPH08111171A (en) 1994-10-11 1994-10-11 Electron emitting element, electron source board, electron source, image forming device and manufacture of these

Publications (1)

Publication Number Publication Date
JPH08111171A true JPH08111171A (en) 1996-04-30

Family

ID=17129627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24516894A Pending JPH08111171A (en) 1994-10-11 1994-10-11 Electron emitting element, electron source board, electron source, image forming device and manufacture of these

Country Status (1)

Country Link
JP (1) JPH08111171A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175495B2 (en) * 1999-03-19 2007-02-13 Kabushiki Kaisha Toshiba Method of manufacturing field emission device and display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175495B2 (en) * 1999-03-19 2007-02-13 Kabushiki Kaisha Toshiba Method of manufacturing field emission device and display apparatus

Similar Documents

Publication Publication Date Title
US5952775A (en) Image-forming apparatus having vent tubes
JP3234730B2 (en) Method of manufacturing electron-emitting device and electron source substrate
USRE37896E1 (en) Solution for fabrication of electron-emitting devices, manufacture method of electron-emitting devices, and manufacture method of image-forming apparatus
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JPH08111171A (en) Electron emitting element, electron source board, electron source, image forming device and manufacture of these
JP3302256B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3372732B2 (en) Image forming device
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3347569B2 (en) Flat plate type image forming apparatus
JPH08138554A (en) Manufacture of flat panel image display device
JP3423524B2 (en) Method for manufacturing electron-emitting device
JP3135801B2 (en) Method of manufacturing image forming apparatus
JP3313905B2 (en) Method of manufacturing image forming apparatus
JPH08162009A (en) Electron emission element, election source using it, image forming device and manufacture
JPH09223456A (en) Manufacture of surface conductive type electron emission element using laser beam
JPH10312743A (en) Electron emitting element, electron source substrate, and manufacture for image forming apparatus
JP3302255B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3174480B2 (en) Method of manufacturing electron source and image forming apparatus
JP3242083B2 (en) Method for manufacturing display panel and image forming apparatus
JP3302250B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JPH08160881A (en) Surface conduction type electron emitting element, electron source substrate, image forming device, and their production
JPH09219149A (en) Manufacture of electron emitting element, electron source base substrate and image forming device
JPH09213210A (en) Manufacture of electron emission element, electron source board and display panel
JPH09199005A (en) Image display device and manufacture thereof
JPH08138553A (en) Pipe connecting method and manufacture of image display device using it