JPH0810809B2 - Automatic gain control circuit - Google Patents

Automatic gain control circuit

Info

Publication number
JPH0810809B2
JPH0810809B2 JP18960189A JP18960189A JPH0810809B2 JP H0810809 B2 JPH0810809 B2 JP H0810809B2 JP 18960189 A JP18960189 A JP 18960189A JP 18960189 A JP18960189 A JP 18960189A JP H0810809 B2 JPH0810809 B2 JP H0810809B2
Authority
JP
Japan
Prior art keywords
loop filter
signal
gain control
automatic gain
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18960189A
Other languages
Japanese (ja)
Other versions
JPH0353707A (en
Inventor
信久 青木
誠 内島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18960189A priority Critical patent/JPH0810809B2/en
Publication of JPH0353707A publication Critical patent/JPH0353707A/en
Publication of JPH0810809B2 publication Critical patent/JPH0810809B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [概 要] 衛星通信用のディジタル復調器に用いて好適な自動利
得制御回路に関し、 バースト信号入力時に入力信号レベルを短時間のうち
に所要レベルに収束させることができるようにすること
を目的とし、 少なくとも先頭部分に無変調波部分を有するバースト
信号について、これをベースバンドに周波数変換し、ア
ナログ/ディジタル変換し、得られたディジタル変換信
号と目標値との偏差情報をループフィルタに通し、この
ループフィルタの出力に基づいて該バースト信号の振幅
を制御することにより、利得制御を自動的に行なう自動
利得制御回路において、該バースト信号の先頭部分にお
いては、それ以外の部分における該ループフィルタの動
作クロックよりも高速の動作クロックで該ループフィル
タを動作させるように構成する。
DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention relates to an automatic gain control circuit suitable for use in a digital demodulator for satellite communication, which can converge an input signal level to a required level in a short time when a burst signal is input. For the purpose of doing so, at least the burst signal having an unmodulated wave portion at the beginning is frequency-converted to baseband and analog / digital converted, and deviation information between the obtained digital conversion signal and the target value is obtained. Through a loop filter, and controlling the amplitude of the burst signal based on the output of the loop filter, in an automatic gain control circuit for automatically performing gain control. The loop filter is operated with an operation clock faster than the operation clock of the loop filter in the part. Be configured so that.

[産業上の利用分野] 本発明は、衛星通信用のディジタル復調器に用いて好
適な自動利得制御回路に関する。
TECHNICAL FIELD The present invention relates to an automatic gain control circuit suitable for use in a digital demodulator for satellite communication.

衛星通信においては、キャリア再生のために、バース
ト信号の先頭部分に無変調波部分を挿入して通信を行な
い、この信号をディジタル復調器にて復調している。
In satellite communication, an unmodulated wave portion is inserted at the beginning of a burst signal for carrier reproduction, communication is performed, and this signal is demodulated by a digital demodulator.

そして、かかる衛星通信用の復調器では、伝送効率を
高くしたいとの要請が高く、従って上記の復調器が短い
時間で安定に動作することが要求されている。このため
に、受信信号レベルについても短時間である目標のレベ
ルにする必要がある。
In such a demodulator for satellite communication, there is a strong demand for higher transmission efficiency, and therefore the demodulator is required to operate stably in a short time. For this reason, it is necessary to set the received signal level to a target level that is short.

[従来の技術] 従来より、衛星通信用のディジタル復調器には、第4
図に示すような自動利得制御回路が設けられており、こ
の自動利得制御回路では、先頭部分に無変調波部分を有
するバースト信号について、これを周波数変換回路2
(この周波数変換回路2はミキサ回路21と局部発振器22
とをそなえている)で、ベースバンドに周波数変換し、
アナログ/ディジタル変換器(A/D変換器)3にて、A/D
変換し、偏差演算器4で、A/D変換器3からのディジタ
ル変換信号と目標値との偏差情報を得たのち、この偏差
情報をループフィルタ5に通し、更にこのループフィル
タ5の出力(制御信号)をディジタル/アナログ変換器
(D/A変換器)6を介して可変減衰器1へ供給すること
により、バース信号の振幅を制御して、利得制御を自動
的に行なっている。
[Prior Art] Conventionally, a digital demodulator for satellite communication has a fourth
An automatic gain control circuit as shown in the figure is provided. In this automatic gain control circuit, a burst signal having an unmodulated wave portion at its head portion is supplied to the frequency conversion circuit 2
(This frequency conversion circuit 2 includes a mixer circuit 21 and a local oscillator 22.
, And frequency conversion to baseband,
A / D converter with analog / digital converter (A / D converter) 3.
After the conversion, the deviation calculator 4 obtains the deviation information between the digital conversion signal from the A / D converter 3 and the target value, the deviation information is passed through the loop filter 5, and the output of the loop filter 5 ( By supplying the control signal) to the variable attenuator 1 via the digital / analog converter (D / A converter) 6, the amplitude of the verse signal is controlled and the gain control is automatically performed.

なお、A/D変換器3の出力は、図示しないキャリア再
生回路へ送出される。
The output of the A / D converter 3 is sent to a carrier reproducing circuit (not shown).

また、A/D変換器3の動作クロックは周波数が2fsのク
ロックであり、ループフィルタ5の動作クロックは上記
A/D変換器3の動作クロックよりも低速の周波数fsのも
のが使用される。
The operation clock of the A / D converter 3 is a clock with a frequency of 2fs, and the operation clock of the loop filter 5 is the above.
The one having a frequency fs lower than the operation clock of the A / D converter 3 is used.

さらに、ループフィルタ5へ入力されている係数は、
通過帯域を設定する係数を意味している。
Furthermore, the coefficient input to the loop filter 5 is
It means the coefficient that sets the pass band.

[発明が解決しようとする課題] しかしながら、このような従来の自動利得制御回路で
は、バースト信号の全ての部分(先頭の無変調波の部分
とそれ以降のデータの部分)について、シンボルレート
でこの自動利得制御回路を動作させているので、バース
ト信号入力時の信号レベルが急に変化する部分におい
て、所要のレベルに収束させるのに時間がかかるという
問題点がある。
[Problems to be Solved by the Invention] However, in such a conventional automatic gain control circuit, all the parts of the burst signal (the part of the unmodulated wave at the beginning and the part of the data after that) are set at the symbol rate. Since the automatic gain control circuit is operated, there is a problem that it takes time to converge to a required level in a portion where the signal level when a burst signal is input suddenly changes.

本発明は、このような問題点を解消しようとするもの
で、バースト信号入力時に入力信号レベルを短時間のう
ちに所要レベルに収束させることができるようにした、
自動利得制御回路を提供することを目的とする。
The present invention is intended to solve such a problem, and when the burst signal is input, the input signal level can be converged to a required level in a short time.
An object is to provide an automatic gain control circuit.

[課題を解決するための手段] 第1図は本発明の原理ブロック図である。[Means for Solving the Problems] FIG. 1 is a block diagram showing the principle of the present invention.

この第1図において、1は可変減衰器で、この可変減
衰器1は、少なくとも先頭部分に無変調波部分を有する
バースト信号の受信レベルを可変的に調整するもので、
後述のループフィルタ5からの信号に応じて、受信レベ
ルを調整できるようになっている。
In FIG. 1, reference numeral 1 denotes a variable attenuator, which variably adjusts the reception level of a burst signal having at least a non-modulated wave portion at its head.
The reception level can be adjusted according to a signal from a loop filter 5 described later.

2は周波数変換回路で、この周波数変換回路2は、可
変減衰器1からの出力について周波数変換してベースバ
ンドの信号にするものである。
Reference numeral 2 is a frequency conversion circuit. The frequency conversion circuit 2 frequency-converts the output from the variable attenuator 1 into a baseband signal.

3はA/D変換器で、このA/D変換器3は、周波数変換回
路2からのアナログのベースバンド信号をディジタル信
号に変換するものである。なお、このA/D変換器3の動
作クロックは、周波数がn fsのクロックである。
Reference numeral 3 denotes an A / D converter, which converts the analog baseband signal from the frequency conversion circuit 2 into a digital signal. The operation clock of the A / D converter 3 is a clock whose frequency is n fs.

4は偏差演算器で、この偏差演算器4は、A/D変換器
3からの振幅情報を要するディジタル出力と目標値とを
比較して両者間の偏差情報を出力するものである。
Reference numeral 4 denotes a deviation calculator which compares the digital output, which requires the amplitude information from the A / D converter 3, with the target value and outputs the deviation information between the two.

5はループフィルタで、このループフィルタ5は、デ
ィジタルタイプのフィルタであり、偏差演算器4からの
偏差情報をフィードバック情報として、この偏差情報に
基づき可変減衰器制御信号を出力するものである。
Reference numeral 5 denotes a loop filter, and this loop filter 5 is a digital type filter, which uses the deviation information from the deviation calculator 4 as feedback information and outputs a variable attenuator control signal based on this deviation information.

6はD/A変換器で、このD/A変換器6は、ループフィル
タ5からのディジタル信号をアナログ信号に変換するも
のである。
A D / A converter 6 converts the digital signal from the loop filter 5 into an analog signal.

7はクロック切替回路で、このクロック切替回路7
は、ループフィルタ5の動作クロックを2種選択的に切
り替えるもので、2種のクロックとしては、周波数がfs
のものとm fs(n≧m>1)のものとが使用される。そ
して、このクロック切替回路7は、受信信号としてのバ
ースト信号の先頭部分においては、それ以外の部分にお
けるループフィルタ5の動作クロック(周波数fs)より
も高速の動作クロック(周波数m fs)でループフィルタ
5を動作させるように切り替わる。
Reference numeral 7 is a clock switching circuit.
Is to selectively switch the operation clock of the loop filter 5 between two types.
And m fs (n ≧ m> 1) are used. Then, the clock switching circuit 7 loops the burst signal as the received signal at the beginning with the operation clock (frequency m fs) faster than the operation clock (frequency fs) of the loop filter 5 in the other parts. 5 is switched to operate.

8は係数設定回路で、この係数設定回路8は、ループ
フィルタ5の帯域特性を複数設定しうるように、複数の
係数を設定しうるもので、この係数設定回路8は、バー
スト信号の先頭部分においては、それ以外の部分におけ
るループフィルタ5の通過帯域よりも広帯域となるよ
う、係数を変更して、ループフィルタ5の帯域特性を変
更できるようになっている。
Reference numeral 8 denotes a coefficient setting circuit, which can set a plurality of coefficients so that a plurality of band characteristics of the loop filter 5 can be set. The coefficient setting circuit 8 is a head portion of the burst signal. In the above, the coefficient can be changed so that the band characteristic of the loop filter 5 can be changed so as to be wider than the pass band of the loop filter 5 in the other portions.

[作 用] 上述の本発明の自動利得制御回路では、少なくとも先
頭部分に無変調波部分を有するバースト信号について、
これを周波数変換回路2でベースバンドに周波数変換
し、A/D変換器3でA/D変換し、得られたディジタル変換
信号と目標値との偏差情報をループフィルタ5に通し、
このループフィルタ5の出力を可変減衰器1へ供給する
ことにより、ループフィルタ5の出力に基づいてバース
ト信号の振幅を制御することにより、利得制御を自動的
に行なうが、バースト信号の先頭部分においては、クロ
ック切替回路7を切り替えて、それ以外の部分における
ループフィルタ5の動作クロックよりも高速の動作クロ
ックでループフィルタ5を動作させる。
[Operation] In the above-described automatic gain control circuit of the present invention, at least for the burst signal having the unmodulated wave portion at the beginning,
This is frequency-converted into a baseband by the frequency conversion circuit 2, A / D-converted by the A / D converter 3, and the deviation information between the obtained digital conversion signal and the target value is passed through the loop filter 5,
By supplying the output of the loop filter 5 to the variable attenuator 1 to control the amplitude of the burst signal based on the output of the loop filter 5, the gain control is automatically performed. Switches the clock switching circuit 7 to operate the loop filter 5 with an operation clock faster than the operation clock of the loop filter 5 in other portions.

さらに、バースト信号の先頭部分においては、係数設
定回路8からの係数を変更して、それ以外の部分におけ
るループフィルタ5の通過帯域よりも広帯域となるよ
う、ループフィルタ5の帯域特性を変更する。
Further, in the head portion of the burst signal, the coefficient from the coefficient setting circuit 8 is changed, and the band characteristic of the loop filter 5 is changed so as to have a wider band than the pass band of the loop filter 5 in other portions.

[実 施 例] 以下、図面を参照して本発明の実施例を説明する。[Examples] Examples of the present invention will be described below with reference to the drawings.

第2図は本発明の一実施例を示すブロック図で、この
第2図に示す自動利得制御回路は、中小容量の衛星通信
用ディジタル復調器に使用されるバーストモデム用自動
利得制御回路であるが、この自動利得制御回路は、可変
減衰器1,周波数変換回路2,A/D変換器3,ディジタルフィ
ルタ9,偏差演算器4,ループフィルタ5,D/A変換器6,クロ
ック切替回路7,係数設定回路8をそなえて構成されてい
る。
FIG. 2 is a block diagram showing an embodiment of the present invention. The automatic gain control circuit shown in FIG. 2 is a burst modem automatic gain control circuit used in a small-to-medium-capacity satellite communication digital demodulator. However, this automatic gain control circuit includes a variable attenuator 1, a frequency conversion circuit 2, an A / D converter 3, a digital filter 9, a deviation calculator 4, a loop filter 5, a D / A converter 6, and a clock switching circuit 7. The coefficient setting circuit 8 is provided.

ここで、可変減衰器1は、先頭部分にキャリア再生の
ための無変調波部分(CRプリアンブル)を有するバース
ト信号(この場合、このバースト信号はIF信号として入
力される)の受信レベルを可変的に調整するもので、後
述のループフィルタ5からの制御信号に応じて、受信レ
ベルを調整できるようになっている。
Here, the variable attenuator 1 varies the reception level of a burst signal (in this case, this burst signal is input as an IF signal) having a non-modulated wave portion (CR preamble) for reproducing a carrier at the head portion. The reception level can be adjusted according to a control signal from the loop filter 5 described later.

周波数変換回路2は、可変減衰器1からの出力につい
て周波数変換してベースバンドの信号にするもので、ミ
キサ回路21と局部発振器22とをそなえている。
The frequency conversion circuit 2 frequency-converts the output from the variable attenuator 1 into a baseband signal, and includes a mixer circuit 21 and a local oscillator 22.

A/D変換器3は、周波数変換回路2からのアナログの
ベースバンド信号をディジタル信号に変換するもので、
周波数が2fsのクロックで動作する。
The A / D converter 3 converts the analog baseband signal from the frequency conversion circuit 2 into a digital signal,
Operates with a clock frequency of 2fs.

ディジタルフィルタ9は、雑音除去用のフィルタで、
例えばロールオフ率32%のものが使用される。このディ
ジタルフィルタ9も周波数が2fsのクロックで動作す
る。なお、このディジタルフィルタ9からの出力は、図
示しないキャリア再生回路へ送出されるとともに、減衰
量制御用フィードバック情報として使用される。
The digital filter 9 is a noise removing filter,
For example, a roll-off rate of 32% is used. This digital filter 9 also operates with a clock having a frequency of 2 fs. The output from the digital filter 9 is sent to a carrier regenerating circuit (not shown) and used as feedback information for attenuation amount control.

偏差演算器4は、ディジタルフィルタ9からの振幅情
報を有するディジタル出力と目標値とを比較して両者間
の偏差情報を出力するものである。
The deviation calculator 4 compares the digital output having the amplitude information from the digital filter 9 with the target value and outputs the deviation information between them.

ループフィルタ5は、ディジタルタイプのフィルタ
で、偏差演算器4からの偏差情報をフィードバック情報
として、この偏差情報に基づき可変減衰器制御信号を出
力するものである。
The loop filter 5 is a digital type filter, and uses the deviation information from the deviation calculator 4 as feedback information and outputs a variable attenuator control signal based on this deviation information.

D/A変換器6は、ループフィルタ5からのディジタル
信号をアナログ信号に変換するものである。
The D / A converter 6 converts the digital signal from the loop filter 5 into an analog signal.

クロック切替回路7は、ループフィルタ5の動作クロ
ックを2種選択的に切り替えるもので、2種のクロック
としては、周波数がfsのものと2fsのものとが使用され
る。そして、このクロック切替回路7は、CRプリアンブ
ル検出信号を受けて、バースト信号の先頭部分(CRプリ
アンブル)においては、それ以外の部分(データ等の部
分)におけるループフィルタ5の動作クロック(周波数
fs)よりも高速の動作クロック(周波数2fs)でループ
フィルタ5を動作させるように切り替わる。
The clock switching circuit 7 selectively switches two types of operation clocks of the loop filter 5, and two types of clocks, one having a frequency of fs and one having a frequency of 2fs are used. Then, the clock switching circuit 7 receives the CR preamble detection signal, and in the head portion (CR preamble) of the burst signal, the operation clock (frequency) of the loop filter 5 in the other portion (data and the like).
The loop filter 5 is switched to operate with an operation clock (frequency 2 fs) faster than fs).

係数設定回路8は、ループフィルタ5の帯域特性を複
数(2〜4種)設定しうるように、複数の係数を設定し
うるもので、この係数設定回路8は、バースト信号の先
頭部分(CRプリアンブル)においては、それ以外の部分
(データ等の部分)におけるループフィルタ5の通過帯
域よりも広帯域となるよう、係数を変更して、ループフ
ィルタ5の帯域特性を変更できるようになっている。
The coefficient setting circuit 8 can set a plurality of coefficients so that a plurality of band characteristics (2 to 4 types) of the loop filter 5 can be set. In the preamble, the band characteristic of the loop filter 5 can be changed by changing the coefficient so that the band is wider than the pass band of the loop filter 5 in the other portion (the portion such as data).

すなわち、この係数設定回路8は、CRプリアンブル検
出信号を受けた直後、即ちクロック切替回路7によって
高速クロック(2fs)が選択された初期は、ロックの引
き込みを速やかに行なうため、ループフィルタ5の帯域
特性を広くするような係数を設定し、その後は段階的に
ループフィルタ5の帯域特性を狭くしていくように、係
数を変更していくのである。
That is, the coefficient setting circuit 8 immediately pulls in the lock immediately after receiving the CR preamble detection signal, that is, in the initial stage when the high speed clock (2fs) is selected by the clock switching circuit 7. The coefficient is set so as to widen the characteristic, and thereafter, the coefficient is changed so that the band characteristic of the loop filter 5 is gradually narrowed.

なお、TDMA等を採用する衛星通信システムの場合、送
受信側で、共通の時計を有しているので、この時計を基
にCRプリアンブル検出信号を検出することが行なわれ
る。
In the case of a satellite communication system that employs TDMA or the like, the transmitting and receiving sides have a common clock, so that the CR preamble detection signal is detected based on this clock.

上述の構成により、先頭部分に無変調波部分を有する
バースト信号を周波数変換回路2でベースバンドに周波
数変換し、A/D変換器3でA/D変換し、更にディジタルフ
ィルタ9でろ波し、得られたディジタル変換信号と目標
値との偏差情報をループフィルタ5に通し、このループ
フィルタ5の出力をD/A変換器6を介して可変減衰器1
へ供給することにより、ループフィルタ5の出力に基づ
いてバースト信号の振幅を制御することにより、利得制
御を自動的に行なう。
With the above configuration, the burst signal having the unmodulated wave portion at the head portion is frequency-converted into the baseband by the frequency conversion circuit 2, A / D converted by the A / D converter 3, and further filtered by the digital filter 9. The deviation information between the obtained digital conversion signal and the target value is passed through the loop filter 5, and the output of this loop filter 5 is passed through the D / A converter 6 and the variable attenuator 1
By controlling the amplitude of the burst signal based on the output of the loop filter 5, the gain control is automatically performed.

その際、バースト信号の先頭部分においては、クロッ
ク切替回路7を切り替えて、それ以外の部分におけるル
ープフィルタ5の動作クロックよりも高速の動作クロッ
ク(シンボルレートより高速のクロック)でループフィ
ルタ5を動作させるとともに、同様にバースト信号の先
頭部分においては、係数設定回路8からの係数を変更し
て、それ以外の部分におけるループフィルタ5の通過帯
域よりも広帯域となるよう、ループフィルタ5の帯域特
性を変更する。
At that time, in the leading portion of the burst signal, the clock switching circuit 7 is switched to operate the loop filter 5 with an operation clock faster than the operation clock of the loop filter 5 in other portions (clock faster than the symbol rate). At the same time, at the beginning of the burst signal, the coefficient from the coefficient setting circuit 8 is changed so that the band characteristic of the loop filter 5 becomes wider than the pass band of the loop filter 5 in other parts. change.

これにより、第3図(a)に示すように、バースト信
号入力時に入力信号レベルを短時間のうちに所要レベル
に収束させることができるのである。
As a result, as shown in FIG. 3A, the input signal level can be converged to the required level within a short time when the burst signal is input.

なお、第3図(b)はバースト信号の先頭部分におい
ても、低速の動作クロック(fs)でループフィルタ5を
動作させた場合の特性図、これら第3図(a),(b)
の両図を比較すれば、本自動利得制御回路による効果
は、一目瞭然である。
Note that FIG. 3 (b) is a characteristic diagram when the loop filter 5 is operated with a low-speed operation clock (fs) even in the head portion of the burst signal. These FIG. 3 (a), (b)
The effect of the automatic gain control circuit is obvious by comparing the two figures.

また、上記の第3図(a),(b)において、制御コ
ードは、可変減衰器1への制御コードで、減衰量に相当
し、シンボル数はクロックfsでサンプリングした数を表
わしている。
In FIGS. 3A and 3B, the control code is a control code for the variable attenuator 1 and corresponds to the amount of attenuation, and the number of symbols represents the number sampled by the clock fs.

また、バースト信号の先頭部分において、係数を切り
替えることなく、それ以外の部分におけるループフィル
タ5の通過帯域と同様の狭い帯域のままで動作させて
も、従来のものより、収束性は改善される。しかし、好
ましくは、バースト信号の先頭部分においては、高速の
動作クロックでループフィルタ5を動作させるととも
に、バースト信号の先頭部分以外の部分におけるループ
フィルタ5の通過帯域よりも広帯域となるよう、ループ
フィルタ5の帯域特性も変更するのがよい。
Further, even if the head portion of the burst signal is operated in a narrow band similar to the pass band of the loop filter 5 in other portions without switching the coefficient, the convergence is improved as compared with the conventional one. . However, preferably, in the beginning portion of the burst signal, the loop filter 5 is operated with a high-speed operation clock, and the loop filter 5 has a wider band than the pass band of the portion other than the beginning portion of the burst signal. It is also preferable to change the band characteristic of 5.

なお、可変減衰器1は、第2図に示すごとく周波数変
換回路2の入力側に設けてもよいが、更に周波数変換回
路2とA/D変換器3との間またはA/D変換器3とディジタ
ルフィルタ9との間まではディジタルフィルタ9の出力
側に設けてもよい。
The variable attenuator 1 may be provided on the input side of the frequency conversion circuit 2 as shown in FIG. 2, but it may be further provided between the frequency conversion circuit 2 and the A / D converter 3 or the A / D converter 3 And the digital filter 9 may be provided on the output side of the digital filter 9.

[発明の効果] 以上詳述したように、請求項1に記載の本発明の自動
利得制御回路によれば、バースト信号の先頭部分におい
ては、それ以外の部分におけるループフィルタの動作ク
ロックよりも高速の動作クロックでループフィルタを動
作させるので、バースト信号入力時に入力信号レベルを
短時間のうちに所要レベルに収束させることができる利
点がある。
[Effects of the Invention] As described in detail above, according to the automatic gain control circuit of the present invention as set forth in claim 1, at the head portion of the burst signal, the speed is higher than the operation clock of the loop filter in other portions. Since the loop filter is operated by the operation clock of (1), there is an advantage that the input signal level can be converged to the required level in a short time when the burst signal is input.

また、請求項2に記載の本発明の自動利得制御回路で
は、バースト信号の先頭部分においては、それ以外の部
分におけるループフィルタの動作クロックよりも高速の
動作クロックでループフィルタを動作させるとともに、
バースト信号の先頭部分以外の部分におけるループフィ
ルタの通過帯域よりも広帯域となるよう、ループフィル
タの帯域特性を変更するので、バースト信号入力時に入
力信号レベルを更に短時間のうちに所要レベルに収束さ
せることができる利点がある。
Further, in the automatic gain control circuit according to the present invention as set forth in claim 2, in the beginning portion of the burst signal, the loop filter is operated with an operation clock faster than the operation clock of the loop filter in the other portions,
Since the band characteristic of the loop filter is changed so that it is wider than the pass band of the loop filter in the part other than the head part of the burst signal, the input signal level is converged to the required level in a shorter time when the burst signal is input. There is an advantage that can be.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示すブロック図、 第3図(a)は本自動利得制御回路による特性図、 第3図(b)は従来例による特性図、 第4図は従来例を示すブロック図である。 図において、 1は可変減衰器、 2は周波数変換回路、 3はA/D変換器、 4は偏差演算器、 5はループフィルタ、 6はD/A変換器、 7はクロック切替回路、 8は係数設定回路、 9はディジタルフィルタ、 21はミキサ回路、 22は局部発振器である。 1 is a block diagram showing the principle of the present invention, FIG. 2 is a block diagram showing an embodiment of the present invention, FIG. 3 (a) is a characteristic diagram of the automatic gain control circuit, and FIG. FIG. 4 is a block diagram showing a conventional example. In the figure, 1 is a variable attenuator, 2 is a frequency conversion circuit, 3 is an A / D converter, 4 is a deviation calculator, 5 is a loop filter, 6 is a D / A converter, 7 is a clock switching circuit, and 8 is A coefficient setting circuit, 9 is a digital filter, 21 is a mixer circuit, and 22 is a local oscillator.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】少なくとも先頭部分に無変調波部分を有す
るバースト信号について、これをベースバンドに周波数
変換し、アナログ/ディジタル変換し、得られたディジ
タル変換信号と目標値との偏差情報をループフィルタ
(5)に通し、このループフィルタ(5)の出力に基づ
いて該バースト信号の振幅を制御することにより、利得
制御を自動的に行なう自動利得制御回路において、 該バースト信号の先頭部分においては、それ以外の部
分における該ループフィルタ(5)の動作クロックより
も高速の動作クロックで該ループフィルタ(5)を動作
させることを 特徴とする、自動利得制御回路。
1. A burst filter having a non-modulated wave portion at least at its head portion is frequency-converted into a base band and analog / digital converted, and deviation information between the obtained digital converted signal and a target value is loop filtered. In the automatic gain control circuit for automatically controlling the gain by controlling the amplitude of the burst signal on the basis of the output of the loop filter (5) through (5), An automatic gain control circuit, characterized in that the loop filter (5) is operated with an operation clock faster than the operation clock of the loop filter (5) in other portions.
【請求項2】該バースト信号の先頭部分においては、そ
れ以外の部分における該ループフィルタ(5)の通過帯
域よりも広帯域となるよう、該ループフィルタ(5)の
帯域特性を変更することを特徴とする、 請求項1記載の自動利得制御回路。
2. The band characteristic of the loop filter (5) is changed so that the band width of the leading portion of the burst signal is wider than the pass band of the loop filter (5) in other portions. The automatic gain control circuit according to claim 1.
JP18960189A 1989-07-21 1989-07-21 Automatic gain control circuit Expired - Lifetime JPH0810809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18960189A JPH0810809B2 (en) 1989-07-21 1989-07-21 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18960189A JPH0810809B2 (en) 1989-07-21 1989-07-21 Automatic gain control circuit

Publications (2)

Publication Number Publication Date
JPH0353707A JPH0353707A (en) 1991-03-07
JPH0810809B2 true JPH0810809B2 (en) 1996-01-31

Family

ID=16244044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18960189A Expired - Lifetime JPH0810809B2 (en) 1989-07-21 1989-07-21 Automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPH0810809B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966226B2 (en) * 1993-02-17 1999-10-25 三菱電機株式会社 Automatic power amplifier control circuit
JP2000269759A (en) 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd Automatic gain control circuit, receiver equipped with the circuit, automatic gain control method in receiver and recording medium
JP3824871B2 (en) * 2001-02-19 2006-09-20 三菱電機株式会社 Automatic gain control device and demodulator

Also Published As

Publication number Publication date
JPH0353707A (en) 1991-03-07

Similar Documents

Publication Publication Date Title
CA2188446C (en) Method and apparatus for automatic gain control in a digital receiver
JP3173788B2 (en) Digital transmission equipment and direct conversion receiver
US5235424A (en) Automatic gain control system for a high definition television signal receiver
US6101230A (en) Sampling clock signal recovery device and method in receiving terminal of DMT system
JP3021662B2 (en) Method and apparatus for automatic gain control and DC offset cancellation in a quadrature receiver
US5040192A (en) Method and apparatus for optimally autocorrelating an FSK signal
SE8503057D0 (en) RECEIVER FOR RECORDED DATA
EP0805560A2 (en) Digital PLL circuit and initial setting method
JP2634319B2 (en) Frequency control method for coherent radio receiver and apparatus for implementing the method
US6278746B1 (en) Timing recovery loop circuit in a receiver of a modem
JPH0810809B2 (en) Automatic gain control circuit
US5696795A (en) Offset quadrature phase shift keyed modulation circuit
US5809096A (en) Digital transmission system comprising decision means for changing the synchronization mode
JPH0542863B2 (en)
US4789995A (en) Synchronous timer anti-alias filter and gain stage
AU8307691A (en) Dual mode automatic gain control
JPH01106516A (en) Filter means coefficient adjustment
JP2570126B2 (en) Demodulator
JP2560979B2 (en) Clock synchronization circuit
JP3442655B2 (en) Carrier recovery circuit and carrier recovery method
JPH04104542A (en) Digital demodulator
JPH05129861A (en) Automatic power control system for burst signal
JPS5913453A (en) Device for extracting timing information
JP3103604B2 (en) Frequency control method in delay detection demodulator for π / 4 shift QPSK modulated wave signal
JP2543802B2 (en) Voice signal injection type carrier synchronizer