JPH0810178Y2 - Multilayer capacitor - Google Patents

Multilayer capacitor

Info

Publication number
JPH0810178Y2
JPH0810178Y2 JP1990000676U JP67690U JPH0810178Y2 JP H0810178 Y2 JPH0810178 Y2 JP H0810178Y2 JP 1990000676 U JP1990000676 U JP 1990000676U JP 67690 U JP67690 U JP 67690U JP H0810178 Y2 JPH0810178 Y2 JP H0810178Y2
Authority
JP
Japan
Prior art keywords
electrode
correction
width
internal electrodes
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1990000676U
Other languages
Japanese (ja)
Other versions
JPH0392023U (en
Inventor
健一 山田
邦夫 舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1990000676U priority Critical patent/JPH0810178Y2/en
Publication of JPH0392023U publication Critical patent/JPH0392023U/ja
Application granted granted Critical
Publication of JPH0810178Y2 publication Critical patent/JPH0810178Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、所望容量を実現し得る構造を備えた積層コ
ンデンサに関し、特に、容量を補正するために補正電極
が設けられたものに関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application] The present invention relates to a multilayer capacitor having a structure capable of realizing a desired capacitance, and more particularly to a capacitor provided with a correction electrode for correcting the capacitance.

〔従来の技術〕[Conventional technology]

周知のように、積層コンデンサでは、複数の内部電極
が誘電体セラミック層を介して重なり合うように配置さ
れている。積層コンデンサにおいて、所望の容量を実現
する場合、内部電極間に挟まれる容量取出しのための誘
電体セラミック層の層数を変更するのが常道である。こ
の層数nは、一般に、 n=(113×C・t)/(ε・S) で算出されている。なお、Cは実現しようとする容量値
(単位はpF)、tは誘電体セラミック層の厚み(mm)、
εは比誘電率、Sは内部電極間の有効重なり面積(m
m2)を示す。
As is well known, in a multilayer capacitor, a plurality of internal electrodes are arranged so as to overlap with each other via a dielectric ceramic layer. In the case of realizing a desired capacitance in a multilayer capacitor, it is usual to change the number of dielectric ceramic layers sandwiched between internal electrodes for taking out the capacitance. The number of layers n is generally calculated by n = (113 × C · t) / (ε · S). C is the capacitance value to be realized (unit is pF), t is the thickness (mm) of the dielectric ceramic layer,
ε is the relative permittivity, S is the effective overlap area between internal electrodes (m
m 2 ) is shown.

しかしながら、ある容量値Cを実現しようとして上式
により計算した結果、nが整数にならなかった場合、例
えばn=8.3となった場合が問題となる。
However, when n is not an integer as a result of calculation by the above equation in order to realize a certain capacitance value C, there is a problem when n is 8.3, for example.

nが整数でない場合、従来、以下のような方法を採用
することにより所望の容量値Cを実現していた。
When n is not an integer, conventionally, the desired capacitance value C is realized by adopting the following method.

第1の方法は、四捨五入し、四捨五入された整数の層
を形成した積層コンデンサを製造するものである。この
場合、製造された多数の積層コンデンサから、上記容量
値Cに合致したものを選別していた。しかしながら、当
然のことながら、得られた積層コンデンサの容量値の分
布の中心は容量値Cからかなりずれることになる。従っ
て、良品率が極めて悪いという問題があった。
The first method is to manufacture a multilayer capacitor that has been rounded and formed with rounded integer layers. In this case, from the many manufactured multilayer capacitors, those which match the capacitance value C were selected. However, as a matter of course, the center of the distribution of the capacitance values of the obtained multilayer capacitor deviates considerably from the capacitance value C. Therefore, there is a problem that the yield rate is extremely low.

第2には、第2図に示すように、焼結体1内に配置さ
れた内部電極2〜6のうち、内部電極5と内部電極6と
の間の誘電体セラミック層の厚みを厚くする方法が採用
されている。例えば、n=8.3の場合には、n=8.0の層
数に応じた内部電極2〜5(第2図では、一部の内部電
極を省略して図示してある。)を積層し、内部電極5と
内部電極6との間に他の内部電極間の誘電体セラミック
層の厚みの3倍の誘電体セラミック層7を介在させるこ
とにより、n=8.3の積層コンデンサの容量値Cに近づ
けるものである。
Secondly, as shown in FIG. 2, among the internal electrodes 2 to 6 arranged in the sintered body 1, the thickness of the dielectric ceramic layer between the internal electrodes 5 and 6 is increased. The method has been adopted. For example, in the case of n = 8.3, the internal electrodes 2 to 5 (some internal electrodes are omitted in FIG. 2) corresponding to the number of layers of n = 8.0 are laminated to form an internal layer. By interposing a dielectric ceramic layer 7 which is three times the thickness of the dielectric ceramic layer between other internal electrodes between the electrode 5 and the internal electrode 6, the capacitance value C of the multilayer capacitor of n = 8.3 can be approximated. Is.

しかしながら、上記のような誘電体セラミック層7及
び内部電極6を用いたとしても、n=8.3の場合の容量
値Cを直接実現することができず、やはり良品率が充分
でない。のみならず、他の誘電体セラミック層と異なる
厚みの誘電体セラミック層7を配置しなければならず、
従って製造に際して他のセラミックグリーンシートと異
なる(電極パターンが形成されていない)セラミックグ
リーンシートを間に挿入する工程を実施しなければなら
ない。従って、製造工程が煩雑化するという問題もあっ
た。
However, even if the dielectric ceramic layer 7 and the internal electrode 6 as described above are used, the capacitance value C in the case of n = 8.3 cannot be directly realized, and the non-defective rate is still insufficient. Besides, the dielectric ceramic layer 7 having a different thickness from other dielectric ceramic layers must be arranged,
Therefore, at the time of manufacturing, a step of inserting a ceramic green sheet different from other ceramic green sheets (having no electrode pattern formed) must be performed. Therefore, there is also a problem that the manufacturing process becomes complicated.

第3には、第3図(a)及び(b)に示す補助電極16
を設けた構造が知られている。ここでは、セラミック焼
結体11内に、n=8の場合の容量値を実現するのに必要
な内部電極12〜15が配置されている。そして、内部電極
15に誘電体セラミック層を介して重なり合う補助電極16
が設けられている。補助電極16は、幅は他の内部電極12
〜15と等しいが、その長さが第3図(b)に下方から見
た模式図で示されているように他の内部電極より短くさ
れており、それによって内部電極15との重なり面積が、
内部電極同士の重なり面積の0.3倍となるように構成さ
れている。
Third, the auxiliary electrode 16 shown in FIGS. 3 (a) and 3 (b).
A structure provided with is known. Here, inside the ceramic sintered body 11, the internal electrodes 12 to 15 necessary to realize the capacitance value when n = 8 are arranged. And internal electrodes
Auxiliary electrode 16 overlapping 15 with a dielectric ceramic layer
Is provided. The width of the auxiliary electrode 16 is different from that of the internal electrode 12
.About.15, but its length is shorter than the other internal electrodes as shown in the schematic view seen from below in FIG. 3 (b), whereby the overlapping area with the internal electrodes 15 is increased. ,
It is configured to be 0.3 times the overlapping area of the internal electrodes.

従って、補助電極16を用いた積層コンデンサでは、一
応、n=8.3の場合の容量値Cに相当する容量を有する
積層コンデンサが得られる。
Therefore, with the multilayer capacitor using the auxiliary electrode 16, it is possible to obtain a multilayer capacitor having a capacitance equivalent to the capacitance value C when n = 8.3.

〔考案が解決しようとする技術的課題〕 しかしながら、第3図の補助電極16を用いた積層コン
デンサでは、幅方向Wにおいて補助電極16の形成位置が
僅かにでもずれると、容量値がかなり大きく変動するた
め、所望の容量値のものを高精度にかつ安定に得ること
ができないという欠点があった。
[Technical problem to be solved by the invention] However, in the multilayer capacitor using the auxiliary electrode 16 of FIG. 3, if the formation position of the auxiliary electrode 16 in the width direction W is slightly deviated, the capacitance value changes considerably. Therefore, there is a drawback that a desired capacitance value cannot be obtained with high accuracy and stability.

さらに、積層コンデンサの形状は通常かなり小さなも
のであり、積層コンデンサ10の焼結体11の両端面間の距
離もかなり短い。よって、そのような微小部品におい
て、補助電極16を、内部電極15に対して正確に第3図に
示した0.3xの距離だけ重なり合わせることは至難の技で
あり、第3図(b)のL方向においても重なり面積がば
らつかざるを得なかった。
Further, the shape of the multilayer capacitor is usually quite small, and the distance between both end faces of the sintered body 11 of the multilayer capacitor 10 is also considerably short. Therefore, in such a minute component, it is extremely difficult to exactly overlap the auxiliary electrode 16 with the internal electrode 15 by the distance of 0.3x shown in FIG. 3, and as shown in FIG. The overlapping area had to be varied in the L direction as well.

よって、一応n=8.3の場合の容量値を目的として製
造したとしても、得られた積層コンデンサの容量値はか
なりの範囲でばらつかざるを得なかった。
Therefore, even if the capacitor is manufactured for the purpose of the capacitance value in the case of n = 8.3, the capacitance value of the obtained multilayer capacitor has to be dispersed in a considerable range.

よって、本考案の目的は、所望の容量値をより高精度
に達成することが可能な構造を備えた積層コンデンサを
提供することにある。
Therefore, an object of the present invention is to provide a multilayer capacitor having a structure capable of achieving a desired capacitance value with higher accuracy.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本考案の積層コンデンサでは、誘電体セラミックスよ
りなる焼結体内に、複数の内部電極が誘電体セラミック
層を介して互いに重なり合うように配置されており、か
つ該複数の内部電極は、焼結体の対向2端面の何れか一
方に引き出されている。そして、複数の内部電極のう
ち、厚み方向において最外層に位置している1つの内部
電極に対して、誘電体セラミック層を介して重なり合う
ように複数の内部電極よりも外側に配置されており、か
つその重なり面積が、内部電極同士の重なり面積と異な
るように、容量補正用の補正電極が備えられている。こ
の補正電極は、焼結体の一方の端面に引き出されてお
り、その幅は、内部電極の幅よりも狭くされており、か
つ内部電極の幅内に位置するように補正電極が形成され
ている。
In the multilayer capacitor of the present invention, a plurality of internal electrodes are arranged in a sintered body made of a dielectric ceramic so as to overlap each other via a dielectric ceramic layer, and the plurality of internal electrodes are made of a sintered body. It is drawn out to either one of the two opposite end faces. Then, among the plurality of internal electrodes, one internal electrode located in the outermost layer in the thickness direction is arranged outside the plurality of internal electrodes so as to overlap with each other via the dielectric ceramic layer, Further, a correction electrode for capacitance correction is provided so that the overlapping area thereof is different from the overlapping area of the internal electrodes. The correction electrode is drawn out to one end surface of the sintered body, the width thereof is narrower than the width of the internal electrode, and the correction electrode is formed so as to be located within the width of the internal electrode. There is.

なお、補正電極及び内部電極の「幅」なる表現は、外
部電極が付与される焼結体端面から内部電極の延びる方
向を長さ方向としたものに対し、該長さ方向に直交する
方向を幅方向とした場合の該幅方向の距離を意味するも
のとする。
Note that the expression "width" of the correction electrode and the internal electrode means that the direction in which the internal electrode extends from the end surface of the sintered body to which the external electrode is applied is the length direction, and the direction orthogonal to the length direction is It means the distance in the width direction when the width direction is used.

〔作用〕[Action]

本考案では、補正電極の幅が、内部電極の幅よりも狭
く、かつ内部電極の幅内に位置するように形成されてい
るので、補正電極の形成位置が幅方向に若干ずれたとし
ても、誘電体セラミック層を介して重なり合う内部電極
に対する重なり面積の変動が生じ難い。従って、補正電
極による補正容量を高精度に実現することができるの
で、所望の容量値の積層コンデンサを安定にかつ高精度
に得られる。
In the present invention, since the width of the correction electrode is formed so as to be narrower than the width of the internal electrode and positioned within the width of the internal electrode, even if the formation position of the correction electrode is slightly deviated in the width direction, It is unlikely that the overlapping area with respect to the internal electrodes that overlap with each other via the dielectric ceramic layer changes. Therefore, since the correction capacitance by the correction electrode can be realized with high precision, a multilayer capacitor having a desired capacitance value can be obtained stably and with high precision.

〔実施例の説明〕[Explanation of Example]

第4図は、本考案の一実施例の積層コンデンサの断面
図である。積層コンデンサ20では、誘電体セラミックス
よりなる焼結体21内に複数の内部電極22〜25が誘電体セ
ラミック層を介して重なり合うように配置されている。
複数の内部電極22〜25は、焼結体21の厚み方向において
交互に焼結体21の対向する端面に引出されている。
FIG. 4 is a sectional view of a multilayer capacitor according to an embodiment of the present invention. In the multilayer capacitor 20, a plurality of internal electrodes 22 to 25 are arranged in a sintered body 21 made of a dielectric ceramic so as to overlap with each other via a dielectric ceramic layer.
The plurality of internal electrodes 22 to 25 are alternately drawn out to the opposed end faces of the sintered body 21 in the thickness direction of the sintered body 21.

焼結体21の対向する両端面には、外部電極26,27が形
成されている。従って、複数の内部電極22〜25間の誘電
体セラミック層により取出される各容量が、外部電極2
6,27間で並列に接続されている。
External electrodes 26 and 27 are formed on opposite end surfaces of the sintered body 21. Therefore, each capacitance taken out by the dielectric ceramic layer between the plurality of internal electrodes 22 to 25 is
It is connected in parallel between 6 and 27.

また、最下層の内部電極25の下方には、誘電体セラミ
ック層28を介して補正電極29が重なり合うように配置さ
れている。誘電体セラミック層28の厚みは、内部電極22
〜25間の誘電体セラミック層の厚みと等しくされてい
る。従って、第2図従来例における誘電体セラミック層
7を構成する際に用いられるダミーのセラミックグリー
ンシートを用意する必要がない。
Further, a correction electrode 29 is arranged below the lowermost internal electrode 25 with a dielectric ceramic layer 28 interposed therebetween so as to overlap each other. The thickness of the dielectric ceramic layer 28 is
It is equal to the thickness of the dielectric ceramic layer between ~ 25. Therefore, it is not necessary to prepare a dummy ceramic green sheet used when forming the dielectric ceramic layer 7 in the conventional example of FIG.

本実施例の特徴は、補正電極29の形状にある。 The feature of this embodiment is the shape of the correction electrode 29.

補正電極29は、第4図から明らかなように、外部電極
26に接続される他の内部電極22,23と等しい長さを有す
るように構成されている。
As is apparent from FIG. 4, the correction electrode 29 is an external electrode.
It is configured to have the same length as the other internal electrodes 22 and 23 connected to 26.

しかしながら、補正電極29の下方から焼結体21を透か
して見た模式図である第1図から明らかなように、補正
電極29の幅は、内部電極25よりもかなり狭くされてい
る。従って、補正電極29と、内部電極25との誘電体セラ
ミック層28(第4図)を介して重なり合う領域の面積
は、内部電極22〜25同士の重なり合う面積よりもかなり
小さくされていることがわかる。
However, as is clear from FIG. 1 which is a schematic view of the sintered body 21 seen from below the correction electrode 29, the width of the correction electrode 29 is considerably narrower than that of the internal electrode 25. Therefore, the area of the region where the correction electrode 29 and the internal electrode 25 overlap with each other through the dielectric ceramic layer 28 (FIG. 4) is considerably smaller than the overlapping area of the internal electrodes 22 to 25. .

本実施例では、この補正電極29と内部電極25との重な
り面積を調整するように、すなわち所望の容量値が得ら
れるような重なり面積とするように、補正電極29の幅が
狭められている。例えば、前述したn=8.3の場合の容
量値Cを実現しようとした場合、補正電極29の幅を他の
内部電極22〜25の幅の3/10とすることにより、補正電極
29を配置することによりn=0.3分だけの容量を実現す
ることができる。
In the present embodiment, the width of the correction electrode 29 is narrowed so as to adjust the overlapping area of the correction electrode 29 and the internal electrode 25, that is, the overlapping area to obtain a desired capacitance value. . For example, when trying to realize the capacitance value C when n = 8.3 described above, the width of the correction electrode 29 is set to 3/10 of the width of the other internal electrodes 22 to 25,
By arranging 29, a capacity of only n = 0.3 minutes can be realized.

しかも、補正電極29は、その幅が狭められているもの
であるため、たとえ第1図のW方向において補正電極29
が多少ずれて形成されたとしても、内部電極25の幅内に
納まる限りは、重なり面積が変動しない。また、たとえ
L方向に若干ずれて形成されたとしても、第2図従来例
の場合に比べて容量の変動範囲ははるかに小さい。
Moreover, since the width of the correction electrode 29 is narrowed, even if the correction electrode 29 is in the W direction in FIG.
Even if they are formed with a slight deviation, the overlapping area does not change as long as they fit within the width of the internal electrode 25. Further, even if it is formed with a slight deviation in the L direction, the variation range of the capacitance is much smaller than in the case of the conventional example of FIG.

よって、積層コンデンサにおける容量補正を、幅の狭
い補正電極29を用いることにより高精度に行うことが可
能となる。
Therefore, the capacitance correction in the multilayer capacitor can be performed with high accuracy by using the correction electrode 29 having a narrow width.

n=5.3の場合の良品率につき試験したところ、前述
した四捨五入法の場合、第2図の厚みの広い誘電体セラ
ミック層を形成した場合、本考案の補正電極を用いた場
合のそれぞれについての良品率は以下のとおりであっ
た。
When the non-defective product ratio in the case of n = 5.3 was tested, the non-defective product in the case of the above-mentioned rounding method, the case of forming the wide dielectric ceramic layer of FIG. 2 and the case of using the correction electrode of the present invention The rates were as follows:

第5図は、本考案の他の実施例を説明するための模式
図であり、第1図に相当する図である。第1図に示した
例では、補正電極29の幅のみを内部電極25に比べて狭め
ていたが、第5図実施例では、補正電極39は幅のみなら
ず、長さも内部電極25と異ならされている。すなわち、
補正電極の内部電極との重なり面積は、補正電極の幅を
変更するだけでなく、長さを変更することを加味して行
ってもよい。
FIG. 5 is a schematic diagram for explaining another embodiment of the present invention and is a diagram corresponding to FIG. In the example shown in FIG. 1, only the width of the correction electrode 29 is narrower than that of the internal electrode 25. However, in the embodiment shown in FIG. 5, the correction electrode 39 is different not only in width but also in length from the internal electrode 25. Has been done. That is,
The overlapping area of the correction electrode with the internal electrode may be adjusted not only by changing the width of the correction electrode but also by changing the length thereof.

第6図(a)は、本考案の第3の実施例を説明するた
めの断面図である。第3の実施例は、複数の容量を直列
接続した構造を有する積層コンデンサに適用したもので
ある。積層コンデンサ40では、焼結体41内において、焼
結体41の両端面から延びる内部電極42,43,44,45,46,47
が焼結体41の中央で所定距離を隔てて突き合わせ態様で
配置されている。そして、内部電極42〜47に部分的に重
なり合うように、焼結体41の中央部分に内部電極48,49
が配置されている。
FIG. 6 (a) is a sectional view for explaining the third embodiment of the present invention. The third embodiment is applied to a multilayer capacitor having a structure in which a plurality of capacitors are connected in series. In the multilayer capacitor 40, inside the sintered body 41, internal electrodes 42, 43, 44, 45, 46, 47 extending from both end surfaces of the sintered body 41 are formed.
Are arranged in a butting manner at a predetermined distance in the center of the sintered body 41. Then, the internal electrodes 48, 49 are formed in the central portion of the sintered body 41 so as to partially overlap the internal electrodes 42-47.
Is arranged.

内部電極48,49は、隣接する内部電極42〜47と部分的
に重なり合うことによって、複数の容量を外部電極50,5
1間に直列接続した構造を与えるために設けられてい
る。
The internal electrodes 48 and 49 partially overlap the adjacent internal electrodes 42 to 47 to thereby form a plurality of capacitors with the external electrodes 50 and 5.
It is provided to provide a structure in which one is connected in series.

積層コンデンサ40においても、内部電極42,43に重な
り合う補正電極52を配置することにより、所望の容量値
を実現することができる。すなわち、内部電極42,43に
部分的に重なり合う補正電極52を配置するにあたり、第
6図(b)に示すように、該補正電極52を内部電極42,4
3よりも幅の狭いパターンで構成することにより、補正
容量を付加することができる。この場合においても、補
正電極52の幅が、内部電極42,43の幅よりも狭められて
いるので、第1図実施例と同様に補正容量を高精度に付
加し得ることがわかる。
Also in the multilayer capacitor 40, a desired capacitance value can be realized by disposing the correction electrode 52 overlapping the internal electrodes 42 and 43. That is, when arranging the correction electrode 52 that partially overlaps the internal electrodes 42, 43, as shown in FIG.
The correction capacitance can be added by configuring the pattern with a width narrower than 3. Also in this case, since the width of the correction electrode 52 is narrower than the width of the internal electrodes 42, 43, it can be seen that the correction capacitance can be added with high precision as in the embodiment of FIG.

なお、積層コンデンサ40においても、補正電極52とし
ては幅だけでなく、長さも他の内部電極48または49と異
ならせることを加味して補正容量を調整し得ることは言
うまでもない。
It is needless to say that also in the multilayer capacitor 40, the correction capacitance can be adjusted by taking into consideration that the correction electrode 52 has a different length from the other internal electrodes 48 or 49 in addition to the width.

第1〜第3の実施例では、補正電極29,39,52は、焼結
体41内において他の内部電極の設けられている部分の外
側に配置したが、補正電極の形成位置は内部電極の重な
り合う部分の間であってもよい。すなわち最外層に補正
電極を配置する必要は必ずしもない。
In the first to third embodiments, the correction electrodes 29, 39, 52 are arranged outside the portion where the other internal electrodes are provided in the sintered body 41, but the correction electrodes are formed at the internal electrodes. May be between the overlapping portions of. That is, it is not always necessary to arrange the correction electrode on the outermost layer.

〔考案の効果〕[Effect of device]

以上のように、本考案によれば、補正電極の幅が内部
電極の幅よりも狭められており、かつ内部電極の幅内に
位置するように形成されているので、補正電極の形成の
位置精度に関わらず、所望の容量値の積層コンデンサを
高精度にかつ安定に得ることが可能となる。
As described above, according to the present invention, the width of the correction electrode is narrower than the width of the internal electrode and is formed so as to be located within the width of the internal electrode. A multilayer capacitor having a desired capacitance value can be obtained with high accuracy and stability regardless of accuracy.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例における補正電極と内部電極
の形状の関係を説明するための模式的底面図、第2図は
従来の積層コンデンサの一例を説明するための断面図、
第3図(a)は従来の積層コンデンサの他の例を説明す
るための断面図、第3図(b)は従来例における補正電
極の形状を説明するための模式的底面図、第4図は本考
案の一実施例の積層コンデンサの断面図、第5図は本考
案の第2の実施例における補正電極の形状と内部電極と
を説明するための模式的底面図、第6図は第3の実施例
の積層コンデンサを説明するための図であり、第6図
(a)は断面図、第6図(b)は補正電極及び内部電極
の形状を説明するための模式的平面図である。 図において、20は積層コンデンサ、21は焼結体、22〜25
は内部電極、29は補正電極を示す。
FIG. 1 is a schematic bottom view for explaining the relationship between the shape of a correction electrode and an internal electrode in one embodiment of the present invention, and FIG. 2 is a cross-sectional view for explaining an example of a conventional multilayer capacitor,
FIG. 3 (a) is a cross-sectional view for explaining another example of the conventional multilayer capacitor, FIG. 3 (b) is a schematic bottom view for explaining the shape of the correction electrode in the conventional example, and FIG. Is a cross-sectional view of the multilayer capacitor of one embodiment of the present invention, FIG. 5 is a schematic bottom view for explaining the shape of the correction electrode and the internal electrode in the second embodiment of the present invention, and FIG. 6A and 6B are cross-sectional views and FIG. 6B is a schematic plan view for explaining the shapes of a correction electrode and an internal electrode. is there. In the figure, 20 is a multilayer capacitor, 21 is a sintered body, and 22-25.
Is an internal electrode, and 29 is a correction electrode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】誘電体セラミックスよりなる焼結体と、 前記焼結体内において、誘電体セラミック層を介して互
いに重なり合うように配置されており、かつ前記焼結体
の対向2端面の何れか一方に引き出されている内部電極
と、 前記複数の内部電極のうち、厚み方向において最外層に
位置している1つの内部電極に対して誘電体セラミック
層を介して重なり合うように前記複数の内部電極よりも
外側に配置されており、かつその重なり面積が、内部電
極同士の重なり面積と異なるように構成された容量補正
用の補正電極とを備え、 前記補正電極の幅が、内部電極の幅よりも狭く、かつ内
部電極の幅内に位置するように形成されており、前記補
正電極が焼結体の前記対向2端面の一方の端面に引き出
されていることを特徴とする、積層コンデンサ。
1. A sintered body made of a dielectric ceramic, and one of the two opposing end faces of the sintered body, which are arranged in the sintered body so as to overlap each other with a dielectric ceramic layer interposed therebetween. From the plurality of internal electrodes so as to overlap with one internal electrode located in the outermost layer in the thickness direction among the plurality of internal electrodes through the dielectric ceramic layer. And a correction electrode for capacitance correction that is arranged outside and the overlapping area thereof is different from the overlapping area of the internal electrodes, and the width of the correction electrode is larger than the width of the internal electrode. The laminated capacitor is formed so as to be narrow and within the width of the internal electrode, and the correction electrode is drawn out to one end face of the opposite two end faces of the sintered body. .
JP1990000676U 1990-01-09 1990-01-09 Multilayer capacitor Expired - Lifetime JPH0810178Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990000676U JPH0810178Y2 (en) 1990-01-09 1990-01-09 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990000676U JPH0810178Y2 (en) 1990-01-09 1990-01-09 Multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH0392023U JPH0392023U (en) 1991-09-19
JPH0810178Y2 true JPH0810178Y2 (en) 1996-03-27

Family

ID=31504614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990000676U Expired - Lifetime JPH0810178Y2 (en) 1990-01-09 1990-01-09 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH0810178Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032194B2 (en) * 2007-04-27 2012-09-26 グンゼ株式会社 Package for socks

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037710U (en) * 1983-08-22 1985-03-15 株式会社日立ホームテック High frequency heating device

Also Published As

Publication number Publication date
JPH0392023U (en) 1991-09-19

Similar Documents

Publication Publication Date Title
JPH0410406A (en) Stacked capacitor
US4931901A (en) Method for adjusting capacitor at manufacture and product
JPH0373421U (en)
US5170317A (en) Multilayer capacitor
JPH07135124A (en) Multilayered ceramic capacitor
JPH09153433A (en) Manufacture of laminated electronic component
JPH0810178Y2 (en) Multilayer capacitor
JPH0622190B2 (en) Thick film capacitors
JPH04171708A (en) Ceramic capacitor
JPH11214244A (en) Monolithic ceramic capacitor
JPH0684690A (en) Multilayer capacitor
JP3528675B2 (en) Multilayer capacitors
JPH0221124B2 (en)
JPH04139710A (en) Laminated ceramic capacitor and manufacture thereof
JPH03206606A (en) Laminated capacitor
JP2001044059A (en) Multilayer ceramic capacitor
JPS6210987Y2 (en)
JPS6144422Y2 (en)
JPH01313917A (en) Laminated electronic part
JPH0684689A (en) Multilayer capacitor
JPS6244519Y2 (en)
JPH02165612A (en) Distributed cr circuit device
JPH0221126B2 (en)
JPH0794358A (en) Multilayer chip capacitor
JPS6214672Y2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term