JPH0797334B2 - Central processing unit - Google Patents

Central processing unit

Info

Publication number
JPH0797334B2
JPH0797334B2 JP62177627A JP17762787A JPH0797334B2 JP H0797334 B2 JPH0797334 B2 JP H0797334B2 JP 62177627 A JP62177627 A JP 62177627A JP 17762787 A JP17762787 A JP 17762787A JP H0797334 B2 JPH0797334 B2 JP H0797334B2
Authority
JP
Japan
Prior art keywords
address
qualification
target
information
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62177627A
Other languages
Japanese (ja)
Other versions
JPS6419439A (en
Inventor
陽一 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62177627A priority Critical patent/JPH0797334B2/en
Publication of JPS6419439A publication Critical patent/JPS6419439A/en
Publication of JPH0797334B2 publication Critical patent/JPH0797334B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、中央処理装置に関し、特に対象指向・資格ア
ドレス方式のアーキテクチャを採用するデータ処理装置
においてプログラムのデバグを簡易化するアドレス・ト
ラップ機能を持つ中央処理装置に関する。
The present invention relates to a central processing unit, and more particularly to an address trap function for simplifying program debugging in a data processing unit adopting an object-oriented / qualified address system architecture. With respect to the central processing unit.

〔従来の技術〕 年々複雑化する計算機応用システムはその計算機上に構
築されるソフトウェアの複雑化・大規模化という問題を
引き起こしているが、大規模・複雑なソフトウェア設計
においては、良い設計方法論に基づくシステム開発を行
なうという論理的アプローチと、開発されたソフトウェ
アのデバグを簡易化するための機能を計算機側で提供す
るという実務的アプローチの両方を共に採用することに
より、誤りのないソフトウェア開発を行なうことが急務
となっている。
[Prior art] Computer application systems, which are becoming more and more complicated year by year, pose the problem of increasing the complexity and scale of software built on the computer. Accurate software development is achieved by adopting both the logical approach of developing a system based on it and the practical approach of providing a function for simplifying the debugging of developed software on the computer side. There is an urgent need.

両者の設計方法論から計算機設計に要請される事柄には
ソフトウェア・システムと意味的な隔たりの少ない計算
機アーキテクチャを提供することが第一に挙げられる。
この面では、資格アドレス方式(capability based add
ressing)を採用した対象指向型アーキテクチャ(objec
t oriented architecture)と呼ばれる計算機アーキテ
クチャは、対象指向型に基づくデータの隔離方式と資格
アドレス方式によるアクセス権のチェックが、モジュー
ル組み立てに基づくソフトウェア設計方法論と強い親和
性があるために、昔日より高い評価を内外から受けてい
た。
One of the requirements for computer design from both design methodologies is to provide a computer architecture that has little semantic separation from the software system.
In this respect, the qualification address method (capability based add
object oriented architecture (objec)
The computer architecture called "t oriented architecture" is highly evaluated from the old days because the data isolation method based on the object oriented method and the access right check by the qualification address method have a strong affinity with the software design methodology based on the module assembly. Received from inside and outside.

この計算機アーキテクチャによれば、論理的にまとまり
のあるデータの形式を定め、まずそれを対象型(object
type)と定義する。ひとつひとつの対象型にはその型
に対して定義される演算やアクセス方法をまとめたプロ
グラム・パッケージを提供し管理モジュールという。次
に、その型に属する対象(object)を必要数だけ生成す
ることでシステムの構築を図る。プログラムの側からは
自らがアクセスする対象の一覧を確保しアクセスできる
ことを資格(capability)としてシステム管理プログラ
ムから受け取る。プログラムは実行時にはその資格を提
示することで該対象に対するアクセスが可能になる。
According to this computer architecture, the format of data that is logically cohesive is defined, and then it is first defined as an object type (object type).
type)). A management module is provided for each target type that provides a program package that summarizes the operations and access methods defined for that type. Next, the system is constructed by generating the required number of objects belonging to that type. From the side of the program, the system management program receives the list of objects to be accessed and secures access from the system management program as capability. At the time of execution, the program can access the target by presenting its qualification.

この方式によれば、対象型・対象・資格という3つの視
点からシステムがきれいに分割・統合されかつ実行時に
もそれに従いチェックがなされるので、対象内部の実現
方法の変更などの細かい差異が容易に管理モジュールに
より吸収される。即ちシステム全体をこのようなパッケ
ージの集合として設計されるのでソフトウェア構造が直
接プログラム実行の環境に反映され意味的な隔たりが少
ない。従ってシステム構築が楽になりかつ誤りの少ない
ものを作ることが可能になる。
According to this method, the system is beautifully divided / integrated from the three viewpoints of target type, target, and qualification, and the check is performed according to it at the time of execution, so it is easy to make small differences such as changes in the implementation method inside the target. Absorbed by the management module. That is, since the entire system is designed as a set of such packages, the software structure is directly reflected in the environment for program execution, and there is little semantic gap. Therefore, the system construction becomes easy and it is possible to make a system with few errors.

通常、一つの対象に対して、対象の存在するメモリ内の
ベース・アドレス、対象の物理的大きさを示すサイズ、
対象の内部に存在するデータへの許されるアクセス方法
の指定、などの属性を示すフィールドからなる対象記述
込(object descriptor)と呼ばれる特別な情報を持
つ。また対象記述子は管理モジュール(あるいは対象型
を示すIDとも考えられる)へのつなぎを持つために、ど
のような操作がその対象にそもそも許されているのか判
断が容易である。一方、資格にはその資格が指し示す対
象の対象記述子へのつなぎやその資格を通して許される
アクセスの種類などを示す特別な情報が存在し資格記述
子(capability)と呼ばれる。
Normally, for one target, the base address in memory in which the target exists, the size indicating the physical size of the target,
It has special information called an object descriptor, which consists of fields that indicate attributes such as the specification of permitted access methods to the data existing inside the target. Since the target descriptor has a link to the management module (or it can be considered as an ID indicating the target type), it is easy to determine what kind of operation is allowed for the target in the first place. On the other hand, a qualification has special information indicating the connection to the target descriptor of the target pointed by the qualification and the type of access permitted through the qualification, and is called a qualification descriptor (capability).

資格アドレス方式のアーキテクチャでは、プログラムが
資格を提示しアクセスするために、プログラムからみえ
る資格を保持する特別なレジスタへ陽に資格をロードし
そのレジスタを指定することでアクセスをする方式、特
別なレジスタは提供せずただアクセスしたいアドレスを
提示するだけで自動的に資格を探しだす方式、の2とお
りのものが提唱されて来た。この2つの方式ではプログ
ラムからみえるレジスタ構成は変わるものの資格情報と
アクセスされる対象情報の2組の情報を参照しつつアク
セスが行なわれるという点では同一である。従って同様
な機能をもつレジスタがハードウェア的には計算機内に
存在する(明示的にプログラムからアクセス可能)こと
になる。以降、説明の簡単化のために陽に(明示的に)
レジスタがプログラムからみえる方式をもとにするが、
他の方法、すなわち暗示的にレジスタが指定される方
法、においても本発明の方式は容易に適用できる。この
ような資格レジスタ方式ではプログラムで陽にそのレジ
スタに資格情報を設定することでその資格を通して対象
へのアクセスができるようになる。資格レジスタをとお
して対象内のデータをアクセスしようとするときには、
そのアクセスが対象のサイズ内にあるかどうか、アクセ
スが合法的なものかどうか、などがチェックされた後に
アクセスが開始される。従って、資格レジスタには各種
資格情報および対象情報を保持するためのフィールドが
存在する。ちなみに、資格レジスタという名前を持つも
のの、このレジスタ内部に存在する情報は資格に含まれ
ていた情報だけでなくそれを通してアクセスした結果得
られる対象情報・対象型情報も有機的に統合され設定さ
れている。
In the qualification addressing architecture, in order for a program to present and access a qualification, a special register that holds the qualification that can be seen by the program is explicitly loaded and the register is specified to access the special register. There have been two proposals, one is to provide the address that you want to access and the other is to automatically search for the qualification without providing it. These two methods are the same in that the access is performed while referring to two sets of information, that is, qualification information and target information to be accessed, although the register configuration that can be seen from the program changes. Therefore, a register having a similar function exists in the computer in terms of hardware (it can be explicitly accessed by the program). Hereafter, explicitly (explicitly) to simplify the explanation
Based on the way the registers are visible to the program,
The method of the present invention can be easily applied to another method, that is, a method in which registers are implicitly designated. In such a qualification register method, a program can explicitly set qualification information in the register to access the target through the qualification. When trying to access the data in the subject through the qualification register,
The access is started after checking whether the access is within the target size, whether the access is legal, etc. Therefore, the qualification register has fields for holding various qualification information and target information. By the way, even though it has the name of qualification register, the information inside this register is not only the information contained in the qualification but also the target information and target type information obtained as a result of accessing through it is set organically. There is.

後者のデバグ実務面では各種のデバグを助けるための機
能が各計算機により提供されており、例えば、一命令実
行毎に内部割込を発生させ命令実行の追跡を可能にする
シングル・ステップ動作や、特別な命令を命令セグメン
トに埋め込みそこに命令実行の流れが到着したときに内
部割込を起こすことで命令実行後のプログラム実行環境
の検査を行なうブレークポイント命令、アクセスしても
良いアドレス範囲を事前に設定しておき命令実行時にそ
の部分以外に存在するデータをアクセスしようとした命
令が実行されたときに内部割込を起こすアドレス・トラ
ップ、などが挙げられる。
In the latter debugging practice, each computer provides a function to help various debugging.For example, a single step operation that generates an internal interrupt for each instruction execution and makes it possible to trace the instruction execution, A special instruction is embedded in the instruction segment, and when a flow of instruction execution arrives, an internal interrupt is generated to check the program execution environment after instruction execution. An address trap that causes an internal interrupt when an instruction that attempts to access data existing in a portion other than that portion is executed when the instruction is executed.

このうち最も効率がよくかつ幅広いデバグ方式に対応で
きる機能はアドレス・トラップ方式であると考えること
ができる。この方式ではアドレス範囲の設定とその情報
の管理・保持が重要であるがそれらは同時に複雑でもあ
る。容易に分かるようにアドレス・トラップ方式ではト
ラップをかけられる場所の数は多いほど良く、かつ、ア
ドレス範囲の指定は細かいほうが良い。
Of these, the most efficient function that can support a wide range of debug methods can be considered to be the address trap method. In this method, it is important to set the address range and manage and retain the information, but they are also complicated. As can be easily understood, in the address trap method, the more the number of places where traps can be applied, the better, and the finer the address range is specified.

従来、上記のような資格アドレス方式をとる計算機では
アドレス・トラップというようなデバグ手段は提供され
ていなかった。これは主としてこのような計算機アーキ
テクチャではおのおのの対象が非常に小さくかつ簡単な
ためにその対象へのアクセスすべてをトラップしたとし
てもそれほど大きな負荷にはならなかったためであると
考えられる。しかし、システムの大規模化と複雑化が進
む現在では「小さな対象」を基本とするシステム設計か
ら「大きな対象」をも包含するシステム設計(例えばデ
ータベース設計)へと移り変わりつつある。このような
状況ではアドレス・トラップのようなデバグ手段は一つ
の対象のなかにもアクセスできる部分とアクセスできな
い部分を定義しデバグすることができるために非常に有
効であると考えられる。
Conventionally, a computer that adopts the above-mentioned qualified address method has not provided a debugging means such as an address trap. It is considered that this is mainly because in such a computer architecture, each target is so small and simple that even if all accesses to the target are trapped, it does not cause a great load. However, as the system becomes larger and more complex, the system design based on "small object" is being changed to the system design including "large object" (for example, database design). In such a situation, a debugging means such as an address trap is considered to be very effective because it can debug by defining the accessible part and the inaccessible part in one object.

ちなみに、ひとつの対象自身を分割して別々の対象のよ
うにもみなすことができる機能は細分(refinement)と
してその機能が提供されている計算機もあるが、これは
システム設計のための機能でありデバグのためにあるの
ではないために、ここではこれ以上言及しない。
By the way, the function that can divide one target itself and regard it as different targets is also provided as a refinement, but there is a computer provided with this function. I won't mention it here because it's not for debugging.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述のようなシステムにおいてアドレス・トラップをか
けようと思うときには基本的にはアドレス・トラップは
一対象内に対してかけるものである。複数の対象にまた
がりアドレス・トラップをかけるということは、それぞ
れの対象が別々の意味を持つ内容を保持していることを
考えると有用な方法ではない。また、このような場合に
はシステムによりプログラムに与えた資格の一部を無に
することで同様な機能を達成できる。各対象にアドレス
・トラップをかける簡単な方法は、各対象毎にかけるべ
きアドレス・トラップ用のアドレス情報を与えることで
ある。このとき、各対象毎に存在する対象記述子にはア
ドレス・トラップ情報が何組か付随するとになる。これ
はデバグ用に特別に付加された各対象の属性とも考える
ことができる。しかしながら、一つの対象に対してのみ
アドレス・トラップをかけるという場合以外に複数の同
一対象型に属する対象の集合に対してアドレス・トラッ
プを共通にかけたい場合もある。これは一つの対象が1
レコードを表現しているようなデータベース・システム
での管理プログラムのデバグを考えたときには有効な手
段である。しかし、対象自身が対象型で定義される内部
構造を持つため、各々の対象が別々にアドレス情報を持
つことは重複があるときもあり好まくない。このときに
は各対象用毎にアドレス・トラップ情報を持つことがよ
い。すなわち、各対象毎に定義されるアドレス・トラッ
プ情報と、各対象型毎に定義されるアドレス・トラップ
情報とを分離することで重複を防ぐわけである。前者を
対象アドレス・トラップ、後者を対象型アドレス・トラ
ップということにする。
When the address trap is to be applied in the system as described above, the address trap is basically applied to one object. Applying an address trap across multiple objects is not a useful method considering that each object has a different meaning. In such a case, the same function can be achieved by eliminating some of the qualifications given to the program by the system. An easy way to apply an address trap to each object is to provide the address information for the address trap to be applied to each object. At this time, the target descriptor existing for each target is accompanied by some sets of address trap information. This can be thought of as an attribute of each target added specially for debugging. However, in addition to the case where the address trap is applied only to one target, there are cases where it is desired to commonly apply the address trap to a set of targets belonging to the same target type. This is one target
This is an effective means when considering the debugging of a management program in a database system that expresses records. However, since the target itself has an internal structure defined by the target type, it is not preferable that each target has address information separately because there may be duplication. At this time, it is preferable to have address trap information for each target. That is, the address / trap information defined for each target and the address / trap information defined for each target type are separated to prevent duplication. The former is called the target address trap, and the latter is called the target type address trap.

対象/対象型アドレス・トラップではアドレス・トラッ
プをかける主体の選択ができなければならない。すなわ
ち、被デバグ・プログラムとデバガとの違いである。こ
れはアドレス・トラップを起こすか起こさないかの選択
をアクセスする主体によってできるようにするための手
段であるが、これは資格のなかにアドレス・トラップを
する/しないの選択情報を持たせることにより実現でき
る。
In the target / target type address trap, it is necessary to be able to select the subject that applies the address trap. That is, it is the difference between the debugged program and the debugger. This is a means for allowing the accessing subject to select whether or not to cause an address trap. This is done by having the selection information of whether or not to address trap in the qualification. realizable.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の中央処理装置は、 デバグ対象のプログラムがアクセスするデータを対象と
いう名称で管理するための情報として前記データのサイ
ズ及びベースアドレスを含む対象記述情報と、前記プロ
グラムが前記データにアクセスする際の許可不許可を資
格という名称で実行時に判断させるための資格記述情報
と、前記プログラムが前記データにアクセスしたときの
アドレスが一致したならばトラップを発生させる手法で
あるアドレス・トラップのための少なくとも1つのアド
レス情報とを格納し、前記プログラムよりアクセスされ
る資格レジスタと; 前記対象記述情報と前記資格記述情報と前記アドレス情
報とを前記資格レジスタから得て、前記データへのアク
セスが前記資格記述情報,前記対象記述情報及び前記ア
ドレス情報で許される種類のアクセスである場合には前
記プログラムに前記データへのアクセスを許可し、前記
資格記述情報及び前記対象記述情報で許される種類のア
クセスであり前記アドレス情報でトラップすべきである
と判断されるアクセスである場合にはアドレス・トラッ
プを発生させ、かつ前記資格記述情報及び前記対象記述
情報の少なくとも一方で許される種類のアクセスでない
場合にはアクセス不許可とするアクセス制御回路と; を備える。
The central processing unit of the present invention provides target description information including the size and base address of the data as information for managing the data accessed by the program to be debugged under the name of target, and when the program accesses the data. At least for the address trap, which is a technique for generating a trap if the qualification description information for determining whether to permit or disallow the permission at the time of execution with the name of qualification and the address when the program accesses the data A qualification register that stores one address information and is accessed by the program; and obtains the target description information, the qualification description information, and the address information from the qualification register, and accesses the data to the qualification description. Species allowed in information, the target description information, and the address information Access that permits the program to access the data and is the type of access permitted by the qualification description information and the target description information, and is determined to be trapped by the address information. And an access control circuit for generating an address trap, and disallowing access if the access is not of a type permitted by at least one of the qualification description information and the target description information.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図及び第2図はそれぞれ本発明の一実施例を示すデ
ータ・アクセス図及び機能ブロック図である。
1 and 2 are a data access diagram and a functional block diagram, respectively, showing an embodiment of the present invention.

第1図においては資格アドレス方式を採用した対象指向
の計算機方式技術をとるアーキテクチャにおけるデータ
・アクセスの方式を示している。110で示されているも
のが対象である。150はその対象を管理する情報を持つ
対象記述子である。図からも分かるようにアドレス・ト
ラップ情報が付随している。200で示されているものは
対象の属する対象型を表わす。図からも分かるように、
アドレス・トラップ情報が付随している。300で示され
ているものはその対象型を管理するプログラム群である
管理モジュールである。400で示されているものは資格
である。資格記述子の形式をしている。アドレス・トラ
ップ選択制御のためのフラグがみえる。この資格を10で
示される資格レジスタに設定することでプログラムは資
格で指される対象内のデータに管理モジュールをとおし
てアクセスできる。プログラムがこのレジスタに資格を
ロードすることにより、600で示されている方式に従っ
て資格レジスタ10に対象記述子、対象型、資格記述子か
らの情報が合成され格納される。
FIG. 1 shows a data access method in the architecture which adopts the object-oriented computer system technology adopting the qualified address system. The one indicated by 110 is the target. Reference numeral 150 is a target descriptor having information for managing the target. As can be seen from the figure, the address / trap information is attached. The one indicated by 200 represents the object type to which the object belongs. As you can see from the figure,
Address trap information is attached. What is indicated by 300 is a management module which is a program group for managing the target type. What is shown at 400 is qualification. It is in the form of a credential descriptor. You can see flags for address trap selection control. By setting this qualification in the qualification register indicated by 10, the program can access the data in the subject pointed to by the qualification through the management module. When the program loads the qualification into this register, the information from the target descriptor, target type, and qualification descriptor is combined and stored in the qualification register 10 according to the method shown at 600.

第2図は、プログラムの実行時に資格レジスタ10をとお
してデータにアクセスするときのアクセス権のチェック
およびアドレス・トラップの検出をするためのブロック
図である。10と指定されているものが資格レジスタであ
る。100で示されているのが資格を通してアクセスした
対象のベース・アドレス、101で示されているのは対象
のサイズを表わすフィールド、105で示されているのは
その他の情報の持つ制御フィールド、103と104で示され
ているのはアドレス・トラップのための情報である。こ
の例では2つのアドレス・トラップ情報フィールドのみ
が描かれているが、その数を増やすことは容易であるこ
とは明白であろう。アドレス・トラップを制御するため
の制御フィールドもこのフィールドに包含されている。
FIG. 2 is a block diagram for checking access rights and detecting address traps when accessing data through the qualification register 10 during program execution. The designated 10 is the qualification register. Reference numeral 100 is the base address of the object accessed through the qualification, 101 is the field indicating the size of the object, 105 is the control field of other information, 103 Information indicated by 104 and 104 is information for the address trap. Although only two address trap information fields are depicted in this example, it will be clear that increasing the number is easy. A control field for controlling the address trap is also included in this field.

従来の資格レジスタ方式では、このようなアドレス・ト
ラップ関連のフィールドは存在していなかったことに本
発明との違いがある。
In the conventional qualification register system, such a field related to the address trap does not exist, which is a difference from the present invention.

20で指定されているものがアクセス権チェック回路であ
る。30で示されるアクセス・アドレス・レジスタは201
で指される上限チェックのサイズ比較回路により101の
フィールドで規定される対象のサイズ以内におさまる有
効なアクセスかどうかがチェックされる。102のフィー
ルドで規定されるアクセス権を該アクセスが侵犯してい
ないかどうかがアクセス権チェック回路20で規定される
組み合わせ回路によりチェックされる。103および104で
規定されるアドレス・トラップ情報を参照し該アクセス
に対してアドレス・トラップをおこすかどうかを判断す
る比較回路が、それぞれ、アドレス・トラップ比較回路
203および204である。205はそのアドレス・トラップを
おこさせるかどうかを規定するアドレス・トラップ制御
回路である。
What is specified by 20 is the access right check circuit. The access address register indicated by 30 is 201
The size comparison circuit of the upper limit check pointed to by (1) checks whether the access is valid within the target size defined in the field 101. The combinational circuit defined by the access right checking circuit 20 checks whether or not the access is violating the access right defined in the field 102. Comparing circuits for referencing the address trap information defined by 103 and 104 and determining whether to cause an address trap for the access are respectively address trap comparing circuits.
203 and 204. 205 is an address trap control circuit that defines whether to cause the address trap.

即ち、資格レジスタ10内にアドレス・トラップ情報も格
納することにより、対象毎/対象型毎のアドレス・トラ
ップが1本のレジスタ内の情報のみを参照することによ
り実現できることになる。このような資格レジスタ10
は、中央処理装置内にアーキテクチャで必要とされる本
数だけ用意することができる。ただしアドレス・トラッ
プ制御回路205は第2図で説明した回路1組でよい。ま
た、前に述べたようにこの資格レジスタ10はプログラム
から陽に(明示的に)アクセスされるアーキテクチャだ
けでなく、資格を通してデータを参照したときにプログ
ラムからみえない同様の機能を持つレジスタに暗示的に
ロードする方式(いわゆるキャッシング)のアーキテク
チャにも適用できる。
That is, by storing the address trap information in the qualification register 10 as well, the address trap for each target / target type can be realized by referring to only the information in one register. Such a qualification register 10
Can be provided in the central processing unit as many as required by the architecture. However, the address / trap control circuit 205 may be one circuit set described in FIG. Also, as mentioned earlier, this qualification register 10 implies not only architectures that are explicitly (explicitly) accessed by the program, but registers with similar functionality that are not visible to the program when data is referenced through the qualification. It can also be applied to the architecture of the method of loading dynamically (so-called caching).

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、資格レジスタで指定され
るデータにアクセスできるアクセス手段をもつ計算機シ
ステムにおいて、資格レジスタの構成およびアクセス制
御回路によりアドレス・トラップの機能を有することに
より、従来に比しプログラムのデバグを容易にすること
ができる効果がある。
As described above, the present invention is superior to the conventional system in the computer system having the access means for accessing the data designated by the qualification register, by having the function of the address trap by the configuration of the qualification register and the access control circuit. This has the effect of facilitating program debugging.

【図面の簡単な説明】[Brief description of drawings]

第1図及び第2図はそれぞれ本発明の一実施例を示すデ
ータ・アクセス図及び機能ブロック図である。 10……資格レジスタ、20……アクセス権チェック回路、
30……アクセス・アドレス・レジスタ、100……ベース
アドレス・フィールド、101……サイズ・フィールド、1
02……アクセス指定フィールド、103,104……アドレス
・トラップ情報フィールド(ATI)、201……サイズ比較
回路、203,204……アドレス・トラップ比較回路、205…
…アドレス・トラップ制御回路、110……対象、150……
対象記述子、200……対象型、300……管理モジュール、
400……資格、600……対象記述子,対象型,資格の合成
情報。
1 and 2 are a data access diagram and a functional block diagram, respectively, showing an embodiment of the present invention. 10 …… Qualification register, 20 …… Access right check circuit,
30 …… Access address register, 100 …… Base address field, 101 …… Size field, 1
02 ... Access designation field, 103,104 ... Address / trap information field (ATI), 201 ... Size comparison circuit, 203,204 ... Address / trap comparison circuit, 205 ...
… Address trap control circuit, 110 …… Target, 150 ……
Target descriptor, 200 ... Target type, 300 ... Management module,
400 …… Qualification, 600 …… Composite information of target descriptor, target type, and qualification.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】デバグ対象のプログラムがアクセスするデ
ータを対象という名称で管理するための情報として前記
データのサイズ及びベースアドレスを含む対象記述情報
と、前記プログラムが前記データにアクセスする際の許
可不許可を資格という名称で実行時に判断させるための
資格記述情報と、前記プログラムが前記データにアクセ
スしたときのアドレスが一致したならばトラップを発生
させる手法であるアドレス・トラップのための少なくと
も1つのアドレス情報とを格納し、前記プログラムより
アクセスされる資格レジスタと; 前記対象記述情報と前記資格記述情報と前記アドレス情
報とを前記資格レジスタから得て、前記データへのアク
セスが前記資格記述情報,前記対象記述情報及び前記ア
ドレス情報で許される種類のアクセスである場合には前
記プログラムに前記データへのアクセスを許可し、前記
資格記述情報及び前記対象記述情報で許される種類のア
クセスであり前記アドレス情報でトラップすべきである
と判断されるアクセスである場合にはアドレス・トラッ
プを発生させ、かつ前記資格記述情報及び前記対象記述
情報の少なくとも一方で許される種類のアクセスでない
場合にはアクセス不許可とするアクセス制御回路と; を備えることを特徴とする中央処理装置。
1. Target description information including the size and base address of the data as information for managing the data accessed by the program to be debugged under the name of target, and permission / inhibition when the program accesses the data. At least one address for an address trap, which is a technique for generating a trap if the qualification description information for determining permission with the name of qualification at the time of execution and the address when the program accesses the data A qualification register that stores information and is accessed by the program; and obtains the target description information, the qualification description information, and the address information from the qualification register, and accesses the data to access the qualification description information, With the type of access permitted by the target description information and the address information In some cases, the program is allowed to access the data, the type of access permitted by the qualification description information and the target description information, and the access determined to be trapped by the address information An access control circuit for generating an address trap and disallowing access if the access is not of a type permitted by at least one of the qualification description information and the target description information. Processing equipment.
JP62177627A 1987-07-15 1987-07-15 Central processing unit Expired - Lifetime JPH0797334B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62177627A JPH0797334B2 (en) 1987-07-15 1987-07-15 Central processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62177627A JPH0797334B2 (en) 1987-07-15 1987-07-15 Central processing unit

Publications (2)

Publication Number Publication Date
JPS6419439A JPS6419439A (en) 1989-01-23
JPH0797334B2 true JPH0797334B2 (en) 1995-10-18

Family

ID=16034308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62177627A Expired - Lifetime JPH0797334B2 (en) 1987-07-15 1987-07-15 Central processing unit

Country Status (1)

Country Link
JP (1) JPH0797334B2 (en)

Also Published As

Publication number Publication date
JPS6419439A (en) 1989-01-23

Similar Documents

Publication Publication Date Title
US7272832B2 (en) Method of protecting user process data in a secure platform inaccessible to the operating system and other tasks on top of the secure platform
US6253320B1 (en) Operating system rebooting method
US8359575B2 (en) Protection domains for a computer operating system
Seltzer et al. Dealing with disaster: Surviving misbehaved kernel extensions
Chase et al. Lightweight shared objects in a 64-bit operating system
US7073173B1 (en) Code and thread differential addressing via multiplex page maps
US5572711A (en) Mechanism for linking together the files of emulated and host system for access by emulated system users
JP4171537B2 (en) How to access database information
Khalidi et al. The Spring virtual memory system
US8327084B2 (en) Method and apparatus to trigger synchronization and validation actions upon memory access
US20060031672A1 (en) Resource protection in a computer system with direct hardware resource access
US20080320459A1 (en) Method And Systems For Providing Concurrency Control For Addressable Entities
US20090307442A1 (en) Memory Access Control
JP2001249848A (en) Privileged advancement based on precedent privilege level
JPH0797334B2 (en) Central processing unit
US10884831B2 (en) Composable system
US7194478B2 (en) Virtual process file systems and methods therefor
JPH0736713A (en) Program execution management device
Kaiser An Object-Oriented Approach to Support System Reliability and Security
Yang et al. A RISC-V On-chip Operating System Based on Rust
GB2618116A (en) Exception return state lock parameter
CN118069403A (en) Processing method of abnormal instruction
Kim et al. Sentry: a Binary-Level Interposition Mechanism for Trusted Kernel Extension
Ashenden et al. Protected Shared Variables in VHDL: IEEE Std 1076a
JPH0621995B2 (en) File simultaneous access control system