JPH0795761B2 - Modulator / demodulator - Google Patents

Modulator / demodulator

Info

Publication number
JPH0795761B2
JPH0795761B2 JP61304554A JP30455486A JPH0795761B2 JP H0795761 B2 JPH0795761 B2 JP H0795761B2 JP 61304554 A JP61304554 A JP 61304554A JP 30455486 A JP30455486 A JP 30455486A JP H0795761 B2 JPH0795761 B2 JP H0795761B2
Authority
JP
Japan
Prior art keywords
determination
equalizer
output signal
value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61304554A
Other languages
Japanese (ja)
Other versions
JPS63156457A (en
Inventor
康祐 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61304554A priority Critical patent/JPH0795761B2/en
Publication of JPS63156457A publication Critical patent/JPS63156457A/en
Publication of JPH0795761B2 publication Critical patent/JPH0795761B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 〔概要〕 本願発明は、振幅位相変調したディジタル情報を送受信
する変復調装置において、S/N特性を改善するため、等
化器の出力信号の値の複素数座標判定面における位置に
より量子化判定手段と最小距離判定手段とを選択手段に
より切り替えて等化器の出力信号の値を判定するように
したものである。
DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention is a modulator / demodulator that transmits / receives amplitude / phase modulated digital information. In order to improve the S / N characteristics, the complex number coordinate determination surface of the value of the output signal of the equalizer is used. According to the position, the quantizing judging means and the minimum distance judging means are switched by the selecting means to judge the value of the output signal of the equalizer.

〔産業上の利用分野〕[Industrial application field]

本発明は、振幅位相変調したディジタル情報を送受信
し、複素数座標判定面で等化器の出力信号を判定する変
復調装置に関する。この装置は、良好なS/N特性を求め
られる例えば、CCITT勧告のV29,V33,及び19.2Kbps等の
高速、多値信号の変復調装置に適する。
The present invention relates to a modulation / demodulation device that transmits / receives amplitude / phase modulated digital information and determines an output signal of an equalizer on a complex number coordinate determination surface. This device is suitable for high-speed, multi-level signal modulation / demodulation devices such as V29, V33, and 19.2 Kbps of CCITT recommendation, which require good S / N characteristics.

〔従来の技術〕[Conventional technology]

従来の振幅位相変調したディジタル情報を送受信する変
復調の硬判定方式としては、例えば、第4図のブロック
図に示す変復調装置で実施されている技術がある。
As a conventional hard-decision method of modulation / demodulation for transmitting / receiving amplitude-phase-modulated digital information, there is, for example, a technique implemented in a modulation / demodulation apparatus shown in the block diagram of FIG.

10は通信回線9を介して送信側の変復調装置から受信し
た振幅位相変調信号をA/D変換するA/Dコンバータ、11は
A/Dコンバータ10の出力信号を一定レベルの信号に増幅
する自動利得制御回路(以下、「AGC」という。)、12
は復調器であり、周波数位相変調された搬送波を復調
し、そのデータ信号を出力する。13は搬送波の周波数と
同一の周波数で発振するキャリア発生回路(以下、「CR
R」という。)であり、その出力信号は復調器12に出力
する。14はロール・オフ・フィルタ(以下、「ROF」と
いう。)、15は受信信号が通信回線の特性により受けた
波形歪を補償する自動等化器である。16は周波数の低下
によって発生する位相ジッタを除去する位相ジッタ除去
回路(以下、「CAPC」という。)である。17は硬判定回
路である。この硬判定回路17は、量子化判定方式を採
り、その詳細を第4図に基づいて説明する。
Reference numeral 10 is an A / D converter for A / D converting the amplitude / phase modulation signal received from the modulation / demodulation device on the transmission side via the communication line 9, and 11 is
An automatic gain control circuit (hereinafter referred to as "AGC") that amplifies the output signal of the A / D converter 10 to a signal of a constant level, 12
Is a demodulator, which demodulates the frequency-phase modulated carrier wave and outputs the data signal. 13 is a carrier generation circuit that oscillates at the same frequency as the carrier wave (hereinafter, "CR
R ”. ), And the output signal is output to the demodulator 12. Reference numeral 14 is a roll-off filter (hereinafter referred to as "ROF"), and 15 is an automatic equalizer for compensating the waveform distortion that the received signal has received due to the characteristics of the communication line. Reference numeral 16 is a phase jitter removal circuit (hereinafter referred to as "CAPC") that removes phase jitter generated due to a decrease in frequency. Reference numeral 17 is a hard decision circuit. The hard decision circuit 17 adopts a quantization decision method, the details of which will be described with reference to FIG.

第4図に示すように、横軸は実数、縦軸は虚数の複素数
座標判定面を一の判定データを包含する格子状の区画に
区切る。そして、該区画データを予めROMに格納してお
き、通信回線を介して送信側の変復調装置からディジタ
ル情報を受信したとき、変復調装置の自動等化器15の出
力信号の値が包含される区画の判定データを判定結果と
して出力するものである。
As shown in FIG. 4, the horizontal axis is a real number, and the vertical axis is an imaginary number complex number coordinate plane, which is divided into grid-like sections containing one piece of determination data. Then, the partition data is stored in the ROM in advance, and when the digital information is received from the modulator / demodulator on the transmission side via the communication line, the partition that includes the value of the output signal of the automatic equalizer 15 of the modulator / demodulator. Is output as the determination result.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、このような従来の変復調装置にあって
は、格子状に区切った複素数座標判定面の区画情報を予
め保存しておき、等化器の出力信号の値が包含される区
画を検索する方式となっていたため、通信回線に誘導さ
れる例えば、ガウス・ノイズが変復調装置間の通信回線
に混入すると、硬判定においてS/N特性が劣化し、また
伝送速度が増加すると共に判定面情報を格納しておくRO
Mの容量が増加するといった問題点があった。
However, in such a conventional modulator / demodulator, a method of preliminarily storing the division information of the complex number coordinate determination surface divided into a lattice shape and searching for the division including the value of the output signal of the equalizer Therefore, if, for example, Gaussian noise is introduced into the communication line between modulators and demodulators, the S / N characteristics will deteriorate in the hard decision, and the transmission speed will increase and the decision plane information will be stored. RO to keep
There was a problem that the capacity of M increased.

この発明は、このような従来の問題点に着目してなされ
たもので、硬判定でのS/N特性向上とROMの容量を節約す
ることができる変復調装置を提供することをその目的と
する。
The present invention has been made in view of such conventional problems, and an object thereof is to provide a modulator / demodulator capable of improving the S / N characteristics in hard decision and saving the ROM capacity. .

〔問題点を解決するための手段〕[Means for solving problems]

そして、この目的を達成するために、本発明にあっては
その構成を、振幅位相変調したディジタル情報を送受信
する変復調装置において、複素数座標判定面を一の判定
データを包含する格子状の区画に区切ると共に、等化器
の出力信号の値が包含される区画の判定データを判定結
果として出力する量子化判定手段2と、複素数座標判定
面の中心から等距離となるよう設定された一の領域近傍
の一乃至は複数の判定データを格納し、前記等化器出力
との距離が最小となる判定データを求め、該判定データ
を判定結果として出力する最小距離判定手段3と、前記
複素数座標判定面の中心から等距離となる領域の内に等
化器の出力信号の値が位置するときは前記量子化判定手
段2を選択し、前記複素数座標判定面の中心から等距離
となる領域の外に等化器の出力信号の値が位置するとき
は前記最小距離判定手段3を選択する選択手段1と、を
備えることとした。
Then, in order to achieve this object, in the present invention, in the modulation and demodulation device for transmitting and receiving amplitude-phase modulated digital information, the complex coordinate judgment surface is divided into a grid-like section containing one judgment data. Quantization determining means 2 that outputs the determination data of the partition including the value of the output signal of the equalizer as a determination result, and one area set to be equidistant from the center of the complex coordinate determination surface. A minimum distance determining unit 3 that stores one or a plurality of determination data in the vicinity, obtains the determination data that minimizes the distance from the equalizer output, and outputs the determination data as a determination result, and the complex number coordinate determination. When the value of the output signal of the equalizer is located within the area that is equidistant from the center of the surface, the quantizing determination means 2 is selected and outside the area that is equidistant from the center of the complex coordinate determination surface. To When the value of the equalizer output signal is located was comprise a selection means 1 for selecting the minimum distance determining means 3.

〔作用〕[Action]

次に、第1図に示す本発明の原理図に基づいて本発明の
作用を説明する。
Next, the operation of the present invention will be described based on the principle diagram of the present invention shown in FIG.

選択手段1は複素数座標判定面の中心から等距離となる
領域内に等化器の出力信号の値が位置するときは量子化
判定手段2を選択し、一方、複素数座標判定面の中心か
ら等距離となる領域外に等化器の出力信号の値が位置す
るときは最小距離判定手段3を選択する。
The selecting means 1 selects the quantizing determining means 2 when the value of the output signal of the equalizer is located in the area equidistant from the center of the complex number coordinate determination surface, while selecting the quantizing determination means 2 from the center of the complex number coordinate determination surface. When the value of the output signal of the equalizer is located outside the range of distance, the minimum distance determination means 3 is selected.

量子化判定手段2が選択されたならば、該量子化判定手
段2は複素数座標判定面を一の判定データを包含する格
子状の区画に区切ると共に等化器の出力信号の値が包含
される区画の判定データを判定結果として出力する。
When the quantizing judging means 2 is selected, the quantizing judging means 2 divides the complex number coordinate judging surface into a grid-like section containing one judging data and the value of the output signal of the equalizer is included. The judgment data of the section is output as the judgment result.

最小距離判定手段3が選択されたならば、該最小距離判
定手段3は複素数座標判定面の中心から等距離となるよ
う設定された一の領域近傍の一乃至は複数の判定データ
を格納し、前記等化器出力との距離が最小となる判定デ
ータを求め、該判定データを判定結果として出力する。
When the minimum distance determination means 3 is selected, the minimum distance determination means 3 stores one or a plurality of determination data in the vicinity of one area set to be equidistant from the center of the complex coordinate determination surface, The determination data that minimizes the distance from the output of the equalizer is obtained, and the determination data is output as the determination result.

〔実施例〕〔Example〕

以下、この発明の一実施例を図面に基づいて説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第2図は、伝送速度が19.2Kbpsである変復調装置の硬判
定回路27の構成を示すブロック図である。これは第4図
の硬判定回路17を本発明の硬判定回路27で置換えたたも
のであり、他の回路については従来と基本的に同様であ
る。そして、第3図(A)は硬判定回路27の使用する複
素数座標判定面のうち、第1象限を示す。第2象限〜第
4象限の複素数座標判定面についてはこれと対象である
ので図示を省略している。尚、第3図(B)〜(F)
は、伝送速度が夫々16.8Kbps、14.4Kbps、12.0KbpsKbp
s、9.6Kbps、4.8Kbpsので伝送する場合の複素数座標判
定面である。
FIG. 2 is a block diagram showing the configuration of the hard decision circuit 27 of the modulation / demodulation device having a transmission rate of 19.2 Kbps. This is obtained by replacing the hard decision circuit 17 of FIG. 4 with the hard decision circuit 27 of the present invention, and other circuits are basically the same as the conventional ones. Then, FIG. 3 (A) shows the first quadrant of the complex number coordinate judging surface used by the hard judging circuit 27. The complex number coordinate determination planes in the second to fourth quadrants are the same as these and are not shown. Incidentally, FIG. 3 (B) to (F)
Have transmission speeds of 16.8Kbps, 14.4Kbps and 12.0KbpsKbp, respectively.
s, 9.6 Kbps, 4.8 Kbps is a complex number coordinate determination surface when transmitting.

第2図に基づいて、硬判定回路27の構成とその作動を説
明する。
The structure and operation of the hard decision circuit 27 will be described with reference to FIG.

18はセレクタ、19は前記セレクタ18により2方向に切換
制御されるスイッチであり、これらで上記特許請求の範
囲の選択手段1を実現している。即ち、セレクタ18は第
3図(A)の複素数座標判定面の中心0から半径rとな
る円領域の境界線データを内部のROMに予め格納してお
り、該境界線内にCAPC16を介して入力した自動等化器16
の出力信号の値が存在することを判別したときは、切換
信号Sの出力を止め、スイッチ19を実線で示す方向に保
持することにより後述する量子化判定回路20にCAPC16を
介して入力した自動等化器16の出力信号が入力されるよ
うにする。また、セレクタ18は複素数座標判定面の中心
0から半径rとなる円領域の外に等化器16の出力信号の
値が存在することを判別したときは、スイッチ19に切換
信号Sを出力することによりスイッチ19を点線で示す方
向に切り替えて後述する最小距離判定回路部26にCAPC16
を介して入力した自動等化器16の出力信号が入力される
ようにする。
Reference numeral 18 is a selector, and 19 is a switch which is switch-controlled by the selector 18 in two directions, and these realize the selecting means 1 in the claims. That is, the selector 18 stores in advance, in the internal ROM, boundary line data of a circular area having a radius r from the center 0 of the complex number coordinate determination surface of FIG. 3 (A), and is stored in the boundary line via the CAPC 16. Input automatic equalizer 16
When it is determined that the value of the output signal is present, the output of the switching signal S is stopped and the switch 19 is held in the direction shown by the solid line to automatically input the signal to the quantization determination circuit 20 to be described later via the CAPC 16. The output signal of the equalizer 16 is input. Also, when the selector 18 determines that the value of the output signal of the equalizer 16 exists outside the circular region having the radius r from the center 0 of the complex number coordinate determination surface, it outputs the switching signal S to the switch 19. As a result, the switch 19 is switched to the direction shown by the dotted line and the CAPC 16
The output signal of the automatic equalizer 16 input via is input.

前記量子化判定回路20はスイッチ19が実線で示す方向に
保持されると、CAPC16を介して自動等化器15の出力信号
の値を入力し、複素数座標判定面を一つの判定データを
包含するように格子状の区画に区切り、CAPC16を介した
自動等化器15の出力信号の値が包含される区画の判定デ
ータを判定結果として出力する。このように、量子化判
定回路20は上記特許請求の範囲の量子化判定手段2を実
現している。
When the switch 19 is held in the direction shown by the solid line, the quantization decision circuit 20 inputs the value of the output signal of the automatic equalizer 15 via the CAPC 16, and the complex number coordinate decision plane contains one decision data. As described above, the determination data of the section in which the value of the output signal of the automatic equalizer 15 via the CAPC 16 is included is output as the determination result. Thus, the quantization determination circuit 20 realizes the quantization determination means 2 in the claims.

次に、上記特許請求の範囲の最小距離判定手段3を実現
している前記最小距離判定回路部26を説明する。
Next, the minimum distance determination circuit unit 26 which realizes the minimum distance determination means 3 in the claims will be described.

24はROMであり、複素数座標判定面の中心0から半径r
となる円領域の近傍に存在する複数の判定データを予め
格納している。21は減算回路であり、スイッチ19が点線
で示す方向に切換えられているとき、CAPC16を介して入
力した自動等化器15の出力信号の値の実数軸座標、虚数
軸座標とROM24に格納されている円領域の近傍の判定デ
ータの実数軸座標、虚数軸座標との差を夫々求める。22
は掛算回路であり、前記減算回路21が求めた差の2乗積
を計算する。これはガウス・ノイズにより複素数座標判
定面の中心0から半径rとなる円領域の近傍での受信信
号が本来の位置から外側方向にシフトされたときを考慮
し、CAPC16を介して入力した自動等化器15の出力信号の
値の座標と円領域の近傍の判定データの座標間の距離を
夫々求めることを意味する。23は前記掛算回路22が求め
た夫々の2乗積、即ち、座標間の夫々の距離を相互比較
することにより、最もその距離の小さい値を求める比較
回路である。25は選択回路であり、前記比較回路23が求
めた最も距離の小さい値となったときの判定データを求
め、該判定データを判定結果として出力する。
Reference numeral 24 is a ROM, which has a radius r from the center 0 of the complex number coordinate determination surface.
A plurality of determination data existing in the vicinity of the circular area is stored in advance. Reference numeral 21 denotes a subtraction circuit, which stores the values in the real number axis coordinates and the imaginary number axis coordinates of the output signal value of the automatic equalizer 15 input via the CAPC 16 and the ROM 24 when the switch 19 is switched in the direction shown by the dotted line. The difference between the real-axis coordinate and the imaginary-axis coordinate of the determination data in the vicinity of the circle area is calculated. twenty two
Is a multiplication circuit, and calculates the square product of the difference obtained by the subtraction circuit 21. This is because when Gaussian noise shifts the received signal in the vicinity of the circle area with radius r from the center 0 of the complex coordinate judgment surface to the outer side from the original position, it is automatically input through CAPC16. This means that the distance between the coordinate of the value of the output signal of the rectifier 15 and the coordinate of the determination data in the vicinity of the circular area is obtained. Reference numeral 23 is a comparison circuit which obtains a value having the smallest distance by mutually comparing the respective squared products obtained by the multiplication circuit 22, that is, the respective distances between the coordinates. Reference numeral 25 is a selection circuit, which obtains determination data when the value obtained by the comparison circuit 23 is the smallest value and outputs the determination data as a determination result.

ガウス・ノイズにより複素数座標判定面の中心0から半
径rとなる円領域の近傍での受信信号が本来の位置に存
在しなかったときでも、複素数判定面で本来存在すべき
理想的な位置に正しく補正するようにした。
Even if the received signal in the vicinity of the circular region with radius r from the center 0 of the complex number judgment surface due to Gaussian noise does not exist at the original position, it should be correctly positioned on the ideal position on the complex number judgment surface. I tried to correct it.

〔発明の効果〕〔The invention's effect〕

以上説明したように、この発明の変復調装置によれば、
等化器の出力信号の値の複素数座標判定面における位置
により量子化判定手段と最小距離判定手段とを選択手段
により切り替えて等化器の出力信号の値を判定するよう
にしたため、複素数座標判定面の中心から等距離となる
領域近傍では、ガウス・ノイズにより受信信号が本来の
位置からシフトされたたときでも、複素数判定面で本来
存在すべき理想的な位置に正しく補正するでき、その結
果、硬判定でのS/N特性の向上を達成できる。また、プ
ログラム処理による量子化判定手段を用いているため、
従来よりも格段にROMの容量を節約することができる。
As described above, according to the modem device of the present invention,
Since the quantizing judgment means and the minimum distance judgment means are switched by the selection means depending on the position of the output signal value of the equalizer on the complex coordinate judgment surface, the value of the output signal of the equalizer is judged. In the vicinity of the area equidistant from the center of the surface, even when the received signal is shifted from the original position due to Gaussian noise, it can be correctly corrected to the ideal position that should originally exist on the complex number judgment surface. It is possible to improve the S / N characteristic in hard decision. Also, since the quantization determination means by program processing is used,
It is possible to significantly reduce the ROM capacity than before.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理図、第2図は本発明の一実施例に
おける硬判定回路のブロック図、第3図は第2図に示す
硬判定回路における複素数座標判定面、第4図は従来の
変復調装置のブロック図、第5図は第4図に示す硬判定
回路における複素数座標判定面である。 1……選択手段 2……量子化判定手段 3……最小距離判定手段
FIG. 1 is a principle diagram of the present invention, FIG. 2 is a block diagram of a hard decision circuit in an embodiment of the present invention, FIG. 3 is a complex number coordinate decision plane in the hard decision circuit shown in FIG. 2, and FIG. FIG. 5 is a block diagram of a conventional modulator / demodulator, and FIG. 5 is a complex coordinate decision plane in the hard decision circuit shown in FIG. 1 ... Selecting means 2 ... Quantization determining means 3 ... Minimum distance determining means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】振幅位相変調したディジタル情報を送受信
する変復調装置において、 複素数座標判定面を一の判定データを包含する格子状の
区画に区切ると共に、等化器の出力信号の値が包含され
る区画の判定データを判定結果として出力する量子化判
定手段と、 複素数座標判定面の中心から等距離となるよう設定され
た一の領域近傍の一乃至は複数の判定データを格納し、
前記等化器出力との距離が最小となる判定データを求
め、該判定データを判定結果として出力する最小距離判
定手段と、 前記複素数座標判定面の中心から等距離となる領域の内
に等化器の出力信号の値が位置するときは前記量子化判
定手段を選択し、前記複素数座標判定面の中心から等距
離となる領域の外に等化器の出力信号の値が位置すると
きは前記最小距離判定手段を選択する選択手段と、 を備えて構成したことを特徴とする変復調装置。
1. A modulation / demodulation device for transmitting / receiving amplitude-phase modulated digital information, wherein a complex number coordinate judgment plane is divided into a grid-like section containing one judgment data, and the output signal value of the equalizer is included. Quantization determination means for outputting the determination data of the partition as a determination result, and stores one or a plurality of determination data in the vicinity of one region set to be equidistant from the center of the complex coordinate determination surface,
Minimum distance determining means for determining the determination data that minimizes the distance from the equalizer output, and outputting the determination data as a determination result, and equalization within a region that is equidistant from the center of the complex number coordinate determination surface. When the value of the output signal of the equalizer is located, the quantization determination means is selected, and when the value of the output signal of the equalizer is located outside the area equidistant from the center of the complex number coordinate determination surface, the quantization determination means is selected. A modulation / demodulation apparatus comprising: a selection unit that selects a minimum distance determination unit.
JP61304554A 1986-12-19 1986-12-19 Modulator / demodulator Expired - Fee Related JPH0795761B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61304554A JPH0795761B2 (en) 1986-12-19 1986-12-19 Modulator / demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61304554A JPH0795761B2 (en) 1986-12-19 1986-12-19 Modulator / demodulator

Publications (2)

Publication Number Publication Date
JPS63156457A JPS63156457A (en) 1988-06-29
JPH0795761B2 true JPH0795761B2 (en) 1995-10-11

Family

ID=17934390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61304554A Expired - Fee Related JPH0795761B2 (en) 1986-12-19 1986-12-19 Modulator / demodulator

Country Status (1)

Country Link
JP (1) JPH0795761B2 (en)

Also Published As

Publication number Publication date
JPS63156457A (en) 1988-06-29

Similar Documents

Publication Publication Date Title
EP0738064B1 (en) Modulator and method of modulation and demodulation
KR900002330B1 (en) Radio receiver
NL8302354A (en) CHAIN DEVICE FOR REPAIRING A CARRIER.
EP0118119A2 (en) Timing synchronizing circuit
JPH0846661A (en) Method and apparatus for reproducing qam carrier wave
CA1301864C (en) Multilevel amplitude modulation and demodulation communication system
JP2001127810A (en) Device and method for recognizing modulation system
CA1210073A (en) Space diversity system
JPH0795761B2 (en) Modulator / demodulator
US6614851B1 (en) Efficient algorithm for blind detection of signal constellation
JP2595961B2 (en) Digital modulation and demodulation system
US7613253B2 (en) Noise balanced QAM detection
JPH0360251A (en) Modulator
US20010016015A1 (en) Transmission apparatus and method of signal-point generation
JP3633715B2 (en) Digital wireless transmission system
JPH0657020B2 (en) Frequency deviation correction method
JPH0748677B2 (en) Equalizer
JPS61198849A (en) Selective control carrier recovery system
JP2590906B2 (en) Carrier synchronization circuit
JPH05176007A (en) Demodulation device
JPS644698B2 (en)
JPH04111620A (en) Phase discrimination circuit
JP2540958B2 (en) Digital modulation / demodulation system
JPH0219049A (en) Data modulator-demodulator with time division multiplex function
JPH07170306A (en) Demodulator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees