JPH0795665B2 - Integrator circuit - Google Patents

Integrator circuit

Info

Publication number
JPH0795665B2
JPH0795665B2 JP3323414A JP32341491A JPH0795665B2 JP H0795665 B2 JPH0795665 B2 JP H0795665B2 JP 3323414 A JP3323414 A JP 3323414A JP 32341491 A JP32341491 A JP 32341491A JP H0795665 B2 JPH0795665 B2 JP H0795665B2
Authority
JP
Japan
Prior art keywords
transistor
constant current
circuit
equation
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3323414A
Other languages
Japanese (ja)
Other versions
JPH057126A (en
Inventor
範之 福島
正夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3323414A priority Critical patent/JPH0795665B2/en
Publication of JPH057126A publication Critical patent/JPH057126A/en
Publication of JPH0795665B2 publication Critical patent/JPH0795665B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば、多目的フィル
タに適用して好適な積分回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrating circuit suitable for application to, for example, a multipurpose filter.

【0002】[0002]

【従来の技術】多目的フィルタとしてはたとえば図1に
示すものが提供されている。この図1において、1は入
力端子を示し、2は出力端子を示す。入力端子1は抵抗
器3を介して初段のオペアンプ4の反転入力端子に接続
される。このオペアンプ4は積分回路をなすものであ
り、それ自体の特性は帰還抵抗をなす抵抗器5とコンデ
ンサ6とにより決定される。このオペアンプ4の出力端
子は抵抗器7を介して次段のオペアンプ8の反転入力端
子に接続される。このオペアンプ8も積分回路をなすも
のであり、それ自体の特性は入力抵抗をなす抵抗器7お
よびコンデンサ9から決定される。そして、このオペア
ンプ8の出力が反転増幅器10で増幅されたのち抵抗器
11を介して初段のオペアンプ4の反転入力端子に帰還
される。反転増幅器10はオペアンプ12により構成さ
れる。
2. Description of the Related Art A multipurpose filter shown in FIG. 1 is provided. In FIG. 1, 1 indicates an input terminal and 2 indicates an output terminal. The input terminal 1 is connected to the inverting input terminal of the first stage operational amplifier 4 via the resistor 3. This operational amplifier 4 forms an integrating circuit, and the characteristic of itself is determined by a resistor 5 and a capacitor 6 which form a feedback resistance. The output terminal of the operational amplifier 4 is connected to the inverting input terminal of the operational amplifier 8 of the next stage via the resistor 7. This operational amplifier 8 also forms an integrating circuit, and the characteristic of itself is determined by the resistor 7 and the capacitor 9 which form the input resistance. The output of the operational amplifier 8 is amplified by the inverting amplifier 10 and then fed back to the inverting input terminal of the operational amplifier 4 in the first stage via the resistor 11. The inverting amplifier 10 is composed of an operational amplifier 12.

【0003】この場合、オペアンプ4の出力端子からは
バンドパス出力が得られ、他方オペアンプ12の出力端
子からはローパス出力が得られる。
In this case, a bandpass output is obtained from the output terminal of the operational amplifier 4, and a lowpass output is obtained from the output terminal of the operational amplifier 12.

【0004】オペアンプ13は加算器をなすものであ
り、このオペアンプ13の反転入力端子(加算器の入力
端子)に上述バンドパス出力及びローパス出力が供給さ
れうるようになっている。また、入力端子1からの入力
信号もこの反転入力端子に供給しうるようになってい
る。
The operational amplifier 13 forms an adder, and the inverting input terminal (input terminal of the adder) of the operational amplifier 13 can be supplied with the bandpass output and the lowpass output. The input signal from the input terminal 1 can also be supplied to the inverting input terminal.

【0005】オペアンプ4の出力信号すなわちバンドパ
ス出力のみをオペアンプ13に供給すれば出力端子2に
バンドパス出力を得ることができる。オペアンプ12の
出力信号すなわちローパス出力のみをオペアンプ13に
供給すれば、出力端子2にローパス出力を得ることがで
きる。
If only the output signal of the operational amplifier 4, that is, the bandpass output is supplied to the operational amplifier 13, the bandpass output can be obtained at the output terminal 2. If only the output signal of the operational amplifier 12, that is, the low-pass output is supplied to the operational amplifier 13, the low-pass output can be obtained at the output terminal 2.

【0006】また、入力信号およびバンドパス出力の双
方をオペアンプ13に供給すれば、両信号の位相が逆相
であるので、出力端子2にトラップ出力を得ることがで
きる。入力信号およびローパス出力の双方をオペアンプ
13に供給すれば同様にして出力端子2にハイパス出力
を得る。
If both the input signal and the bandpass output are supplied to the operational amplifier 13, the phases of both signals are opposite to each other, so that a trap output can be obtained at the output terminal 2. If both the input signal and the low-pass output are supplied to the operational amplifier 13, a high-pass output is similarly obtained at the output terminal 2.

【0007】[0007]

【発明が解決しようとする課題】ところで、このような
多目的フィルタでは、4個の高利得オペアンプを要す
る。すなわち、オペアンプ4,8,12,13である。
そして、これらオペアンプ4,8,12,13を抵抗器
やコンデンサでディスクリートに接続する必要がある。
このため構成が複雑となる。また、この多目的フィルタ
の特性は、オペアンプ4,8がそれぞれ構成する積分回
路の特性および帰還用の抵抗器11の値により決定され
る。具体的には抵抗器5,7,11およびコンデンサ
6,9の定数により決定される。そして、これら定数の
温度係数が大きいと、無視できない程度の温度特性をフ
ィルタが持つようになってしまう。したがって、抵抗器
5,7,11やコンデンサ6,9として温度係数の小さ
なもの、すなわち高価なものが必要となる。
By the way, such a multipurpose filter requires four high gain operational amplifiers. That is, the operational amplifiers 4, 8, 12, and 13.
Then, it is necessary to discretely connect these operational amplifiers 4, 8, 12, and 13 with resistors and capacitors.
Therefore, the structure becomes complicated. The characteristic of the multipurpose filter is determined by the characteristic of the integrating circuit formed by the operational amplifiers 4 and 8 and the value of the feedback resistor 11. Specifically, it is determined by the constants of the resistors 5, 7, 11 and the capacitors 6, 9. If the temperature coefficient of these constants is large, the filter has a temperature characteristic that cannot be ignored. Therefore, resistors 5, 7, 11 and capacitors 6, 9 having a small temperature coefficient, that is, expensive ones are required.

【0008】本発明はこのような事情を考慮してなされ
たものであり、構成が簡易であり、かつ伝達特性の温度
依存性の小さい積分回路を提供することを目的としてい
る。
The present invention has been made in consideration of such circumstances, and an object thereof is to provide an integrating circuit having a simple structure and having a small temperature dependence of the transfer characteristic.

【0009】[0009]

【課題を解決するための手段】本発明の積分回路によれ
ば、共通接続された第1,第2のトランジスタのエミッ
タに第1の定電流源を接続してなる第1の差動増幅器に
一対のダイオード負荷を接続し、上記第1のトランジス
タのベースに入力信号を供給し、上記第2のトランジス
タのベースに基準電圧を印加し、共通接続された第3,
第4のトランジスタのエミッタに第2の定電流源を接続
してなる第2の差動増幅器に上記一対のダイオード負荷
の両端に得られる対数変換された電圧を各々供給し、上
記第2の差動増幅器の一対の出力の一方をカレントミラ
ー回路を介してコンデンサに供給し、該コンデンサに並
列に上記第2の定電流源の値の1/2の電流値の第3の
定電流源を接続した積分回路であって、この積分回路を
集積回路によって構成し、この集積回路に外付けされた
抵抗によって上記第1,及び第2の定電流源の電流比を
制御して利得を制御する。
According to the integrating circuit of the present invention, the first differential amplifier is formed by connecting the first constant current source to the emitters of the first and second transistors commonly connected. A pair of diode loads are connected, an input signal is supplied to the base of the first transistor, a reference voltage is applied to the base of the second transistor, and the commonly connected third and third transistors are connected.
A logarithmically converted voltage obtained across the pair of diode loads is supplied to a second differential amplifier in which the emitter of the fourth transistor is connected to the second constant current source, and the second difference is supplied. One of a pair of outputs of the dynamic amplifier is supplied to a capacitor via a current mirror circuit, and a third constant current source having a current value 1/2 of the value of the second constant current source is connected in parallel to the capacitor. The integrated circuit is configured by an integrated circuit, and the gain is controlled by controlling the current ratio of the first and second constant current sources by a resistor externally attached to the integrated circuit.

【0010】[0010]

【作用】本発明積分回路によれば、共通接続したエミッ
タに第1の定電流源を接続してなる第1の差動増幅器Q
1 ,Q2 にダイオード負荷Q3 ,Q4 を接続し、該ダイ
オード負荷Q3 ,Q4 の両端に得られる対数変換された
電圧を、共通接続したエミッタに第2の定電流源を接続
してなる第2の差動増幅器Q5 ,Q6 に供給し、該第2
の差動増幅器Q5 ,Q6 の出力をカレントミラー回路3
7,Q7 を介してコンデンサ36に供給するようにした
ので、出力の信号成分のダイナミックレンジが大きくと
れる利点がある。また、集積回路に外付けした抵抗によ
って上記第1及び第2の定電流源の電流比(I1
2 )を制御して利得を制御することができる。
According to the integrating circuit of the present invention, the first differential amplifier Q is formed by connecting the first constant current source to the commonly connected emitters.
1 and Q 2 are connected to diode loads Q 3 and Q 4 , the logarithmically converted voltage obtained at both ends of the diode loads Q 3 and Q 4 is connected, and a common constant emitter is connected to a second constant current source. To the second differential amplifiers Q 5 and Q 6
Of the differential amplifiers Q 5 and Q 6 of the current mirror circuit 3
7, since the through Q 7 and then supplied to the capacitor 36, there is a dynamic range, it can be increased advantages of the signal component of the output. In addition, a current ratio (I 1 / I 2) of the first and second constant current sources is provided by a resistor externally attached to the integrated circuit.
I 2 ) can be controlled to control the gain.

【0011】[0011]

【実施例】以下、本発明積分回路の一実施例を適用した
多目的フィルタの一実施例について図2および図3を参
照しながら説明しよう。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a multipurpose filter to which an embodiment of the integrating circuit of the present invention is applied will be described below with reference to FIGS.

【0012】図2はこの実施例で用いる積分回路21を
示すもので、この図において、入力端子22をnpn型
トランジスタQ1 のベースに接続する。そして、このト
ランジスタQ1 を他のnpn型トランジスタQ2 に差動
接続する。すなわち、等価な抵抗器23,24を介して
トランジスタQ1 ,Q2 のそれぞれのエミッタを共通接
続し、この接続点をnpn型トランジスタQ8 のコレク
タに接続する。なお、トランジスタQ2 のベースには基
準電圧源25を接続する。
FIG. 2 shows an integrating circuit 21 used in this embodiment. In this figure, an input terminal 22 is connected to the base of an npn type transistor Q 1 . Then, this transistor Q 1 is differentially connected to another npn-type transistor Q 2 . That is, the emitters of the transistors Q 1 and Q 2 are commonly connected via equivalent resistors 23 and 24, and this connection point is connected to the collector of the npn-type transistor Q 8 . A reference voltage source 25 is connected to the base of the transistor Q 2 .

【0013】トランジスタQ8 は定電流回路(図3に4
1A,41Bで示す)をなすもである。すなわち、電源
端子26を抵抗器27を介してダイオード28のアノー
ドに接続し、そのカソードを抵抗器29を介して接地す
る。そして、ダイオード28のアノードをトランジスタ
8 のベースに接続し、そのエミッタを抵抗器30を介
して接地するものである。この定電流回路の定電流をI
1 とする。
The transistor Q 8 is a constant current circuit (see FIG.
1A and 41B). That is, the power supply terminal 26 is connected to the anode of the diode 28 via the resistor 27, and the cathode thereof is grounded via the resistor 29. Then, the anode of the diode 28 is connected to the base of the transistor Q 8 , and the emitter thereof is grounded via the resistor 30. The constant current of this constant current circuit is I
Set to 1 .

【0014】差動接続したトランジスタQ1 ,Q2 のそ
れぞれのコレクタにはnpn型トランジスタQ3 ,Q4
のエミッタを接続する。これらトランジスタQ3 ,Q4
のそれぞれのコレクタを電源端子26に接続し、それぞ
れのエミッタを電圧源31に接続する。これらトランジ
スタQ3 ,Q4 ではpn接合の順方向特性を利用して電
流を電圧に変換する。そしてそれぞれのエミッタにトラ
ンジスタQ1 ,Q2 のコレクタ電流に応じた電圧を得
る。
The collectors of the differentially connected transistors Q 1 and Q 2 have npn-type transistors Q 3 and Q 4, respectively.
Connect the emitter of. These transistors Q 3 , Q 4
Each collector of is connected to the power supply terminal 26, and each emitter of is connected to the voltage source 31. These transistors Q 3 and Q 4 convert current into voltage by utilizing the forward characteristic of the pn junction. Then, a voltage corresponding to the collector current of the transistors Q 1 and Q 2 is obtained at each emitter.

【0015】これらトランジスタQ3 ,Q4 のそれぞれ
のエミッタをnpn型トランジスタQ5 ,Q6 のそれぞ
れのベースに接続する。トランジスタQ5 ,Q6 も差動
接続する。すなわち、トランジスタQ5 ,Q6 のそれぞ
れのエミッタを共通接続し、この接続点をnpn型トラ
ンジスタQ9 のコレクタエミッタパスおよび抵抗器32
の直列回路を介して接地する。
The emitters of the transistors Q 3 and Q 4 are connected to the bases of the npn type transistors Q 5 and Q 6 , respectively. Transistors Q 5 and Q 6 are also differentially connected. That is, the emitters of the transistors Q 5 and Q 6 are commonly connected, and the connection point is connected to the collector-emitter path of the npn-type transistor Q 9 and the resistor 32.
Ground through the series circuit of.

【0016】このトランジスタQ9 も定電流回路(図3
に42A,42Bで示す)をなす。すなわち、電源端子
26を可変抵抗器33を介してダイオード34のアノー
ドに接続し、このダイオード34のカソードを抵抗器3
5を介して接地する。そして、このダイオード34のア
ノードをトランジスタQ9のベースに接続するのであ
る。この定電流回路の定電流をI2 とする。なお、上述
の回路についてはUSP3,676,789にその記載
がある。
This transistor Q 9 is also a constant current circuit (see FIG.
42A and 42B). That is, the power supply terminal 26 is connected to the anode of the diode 34 via the variable resistor 33, and the cathode of the diode 34 is connected to the resistor 3
Ground via 5. Then, the anode of the diode 34 is connected to the base of the transistor Q 9 . The constant current of this constant current circuit is I 2 . The above circuit is described in USP 3,676,789.

【0017】のちに述べるように、この定電流I2 と前
述の定電流I1 との比によってこの積分回路の利得が制
御される。この積分回路はIC(集積回路)によって構
成されるけれど、可変抵抗器33を外付けとしてこれを
調整し、これによって定電流I2 換言すれば積分回路の
利得を制御しうる。
As will be described later, the gain of the integrating circuit is controlled by the ratio of the constant current I 2 to the constant current I 1 described above. Although this integrating circuit is composed of an IC (integrated circuit), the variable resistor 33 is externally attached and adjusted, and thereby the constant current I 2, in other words, the gain of the integrating circuit can be controlled.

【0018】前述のトランジスタQ5 ,Q6 は、前段の
トランジスタQ3 ,Q4 のエミッタに得られた差動出力
を増幅するものであり、この増幅出力をカレントミラー
回路によってコンデンサ36に供給している。すなわ
ち、トランジスタQ5 のコレクタを順方向接続のダイオ
ード37を介して電源端子26に接続し、このダイオー
ド37のカソードをpnp型トランジスタQ7 のベース
に接続する。このトランジスタQ7 のエミッタを電源端
子26に接続し、そのコレクタをコンデンサ36の一端
に接続し、この接続点から出力端子38を導出する。そ
して、このコンデンサ36の他端を接地するのである。
The above-mentioned transistors Q 5 and Q 6 amplify the differential output obtained at the emitters of the transistors Q 3 and Q 4 in the previous stage, and the amplified output is supplied to the capacitor 36 by the current mirror circuit. ing. That is, the collector of the transistor Q 5 is connected to the power supply terminal 26 via the diode 37 connected in the forward direction, and the cathode of the diode 37 is connected to the base of the pnp type transistor Q 7 . The emitter of the transistor Q 7 is connected to the power supply terminal 26, the collector is connected to one end of the capacitor 36, and the output terminal 38 is led out from this connection point. Then, the other end of the capacitor 36 is grounded.

【0019】このコンデンサ36には定電流源39を並
列に接続する。この定電流源39の定電流はI2 /2で
ある。トランジスタQ6 のコレクタ電流、換言すればト
ランジスタQ7 のコレクタ電流の動作点電流はI2 /2
であるから、コンデンサ36にはトランジスタQ6 の信
号電流のみが供給される。
A constant current source 39 is connected in parallel to the capacitor 36. Constant current of the constant current source 39 is I 2/2. The collector current of the transistor Q 6, the operating point current of the collector current of the transistor Q 7 in other words I 2/2
Therefore, only the signal current of the transistor Q 6 is supplied to the capacitor 36.

【0020】このような積分回路では、要するに入力信
号Vinに応じた電流がコンデンサ36に供給され、そ
の両端電圧として入力信号Vinの積分出力を得る。
In such an integrating circuit, in short, a current corresponding to the input signal Vin is supplied to the capacitor 36, and an integrated output of the input signal Vin is obtained as a voltage across the capacitor 36.

【0021】このことを以下説明する。なお、以下の説
明に用いる電流値、電圧値等は図2に示すとおりであ
る。
This will be described below. The current values and voltage values used in the following description are as shown in FIG.

【0022】すなわち、トランジスタQ1 ,Q2 のコレ
クタ電流IC1,IC2であり、トランジスタQ3 ,Q4 のベースエミッタ間電
圧Vbe3 ,Vbe4 である。ただし、I0 は逆方向飽和電流、kはボルツマ
ン定数、Tは絶対温度、qは電子の電荷である。
That is, the collector currents I C1 and I C2 of the transistors Q 1 and Q 2 are And the base-emitter voltages V be3 and V be4 of the transistors Q 3 and Q 4 are Is. Here, I 0 is the reverse saturation current, k is the Boltzmann constant, T is the absolute temperature, and q is the electron charge.

【0023】そして、トランジスタQ5 ,Q6 のベース
電位Vb5,Vb6であり、この結果、トランジスタQ5 ,Q6 のベース間
電圧Vbbは数1になる。
The base potentials V b5 and V b6 of the transistors Q 5 and Q 6 are As a result, the base-to-base voltage V bb of the transistors Q 5 and Q 6 becomes the formula 1.

【0024】[0024]

【数1】 [Equation 1]

【0025】他方、トランジスタQ5 ,Q6 のコレクタ
電流の信号成分を+iout ,−iou t とすると、トラン
ジスタQ5 ,Q6 のベースエミッタ間電圧は であり、この点からトランジスタQ5 ,Q6 のベース間
電圧Vbbを求めると、数2になる
[0025] On the other hand, the transistors Q 5, Q 6 of the collector current of the signal components + i out, when the -i ou t, the base-emitter voltage of the transistor Q 5, Q 6 is From this point, when the base-to-base voltage V bb of the transistors Q 5 and Q 6 is obtained, the following equation 2 is obtained.

【数2】 [Equation 2]

【0026】以上の数1、数2から であり、この結果 が成立する。そして からI2 /I1 =r/Rであるから、数3を得る。From the above equations 1 and 2 And this result Is established. And From I 2 / I 1 = r / R, the following equation 3 is obtained.

【0027】[0027]

【数3】 [Equation 3]

【0028】となり、このことから出力端子38から積
分出力が得られることがわかる。
From this, it can be seen that an integrated output is obtained from the output terminal 38.

【0029】なお、上述の数3において、r,r′をI
Cの内部抵抗により構成すればr/r′の項の温度特性
を相殺することができる。この場合、単にコンデンサ3
6の容量Cと可変抵抗器33の抵抗値Rとの温度特性を
向上させるだけで、積分回路21の温度特性を向上させ
ることができる。
In the above equation 3, r and r'are I
If the internal resistance of C is used, the temperature characteristic of the term r / r 'can be canceled. In this case, simply use the capacitor 3
The temperature characteristics of the integrating circuit 21 can be improved only by improving the temperature characteristics of the capacitance C of 6 and the resistance value R of the variable resistor 33.

【0030】つぎに、このような積分回路21を用いた
本発明多目的フィルタの一実施例について図3を参照し
ながら説明する。本例は図2の積分回路21を2段縦続
接続するものであり、図3において図2と対応する箇所
には対応する符号を付してそれぞれの詳細説明を省略す
る。具体的には、初段の積分回路21Aに関連してAの
サフィックスを付し、後段の積分回路21Bに関連して
Bのサフィックスを付す。なお、この図3では図2のト
ランジスタQ8 が構成する定電流回路を41A,41B
で表わし、トランジスタQ9 が構成する定電流回路を4
2A,42Bで表わす。
Next, an embodiment of the multipurpose filter of the present invention using the integrating circuit 21 will be described with reference to FIG. In this example, the integrating circuit 21 of FIG. 2 is cascade-connected in two stages. In FIG. 3, the portions corresponding to those of FIG. 2 are designated by the corresponding reference numerals and detailed description thereof is omitted. Specifically, the suffix A is associated with the integrating circuit 21A in the first stage, and the suffix B is associated with the integrating circuit 21B in the subsequent stage. In FIG. 3, the constant current circuit formed by the transistor Q 8 of FIG.
The constant current circuit composed of the transistor Q 9 is
Represented by 2A and 42B.

【0031】図3において、43〜50は端子を示し、
これら端子43〜50から入力端子、出力端子を選定す
ることにより、所望のフィルタ特性を得る。このフィル
タ特性はローパスフィルタ、ハイパスフィルタ、バンド
パスフィルタおよびトラップの各特性である。
In FIG. 3, reference numerals 43 to 50 denote terminals,
A desired filter characteristic is obtained by selecting an input terminal and an output terminal from these terminals 43 to 50. The filter characteristics are low-pass filter, high-pass filter, band-pass filter, and trap characteristics.

【0032】本例では、端子43,44を抵抗器51,
52を介して初段の積分回路21Aのトランジスタ
1A,Q2Aのベースにそれぞれ接続する。この初段の積
分回路21Aのコンデンサ36Aの両端にはそれぞれ端
子45,46を接続する。そして、このコンデンサ36
Aのホットがわ一端にnpn型トランジスタ53のベー
スを接続し、このトランジスタ53のコレクタを電源端
子26に接続し、そのエミッタを定電流回路54を介し
て接地する。このトランジスタ53はエミッタフオロワ
回路をなすもので、そのエミッタを抵抗器60を介して
トランジスタQ2Aのベースに帰還するとともに抵抗器5
5を介して次段の積分回路21BのトランジスタQ1B
ベースに接続する。
In this example, the terminals 43 and 44 are connected to the resistor 51,
Via 52, they are respectively connected to the bases of the transistors Q 1A and Q 2A of the first-stage integrating circuit 21A. Terminals 45 and 46 are respectively connected to both ends of the capacitor 36A of the integrating circuit 21A of the first stage. And this capacitor 36
The base of the npn-type transistor 53 is connected to one end of the hot wire of A, the collector of the transistor 53 is connected to the power supply terminal 26, and the emitter thereof is grounded via the constant current circuit 54. This transistor 53 constitutes an emitter follower circuit, and its emitter is fed back to the base of the transistor Q 2A through the resistor 60 and the resistor 5
It is connected via 5 to the base of the transistor Q 1B of the integrating circuit 21B at the next stage.

【0033】次段の積分回路21BのトランジスタQ1B
には抵抗器56を介して端子47をも接続する。また、
次段の積分回路21Bのコンデンサ36Bの両端から端
子49,50をそれぞれ導出し、そのホットがわ一端に
エミッタフオロワ回路をなすトランジスタ57のベース
を接続する。このトランジスタ57のコレクタを電源端
子26に接続する。そして、そのエミッタを定電流回路
58を介して接地するとともに抵抗器59を介して初段
の積分回路21AのトランジスタQ1Aのベースに接続す
る。
Transistor Q 1B of the integrating circuit 21B at the next stage
A terminal 47 is also connected to the terminal via a resistor 56. Also,
Terminals 49 and 50 are derived from both ends of the capacitor 36B of the integrating circuit 21B at the next stage, and the base of the transistor 57 forming the emitter follower circuit is connected to one end of the hot wire. The collector of the transistor 57 is connected to the power supply terminal 26. Then, the emitter is grounded via the constant current circuit 58 and connected via the resistor 59 to the base of the transistor Q 1A of the integrating circuit 21A at the first stage.

【0034】つぎにこの実施例の動作について説明しよ
う。ここでは、まず図2の積分回路21について求めた
数3をこの図3について適用しておく。なお、信号電圧
1 〜V8 および抵抗値ra,ra′,rb,rb′,
rc,rc′は図示のとおりとする。
Next, the operation of this embodiment will be described. Here, the equation 3 obtained for the integrating circuit 21 of FIG. 2 is first applied to this FIG. The signal voltages V 1 to V 8 and the resistance values ra, ra ', rb, rb',
rc and rc 'are as illustrated.

【0035】初段の積分回路21Aにおいては、トラン
ジスタQ1Aのベースがわの入力電圧Vb1であり、トランジスタQ2Aのベースがわの入力電圧Vb2
である。これらは重ね合わせの理から求められる。そし
て、入力信号VinはVin=Vb1−Vb2である。した
がって、積分回路21Aの出力電圧、すなわちコンデン
サ36Aの両端間電圧V01は数4になる。
In the integrating circuit 21A at the first stage, the base voltage of the transistor Q 1A is the input voltage V b1. And the base of the transistor Q 2A is the input voltage V b2
But Is. These are obtained from the theory of superposition. The input signal Vin is Vin = Vb1Vb2 . Therefore, the output voltage of the integrating circuit 21A, that is, the voltage V 01 between both ends of the capacitor 36A is given by the equation 4.

【0036】[0036]

【数4】 [Equation 4]

【0037】ただし、 とした。また、この場合数5が成立する。However, And Further, in this case, Expression 5 is established.

【0038】[0038]

【数5】 [Equation 5]

【0039】である。同様にして次段の積分回路21B
については数6、数7が成立する。
[0039] Similarly, the integration circuit 21B of the next stage
For, the equations 6 and 7 hold.

【0040】[0040]

【数6】 [Equation 6]

【0041】[0041]

【数7】 [Equation 7]

【0042】が成立する。ただし、V02はコンデンサ3
6Bの両端間電圧であり、 とした。
Is satisfied. However, V 02 is capacitor 3
Is the voltage across 6B, And

【0043】つぎに、端子43〜50の選定によりどの
ようなフィルタ特性を得られるかについて説明する。
Next, what kind of filter characteristics can be obtained by selecting the terminals 43 to 50 will be described.

【0044】(1) 端子50を入力端子、端子45を
出力端子とした場合。
(1) When the terminal 50 is the input terminal and the terminal 45 is the output terminal.

【0045】すなわち、V7 =Vout ,V6 =Vinの場
合である。なお、V1 ,V2 ,V3 ,V4 ,V5 =0と
しておく。これらV1〜V7 を数4、数5に代入して を得、これから数8を得る。
That is, this is the case where V 7 = V out and V 6 = V in . Note that V 1 , V 2 , V 3 , V 4 , and V 5 = 0. Substituting these V 1 to V 7 into Equation 4 and Equation 5, From which we obtain the number 8.

【0046】[0046]

【数8】 [Equation 8]

【0047】同様にV1 〜V7 を数6、数7に代入する
ことにより数9を得る。
Similarly, by substituting V 1 to V 7 into the equations 6 and 7, the equation 9 is obtained.

【0048】[0048]

【数9】 [Equation 9]

【0049】そして、この数9を前の数8に代入して整
理して を得る。このことから出力端子としての端子45からバ
ンドパス出力を得ることがわかる。
Then, by substituting this equation 9 into the previous equation 8, To get From this, it can be seen that a bandpass output is obtained from the terminal 45 as an output terminal.

【0050】(2) 端子46,48を入力端子、端子
45を出力端子とした場合。
(2) When terminals 46 and 48 are input terminals and terminal 45 is an output terminal.

【0051】すなわち、V7 =Vout ,V3 =V5 =V
inの場合である。なお、V1 ,V2 ,V4 ,V6 =0と
しておく。これらV1〜V7 を数4、数5に代入して を得、これらから数10を得る。
That is, V 7 = V out , V 3 = V 5 = V
This is the case for in. Note that V 1 , V 2 , V 4 , and V 6 = 0. Substituting these V 1 to V 7 into Equation 4 and Equation 5, And obtain the number 10 from them.

【0052】[0052]

【数10】 [Equation 10]

【0053】同様にしてV1 〜V7 を数6、数7に代入
して数11を得る。
Similarly, by substituting V 1 to V 7 into Equations 6 and 7, Equation 11 is obtained.

【0054】[0054]

【数11】 この数11を数10に代入して整理し を得る。このことからこの場合には出力端子としての端
子45からトラップ出力を得ることがわかる。
[Equation 11] Substituting this number 11 into the number 10 To get From this, it can be seen that in this case, the trap output is obtained from the terminal 45 as the output terminal.

【0055】(3) 端子48を入力端子、端子45を
出力端子とした場合。
(3) When the terminal 48 is the input terminal and the terminal 45 is the output terminal.

【0056】すなわち、V7 =Vout ,V5 =Vinとし
た場合である。なお、V1 ,V2 ,V3 ,V4 ,V6
0としておく。これらV1 〜V7 を数4、数5に代入し
を得、これらから数12を得る
That is, this is the case where V 7 = V out and V 5 = V in . Note that V 1 , V 2 , V 3 , V 4 , V 6 =
Set to 0. Substituting these V 1 to V 7 into Equation 4 and Equation 5, And get the number 12 from these

【0057】[0057]

【数12】 [Equation 12]

【0058】同様にしてV1 〜V7 を数6、数7に代入
して数13を得る。
Similarly, by substituting V 1 to V 7 into Equations 6 and 7, Equation 13 is obtained.

【0059】[0059]

【数13】 [Equation 13]

【0060】この数13を数12に代入して整理し を得る。このことから、この場合には出力端子としての
端子45からローパス出力を得ることがわかる。
By substituting this equation 13 into the equation 12, To get From this, it can be seen that in this case, the low-pass output is obtained from the terminal 45 as the output terminal.

【0061】(4) 端子44を入力端子、端子45を
出力端子とした場合。
(4) When the terminal 44 is the input terminal and the terminal 45 is the output terminal.

【0062】すなわち、V7 =Vout ,V2 =Vinとし
た場合である。なお、V1 ,V3 ,V4 ,V5 ,V6
0としておく。
That is, this is the case where V 7 = V out and V 2 = V in . Note that V 1 , V 3 , V 4 , V 5 , V 6 =
Set to 0.

【0063】これらV1 〜V7 を数4、数5に代入して を得、これらから数14を得る。Substituting these V 1 to V 7 into the equations 4 and 5, And obtain the number 14 from these.

【0064】[0064]

【数14】 [Equation 14]

【0065】同様にしてV1 〜V7 を数6、数7に代入
して数15を得る。
Similarly, by substituting V 1 to V 7 into the equations 6 and 7, the equation 15 is obtained.

【0066】[0066]

【数15】 [Equation 15]

【0067】この数15を数14に代入して整理し を得る。このことから、この場合には出力端子としての
端子45からバンドパス出力を得ることがわかる。
By substituting this equation 15 into the equation 14, To get From this, it can be seen that in this case, a bandpass output is obtained from the terminal 45 as an output terminal.

【0068】なお、この場合に出力端子としての初段の
積分回路21AのトランジスタQ2Aのベースを選定すれ
ばトラップ出力を得る。すなわち、この場合、Vout
b′V7 +bV2 となり、この式をVout =V7 のかわ
りに上述の各式に代入すれば を得る。このことから、この場合にはトラップ出力をも
得ることがわかる。
In this case, a trap output is obtained by selecting the base of the transistor Q 2A of the first-stage integrating circuit 21A as the output terminal. That is, in this case, V out =
b′V 7 + bV 2 , and substituting this equation for each of the above equations instead of V out = V 7 To get From this, it can be seen that the trap output is also obtained in this case.

【0069】以上述べたように、本例によれば入力端子
および出力端子の選定により種々のフィルタ特性を得る
ことができる。この場合、前述のようにオペアンプや各
種CR回路網をディスクリートに接続する必要がなく、
極めて構成を簡略化しうる。また、各フィルタ特性にお
ける伝達関数は積分回路21A,21Bの特性S1 ,S
2 やra,ra′,rb,rb′,rc,rc′によっ
て決まり、このことは、これら伝達関数の温度特性がI
C化により極めて向上することを意味する。部品選定上
は単にコンデンサ36A,36Bや可変抵抗器33に留
意するのみでよい。
As described above, according to this example, various filter characteristics can be obtained by selecting the input terminal and the output terminal. In this case, it is not necessary to discretely connect the operational amplifier and various CR network as described above,
The configuration can be extremely simplified. Further, the transfer function in each filter characteristic is the characteristics S 1 and S of the integrating circuits 21A and 21B.
2 and ra, ra ', rb, rb', rc, rc ', which means that the temperature characteristics of these transfer functions are I
It means that it becomes extremely improved by conversion to C. When selecting components, it is only necessary to pay attention to the capacitors 36A and 36B and the variable resistor 33.

【0070】なお、本発明は上述実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更が可
能である。
The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the spirit of the invention.

【0071】[0071]

【発明の効果】本発明積分回路によれば、共通接続した
エミッタに第1の定電流源を接続してなる第1の差動増
幅器にダイオード負荷を接続し、該ダイオード負荷の両
端に得られる対数変換された電圧を、共通接続したエミ
ッタに第2の定電流源を接続してなる第2の差動増幅器
に供給し、第2の差動増幅器の一対の出力の一方をその
ままカレントミラー回路を介して取り出しているので、
出力の信号成分のダイナミックレンジが大きく取れる利
点がある。また外付けした抵抗によって上記第1及び第
2の定電流源の電流比を制御することにより利得を制御
することができるという効果が得られる。
According to the integrating circuit of the present invention, a diode load is connected to a first differential amplifier having a first constant current source connected to a commonly connected emitter, and a diode load is provided across the diode load. The logarithmically converted voltage is supplied to a second differential amplifier in which a commonly connected emitter is connected to a second constant current source, and one of the pair of outputs of the second differential amplifier is directly used as a current mirror circuit. Because it is taken out through
There is an advantage that the dynamic range of the output signal component can be made large. Further, there is an effect that the gain can be controlled by controlling the current ratio of the first and second constant current sources by the externally attached resistor.

【0072】特に、この積分回路を2段従属接続した回
路は、簡易な構成で、温度特性に優れた多目的フィルタ
として有用である。
In particular, the circuit in which the integrating circuits are cascade-connected in two stages has a simple structure and is useful as a multipurpose filter excellent in temperature characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の技術による積分回路が適用された多目的
フィルタを示す回路である。
FIG. 1 is a circuit showing a multipurpose filter to which an integrating circuit according to a conventional technique is applied.

【図2】本発明積分回路の一実施例を示す回路図であ
る。
FIG. 2 is a circuit diagram showing an embodiment of an integrating circuit of the present invention.

【図3】図2例による積分回路が適用された多目的フィ
ルタを示す回路図である。
FIG. 3 is a circuit diagram showing a multipurpose filter to which an integrating circuit according to the example of FIG. 2 is applied.

【符号の説明】[Explanation of symbols]

21 積分回路 36 コンデンサ 37 Q7 カレントミラー回路となすダイオードとト
ランジスタ Q1 ,Q2 差動増幅器となすトランジスタ Q3 ,Q4 差動増幅器となすトランジスタ
21 Integrator circuit 36 Capacitor 37 Q 7 Diode and transistor forming current mirror circuit Q 1 and Q 2 Transistor forming differential amplifier Q 3 and Q 4 Transistor forming differential amplifier

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 共通接続された第1,第2のトランジス
タのエミッタに第1の定電流源を接続してなる第1の差
動増幅器に一対のダイオード負荷を接続し、上記第1の
トランジスタのベースに入力信号を供給し、上記第2の
トランジスタのベースに基準電圧を印加し、共通接続さ
れた第3,第4のトランジスタのエミッタに第2の定電
流源を接続してなる第2の差動増幅器に上記一対のダイ
オード負荷の両端に得られる対数変換された電圧を各々
供給し、上記第2の差動増幅器の一対の出力の一方をカ
レントミラー回路を介してコンデンサに供給し、該コン
デンサに並列に上記第2の定電流源の値の1/2の電流
値の第3の定電流源を接続した積分回路であって、この
積分回路を集積回路によって構成し、この集積回路に外
付けされた抵抗によって上記第1,及び第2の定電流源
の電流比を制御して利得を制御する積分回路。
1. A pair of diode loads are connected to a first differential amplifier, which is formed by connecting a first constant current source to the emitters of commonly connected first and second transistors, and the first transistor is connected to the first differential amplifier. A second constant current source connected to the emitters of the commonly connected third and fourth transistors by supplying an input signal to the base of the second transistor, applying a reference voltage to the base of the second transistor, The logarithmic-converted voltage obtained across the pair of diode loads, and one of the pair of outputs of the second differential amplifier is supplied to the capacitor via the current mirror circuit. An integrated circuit in which a third constant current source having a current value of 1/2 of the value of the second constant current source is connected in parallel to the capacitor, and the integrated circuit is configured by an integrated circuit. With an external resistor Thus, an integrator circuit for controlling the gain by controlling the current ratio of the first and second constant current sources.
JP3323414A 1991-12-06 1991-12-06 Integrator circuit Expired - Lifetime JPH0795665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3323414A JPH0795665B2 (en) 1991-12-06 1991-12-06 Integrator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3323414A JPH0795665B2 (en) 1991-12-06 1991-12-06 Integrator circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57043092A Division JPS58161413A (en) 1982-03-18 1982-03-18 Multi-purpose filter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP24450396A Division JP2737754B2 (en) 1996-09-17 1996-09-17 Filter circuit

Publications (2)

Publication Number Publication Date
JPH057126A JPH057126A (en) 1993-01-14
JPH0795665B2 true JPH0795665B2 (en) 1995-10-11

Family

ID=18154435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3323414A Expired - Lifetime JPH0795665B2 (en) 1991-12-06 1991-12-06 Integrator circuit

Country Status (1)

Country Link
JP (1) JPH0795665B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104193977B (en) * 2014-08-21 2016-05-18 梧州市嘉盈树胶有限公司 The preparation method of rosin modified alkyd resin

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161711A (en) * 1980-05-17 1981-12-12 Sony Corp Filter circuit

Also Published As

Publication number Publication date
JPH057126A (en) 1993-01-14

Similar Documents

Publication Publication Date Title
JP3333239B2 (en) Variable gain circuit
JP2766264B2 (en) Differential amplifier circuit
JPH0775289B2 (en) Transconductance amplifier circuit
US5148121A (en) Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit
JPH0570966B2 (en)
JPH01152805A (en) Amplifier
JPH0795665B2 (en) Integrator circuit
JP2737754B2 (en) Filter circuit
JPH0817306B2 (en) Filter circuit
JPS5934169Y2 (en) amplifier circuit
JPH0817310B2 (en) Low pass filter circuit
JPS6154286B2 (en)
JPH0817305B2 (en) Trap filter circuit
JPH0817308B2 (en) Bandpass filter circuit
JPH0817309B2 (en) Trap filter circuit
JPH0817307B2 (en) Bandpass filter circuit
JPH07154202A (en) Multi-purpose filter
JP2661358B2 (en) Level shift circuit
JPH0462608B2 (en)
JP2566596Y2 (en) Active filter
JPS5829621Y2 (en) signal conversion circuit
JPH0630425B2 (en) Wideband variable gain amplifier circuit
JPH0233387Y2 (en)
JP2741103B2 (en) Filter circuit
JPS6121857Y2 (en)