JPH0793690B2 - Vertical shift circuit - Google Patents
Vertical shift circuitInfo
- Publication number
- JPH0793690B2 JPH0793690B2 JP2106193A JP10619390A JPH0793690B2 JP H0793690 B2 JPH0793690 B2 JP H0793690B2 JP 2106193 A JP2106193 A JP 2106193A JP 10619390 A JP10619390 A JP 10619390A JP H0793690 B2 JPH0793690 B2 JP H0793690B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- signal
- counter
- circuit
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機、ビテオプロジェクター
に於いて、受像した画像を任意にソフトウェアにより、
上下方向(垂直方向)に移動を可能とした垂直シフト回
路に関する。Description: TECHNICAL FIELD The present invention relates to a television receiver, a video projector, and a received image, optionally by software,
The present invention relates to a vertical shift circuit that can move in the vertical direction (vertical direction).
従来の技術 近年、テレビジョン受像機のなかでも投射型のビデオプ
ロジェクター(以下VPSと略す)が、大画面指向の流れ
に乗って注目され始めている。2. Description of the Related Art In recent years, projection type video projectors (hereinafter abbreviated as VPS) among television receivers have begun to attract attention due to the trend toward large screens.
第3図は、VPSの概略ブロック図を示すものである。図
中1はビデオ信号を輝度信号と色信号に分離するY/C分
離回路、2は輝度信号Yを増幅する映像増幅回路、3は
色信号よりI,Q又は色差信号へ戻す色復調回路、4はRGB
信号を得るためのマトリクス回路、5〜7はRGBの陰極
線管(以下CRTと略す)、8〜10はCRT5〜7の光を収束
するレンズ、11はビデオ信号より同期信号を得る同期分
離回路、12は垂直偏向回路、13は水平偏向と、高圧を発
生する水平偏向回路、14は投射された映像を映し出すス
クリーンである。FIG. 3 shows a schematic block diagram of the VPS. In the figure, 1 is a Y / C separation circuit that separates a video signal into a luminance signal and a chrominance signal, 2 is a video amplifier circuit that amplifies the luminance signal Y, 3 is a color demodulation circuit that returns a color signal to an I, Q or color difference signal, 4 is RGB
Matrix circuit for obtaining signals, 5 to 7 are RGB cathode ray tubes (hereinafter abbreviated as CRT), 8 to 10 are lenses for converging light of CRTs 5 to 7, 11 is a sync separation circuit for obtaining a sync signal from a video signal, Reference numeral 12 is a vertical deflection circuit, 13 is a horizontal deflection circuit that generates horizontal deflection and high voltage, and 14 is a screen that displays a projected image.
以上のように構成されたVPSについて、以下その動作を
簡単に説明する。The operation of the VPS configured as described above will be briefly described below.
入力されたビデオ信号は、Y/C分離回路1に入力され映
像信号でも輝度成分を表すY信号、色成分を表すC信号
とに分離され、Y信号は映像信号増幅回路2を、C信号
は復調するため色復調回路3を経てそれぞれマトリクス
回路4へ入力され、RGBの原色信号に変換され、CRT5〜
7を駆動する。一方同期関係は、同期分離回路11により
映像信号と分離され1つは垂直偏向回路12に入り垂直方
向の、もう1つは水平偏向回路13に入り水平方向の走査
を行う為の信号を出力する。なお、水平偏向回路13は高
圧発生も含んでいる。The input video signal is input to the Y / C separation circuit 1 and separated into a Y signal representing a luminance component and a C signal representing a color component even in the video signal. The Y signal is supplied to the video signal amplifier circuit 2 and the C signal is supplied to the C signal. For demodulation, the signals are input to the matrix circuit 4 via the color demodulation circuit 3 and converted into RGB primary color signals.
Drive 7 On the other hand, the synchronization relationship is separated from the video signal by the sync separation circuit 11, one of which enters the vertical deflection circuit 12 and the other of which enters the horizontal deflection circuit 13 and outputs a signal for performing horizontal scanning. . The horizontal deflection circuit 13 also includes high voltage generation.
CRT5〜7に映し出された映像はレンズ8〜10によりスク
リーン14に投射され大きな映像を再現することになる。The images projected on the CRTs 5 to 7 are projected on the screen 14 by the lenses 8 to 10 to reproduce a large image.
以上のようなVPSに於いて以下の機能を有することがで
きる。The VPS as described above can have the following functions.
第4図のように通常NTSC方式のビデオ信号は、4:3の縦
横比になっているがビデオソースには映画のように上下
の欠けたシネマサイズ等の映像がある。As shown in FIG. 4, the video signal of the normal NTSC system has an aspect ratio of 4: 3, but the video source has an image such as a movie with a missing top and bottom like a movie.
この様な場合には第5図のように、例えば縦方向を一定
として横のスクリーンサイズを可変とし、上下の欠けた
映像を縦一杯に伸張し、同比率で横に伸張して上下の欠
けのない迫力のある映像を楽しむことができる機能が考
えられている。In such a case, as shown in FIG. 5, for example, the horizontal screen size is made variable while keeping the vertical direction constant, the vertically missing image is expanded vertically to the full extent, and horizontally expanded at the same ratio to obtain the vertically missing image. It is considered to have a function that allows you to enjoy powerful images that do not.
この伸張の手段としては、水平・垂直の偏向電流を変え
る(振幅を変える)事で可能である。The expansion can be performed by changing the horizontal / vertical deflection current (changing the amplitude).
ここで問題となるのは画像の垂直の位置である。上下の
欠けた映像ソースは有効画面の上下位置が常に一定とい
うことは無くスクリーンに拡大すると上、又は下側に片
寄ってしまう。The problem here is the vertical position of the image. The vertical position of the effective screen is not always constant in a video source with a missing top and bottom, and when it is enlarged to the screen, the video source is offset to the top or bottom.
そこで第6図の様に垂直同期信号を単安定マルチバイブ
レータ(以下M・Mと略す)を用いて遅延させ映像信号
との相対位置を変えることで上下に片寄りを吸収できる
ことになる。Therefore, as shown in FIG. 6, the vertical synchronizing signal is delayed by using a monostable multivibrator (hereinafter abbreviated as MM) to change the relative position with respect to the video signal, so that the vertical deviation can be absorbed.
第7図にそのタイミングチャートを示す。FIG. 7 shows the timing chart.
第一のM・M21は画像の移動の下限を決める一定のパル
ス幅V1を、第2のM・M22は上下の移動量を決める可変
パルス幅V2を、第3のM・M23は垂直同期信号Vsと同一
パルス幅Voをそれぞれ発生させるためのものである。The first M / M21 is a constant pulse width V1 that determines the lower limit of image movement, the second M / M22 is a variable pulse width V2 that determines the vertical movement amount, and the third M / M23 is a vertical synchronization signal. It is for generating the same pulse width Vo as Vs.
通常は垂直同期信号を1フィールド遅延させておき必要
に応じて位置調整をR2にて行い、映像信号との相対位置
を変えることにより垂直位置が変わることになる。Normally, the vertical synchronization signal is delayed by one field, and the position is adjusted at R2 if necessary, and the vertical position is changed by changing the relative position to the video signal.
発明が解決しようとする課題 しかるに従来例においては、ボリュウムを用いて調整す
るため離れた位置からのリモートコントロールや、設定
した位置を複数覚えることができないと言う課題があ
る。Problems to be Solved by the Invention However, in the conventional example, there is a problem that it is not possible to perform remote control from a distant position or to remember a plurality of set positions because adjustment is performed using a volume.
課題を解決するための手段 上記課題を解決するために、本発明の垂直シフト回路は
M・Mを水平パルスを計数するプリセット可能なカウン
タに置き換え、このプリセット値をマイクロコンピュー
タで設定可能とすることにより実現するものである。Means for Solving the Problems In order to solve the above problems, the vertical shift circuit of the present invention replaces MM with a presettable counter that counts horizontal pulses, and this preset value can be set by a microcomputer. It is realized by.
作用 本発明は、上記の構成とすることにより通常の視聴位置
からでも拡大投射したときに画面位置がずれたとしても
リモコンで垂直位置を調整することができ、またその垂
直位置を記憶することもできる。With the above-described configuration, the present invention allows the vertical position to be adjusted by the remote controller even if the screen position is shifted from the normal viewing position even when enlarged projection is performed, and the vertical position can be stored. it can.
実施例 以下、本発明の一実施例について図面を参照しながら説
明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例に於ける垂直シフト回路のブ
ロック図を示したものである。FIG. 1 is a block diagram of a vertical shift circuit according to an embodiment of the present invention.
21は一定値(たとえば255)計数するとキャリーC1を出
力するカウンタ、22はキャリーC1によりマイクロコンピ
ュータからのプリセット値をロードし、プリセット値ま
たは最大計数値からプリセット値を引いた値を計数しキ
ャリーC2を出力するカウンタ、23はプリセットカウンタ
22のキャリー出力C2でリセットされカウンタ出力Qd(1/
16)でセットされV0を出力するフリップフロップであ
る。21 is a counter that outputs a carry C1 when counting a constant value (for example, 255), 22 is a carry C1 that loads a preset value from a microcomputer, and counts a preset value or a maximum count value minus the preset value and carries C2 , 23 is a preset counter
The counter output Qd (1 /
It is a flip-flop that is set in 16) and outputs V0.
以上のように構成された垂直シフト回路において、以下
その動作について説明する。The operation of the vertical shift circuit configured as described above will be described below.
カウンタ21は垂直同期信号Vsにてリセットされ、水平パ
ルス2H(フィールドでずれないよう2倍の水平周波数を
使用している。)を計数する。このカウンタ21は、垂直
同期信号Vsの約1/2の位置にキャリーC1が出力されるよ
うに、回路を簡単にするため8ビットカウンタにしてい
る。The counter 21 is reset by the vertical synchronizing signal Vs, and counts the horizontal pulse 2H (the double horizontal frequency is used so as not to shift in the field). The counter 21 is an 8-bit counter in order to simplify the circuit so that the carry C1 is output at a position about 1/2 of the vertical synchronizing signal Vs.
カウンタ22にはマイクロコンピュータよりのデータが入
力されており、カウンタ21のキャリー出力C1によりロー
ドされる。カウンタ22は511まで計数できるカウンタ
(9ビット)で、このロードされたデータをプリセット
値として、この値から計数を始め511になるとキャリーC
2を出力する。Data from the microcomputer is input to the counter 22, which is loaded by the carry output C1 of the counter 21. The counter 22 is a counter (9 bits) capable of counting up to 511, and when this loaded data is used as a preset value and counting starts from this value, the carry C
Output 2
このキャリーC2でフリップフロップ23をリセットし、カ
ウンタ22のQdでセットすることによりVoパルスが得られ
る。A Vo pulse is obtained by resetting the flip-flop 23 with this carry C2 and setting it with Qd of the counter 22.
ここで通常、1Vsは525H(2倍の水平周波数で)あり、
カウンタ21で255計数しているのでプリセット値を270に
して置けば第2図aに示すように元の垂直同期信号Vsと
同じ位置に出力信号Voが得られる。また、プリセット値
をこの値より大きくすれば第2図bに示すように出力信
号Voは垂直同期信号Vsに対して遅れ、画面は上に、小さ
くすれば第2図Cに示すようにVoは垂直同期信号Vsに対
して進み、画面は下に移動する。Where 1Vs is usually 525H (at twice the horizontal frequency),
Since the counter 21 counts 255, if the preset value is set to 270, the output signal Vo can be obtained at the same position as the original vertical synchronizing signal Vs as shown in FIG. If the preset value is made larger than this value, the output signal Vo is delayed with respect to the vertical synchronizing signal Vs as shown in FIG. 2b, the screen is upward, and if it is made smaller, Vo is delayed as shown in FIG. 2C. The screen moves downward with respect to the vertical synchronizing signal Vs.
以上の構成によれば、マイクロコンピュータによりカウ
ンタ22のプリセット値を変えることによってVo出力をVs
に対して自由に設定でき、このVoを垂直同期信号として
使用すれば映像画面が相対的に動くことになり、リモー
トコントロールすることが可能となる。またその時のプ
リセツト値をメモリすれば画面位置を覚えることもでき
るようになる。According to the above configuration, the Vo output is changed to Vs by changing the preset value of the counter 22 by the microcomputer.
Can be set freely, and if this Vo is used as a vertical synchronizing signal, the video screen will move relative to it, and remote control will be possible. Also, if the preset value at that time is stored in memory, the screen position can be remembered.
発明の効果 以上のように本発明によれば、拡大投射したときにスク
リーンから映像がはみ出ても垂直の位置の調整を簡単に
することができる。EFFECTS OF THE INVENTION As described above, according to the present invention, it is possible to easily adjust the vertical position even when an image is projected from the screen when enlarged projection is performed.
またメモリできるので通常の位置を覚えて置けば、上下
にずらしてもすぐ元に戻すこともできる。Also, since it can be stored in memory, if you keep it in a normal position, you can immediately restore it even if you move it up or down.
第1図は本発明の一実施例における垂直シフト回路のブ
ロック図、第2図はそのタイミング図、第3図は従来例
の映像表示装置のブロック図、第4図は上下の欠けた映
像を表示した図、第5図は第4図を拡大した表示例を示
す図、第6図は従来例の垂直シフト回路の回路図、第7
図はそのタイミング図である。 21……カウンタ、22……プリセットカウンタ、23……フ
リップフロップ。FIG. 1 is a block diagram of a vertical shift circuit according to an embodiment of the present invention, FIG. 2 is a timing diagram thereof, FIG. 3 is a block diagram of a conventional image display device, and FIG. FIG. 5 is a displayed diagram, FIG. 5 is a diagram showing an enlarged display example of FIG. 4, FIG. 6 is a circuit diagram of a conventional vertical shift circuit, and FIG.
The figure is the timing diagram. 21 …… counter, 22 …… preset counter, 23 …… flip-flop.
Claims (1)
に復調する手段と得られた垂直同期信号により画面の垂
直表示位置の移動量の最下端を決める第1のカウンタに
よる遅延回路と、 第1の遅延回路の出力を受けて垂直の移動量の上端を決
める為、ソフトウエアによるデータ設定により移動量を
可変できるカウンタによる第2の遅延回路を有し、 通常は、前記垂直同期信号を丁度1フィールド遅延する
様に前記第2の遅延回路にデータを設定して置き、調整
が必要な時にはソフトウエアにより前記第2の遅延回路
に設定するデータを変えることにより映出された画像を
上下に移動させるようにしたことを特徴とする垂直シフ
ト回路。1. A delay circuit using a first counter for determining a lower limit of a moving amount of a vertical display position of a screen by means for demodulating a television signal into a primary color signal and a synchronizing signal, and the obtained vertical synchronizing signal. In order to determine the upper end of the vertical movement amount in response to the output of the delay circuit of No. 2, a second delay circuit with a counter that can change the movement amount by data setting by software is provided. Data is set and placed in the second delay circuit so as to be field-delayed, and when adjustment is required, the data set in the second delay circuit is changed by software to move the projected image up and down. A vertical shift circuit characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2106193A JPH0793690B2 (en) | 1990-04-20 | 1990-04-20 | Vertical shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2106193A JPH0793690B2 (en) | 1990-04-20 | 1990-04-20 | Vertical shift circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH043662A JPH043662A (en) | 1992-01-08 |
JPH0793690B2 true JPH0793690B2 (en) | 1995-10-09 |
Family
ID=14427349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2106193A Expired - Fee Related JPH0793690B2 (en) | 1990-04-20 | 1990-04-20 | Vertical shift circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0793690B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW220024B (en) * | 1992-01-08 | 1994-02-01 | Thomson Consumer Electronics | |
US5262864A (en) * | 1992-07-10 | 1993-11-16 | Thomson Consumer Electronics, Inc. | Frame based vertical panning system |
US5294987A (en) * | 1992-07-10 | 1994-03-15 | Thomson Consumer Electronics, Inc. | Field to field vertical panning system |
US5712186A (en) * | 1996-06-12 | 1998-01-27 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
JP3050179B2 (en) * | 1997-08-22 | 2000-06-12 | 日本電気株式会社 | Vertical timing signal generation circuit |
JP3840803B2 (en) * | 1998-05-26 | 2006-11-01 | ソニー株式会社 | Signal processing device |
JP4646090B2 (en) * | 2000-02-15 | 2011-03-09 | 株式会社ヤマナカ | 梳 鋏 |
JP4540246B2 (en) * | 2001-04-03 | 2010-09-08 | 三洋電機株式会社 | Deflection circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61140668U (en) * | 1985-02-20 | 1986-08-30 | ||
JPH01153775U (en) * | 1988-04-18 | 1989-10-23 |
-
1990
- 1990-04-20 JP JP2106193A patent/JPH0793690B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH043662A (en) | 1992-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2039143C (en) | Convergence control system for multiple vertical formats | |
JPH06141351A (en) | Signal generator | |
US5414463A (en) | Video cameras capable of switching an aspect ratio and view finders for use in the same | |
JP3847826B2 (en) | Subtitle data display control device | |
JPH0793690B2 (en) | Vertical shift circuit | |
JP3011224B2 (en) | Display device | |
JP2670102B2 (en) | Video signal processing circuit in projection TV | |
JP3768414B2 (en) | How to pan an image vertically | |
JPS6359191A (en) | Digital convergence device | |
US5523789A (en) | High definition television monitor for displaying video images reproduced from normal standard video signals | |
US6046782A (en) | Color image display apparatus using rotary color filters and field memories | |
JP2502516B2 (en) | Convergence automatic adjustment device | |
JP2998156B2 (en) | Television receiver | |
JP3237783B2 (en) | Dual screen TV receiver | |
JPH06245093A (en) | Television receiver corresponding to wide aspect | |
JP3263849B2 (en) | Display device | |
JP3302024B2 (en) | Static convergence circuit | |
JP2849746B2 (en) | Image display device | |
JPH0666952B2 (en) | Digital convergence device | |
JP2844675B2 (en) | Television receiver | |
KR100245522B1 (en) | Apparatus and method for positioning sub-picure area of video processing system | |
JPH0358690A (en) | Television signal converter | |
JPH0468668A (en) | Vertical mask circuit | |
JPH0810914B2 (en) | Video signal processing device | |
JPH066636A (en) | Video blanking circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090308 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100308 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |