JPH079105Y2 - Automatic range circuit - Google Patents
Automatic range circuitInfo
- Publication number
- JPH079105Y2 JPH079105Y2 JP1985068564U JP6856485U JPH079105Y2 JP H079105 Y2 JPH079105 Y2 JP H079105Y2 JP 1985068564 U JP1985068564 U JP 1985068564U JP 6856485 U JP6856485 U JP 6856485U JP H079105 Y2 JPH079105 Y2 JP H079105Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- range
- level
- limit level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案はオートレンジ回路に関し、さらに詳しく言え
ば、計測器などによって被測定信号のレベルなどを測る
場合に、入力レベルの大小に応じて測定レンジが自動的
に切り替えられるオートレンジ回路に関するものであ
る。[Detailed Description of the Invention] [Industrial field of application] The present invention relates to an auto-ranging circuit, and more specifically, when measuring the level of a signal under measurement with a measuring instrument, etc. The present invention relates to an autoranging circuit whose range is automatically switched.
いくつかの測定レンジが設けられている計測器で、被測
定信号の電圧レベルや電流レベルを測る場合に、計測器
によっては、入力信号の大小に応じて自動的にレンジが
切り替えられるいわゆるオートレンジ回路を備えたもの
がある。When measuring the voltage level or current level of a signal under measurement with a measuring instrument that has several measurement ranges, depending on the measuring instrument, the range can be automatically switched depending on the magnitude of the input signal. Some have a circuit.
従来、この種のオートレンジ回路はシフトレジスタなど
で構成されている。すなわち、そのクロック入力端子に
レンジアップ信号もしくはレンジダウン信号が入力され
ると、それに応じて出力がシフトされてレンジ切り替え
が行なわれる。Conventionally, this kind of auto-ranging circuit is composed of a shift register or the like. That is, when a range up signal or a range down signal is input to the clock input terminal, the output is shifted accordingly and range switching is performed.
しかしながら、そのシフトレジスタが例えば4ビットで
ある場合には、レンジの切替え段数を4つしかとれな
い。したがって、それを増やすには別途にシフトレジス
タを増設する必要があり、これに伴って回路構成が複雑
になるとともに、価格的にも高価なものとなる。However, when the shift register has, for example, 4 bits, only four range switching stages can be taken. Therefore, in order to increase the number, it is necessary to separately add a shift register, which complicates the circuit configuration and also increases the price.
また、特開昭58−173910号公報によれば、増幅手段、同
増幅手段の増幅度を切替える切替手段およびレンジ制御
手段を有し、その増幅手段の出力が所定の閾値を上回る
かもしくは下回るとき、増幅手段の増幅度を1段ずつ切
替えるようにした増幅回路が示されている。この先行例
において、レンジ制御手段は2つのフリップフロップ回
路と、同回路の出力信号を理論的に組み合わせてレンジ
信号を形成する例えば3つのノア回路などの論理素子と
から構成されているが、上記シフトレジスタの場合と同
様に、切り替えるレンジ段数が多くなると、フリップフ
ロップ回路などの素子が大幅に増え、回路構成が複雑に
なるとともに、コストアップは免れない。Further, according to Japanese Patent Application Laid-Open No. 58-173910, there is provided amplification means, switching means for switching the amplification degree of the amplification means, and range control means, and when the output of the amplification means exceeds or falls below a predetermined threshold value. , An amplification circuit in which the amplification degree of the amplification means is switched step by step. In this prior art example, the range control means is composed of two flip-flop circuits and logic elements such as three NOR circuits which theoretically combine the output signals of the circuits to form a range signal. As in the case of the shift register, when the number of range stages to be switched increases, the number of elements such as flip-flop circuits significantly increases, the circuit configuration becomes complicated, and the cost inevitably increases.
この考案は上記従来の欠点を解消するためになされたも
ので、その目的は、カウンタ回路とフリップフロップ回
路などからなる構成が簡単で、しかも測定ファンクショ
ンなどに応じて切り替えるレンジの段数を簡単かつ任意
に設定することができるようにしたオートレンジ回路を
提供することにある。The present invention has been made to solve the above-mentioned conventional drawbacks, and its purpose is to have a simple configuration including a counter circuit, a flip-flop circuit, and the like, and to easily and arbitrarily set the number of stages of the range to be switched according to the measurement function. It is to provide an autoranging circuit that can be set to.
上記目的を達成するため、この考案は、信号源からレン
ジ設定回路2を介してA/Dコンバータ3に加えられる被
測定信号のレベルと上記A/Dコンバータ3にてディジタ
ル変換可能な被測定信号の許容上限レベルまたは許容下
限レベルとが比較され、上記入力された被測定信号のレ
ベルが上記上限レベルを越えたとき、または上記下限レ
ベルに達しないとき、上記A/Dコンバータ3からそれぞ
れ発せられる継続信号を計数用のクロック信号として選
択的に通過させる第1および第2のゲート回路6,8と、
上記上限レベルを越えたとき発せらる継続信号を受けて
アップ計数モード信号を出力し、上記下限レベルに達成
しないとき発せられる継続信号を受けてダウン計数モー
ド信号を出力するフリップフロップ回路7と、同フリッ
プフロップ回路7からのアップ計数モード信号により上
記上限レベルを越えたとき発せられる継続信号をアップ
カウントするとともに、上記フリップフロップ回路7か
らのダウン計数モード信号により上記下限レベルに達し
ないとき発せられる継続信号をダウンカウントしてレン
ジアップまたはレンジダウンの切換信号を上記レンジ設
定回路2へ送出するアップダウンカウンタ10と、同アッ
プダウンカウンタ10に所望とするレンジに対応する信号
を与えて上記レンジ設定回路2のレンジを任意に設定し
得るプリセット回路13と、上記第1および第2のゲート
回路6,8と上記アップダウンカウンタ10との出力側間に
それぞれ介装され、同アップダウンカウンタ10の出力に
より上記継続信号の第1ゲート通過をオン、オフ制御す
るナンドゲート回路11および上記断続信号の第2ゲート
通過をオン、オフ制御するオアゲート回路12とを備えて
いることを特徴としている。In order to achieve the above-mentioned object, the present invention provides a level of a signal under measurement applied to an A / D converter 3 from a signal source via a range setting circuit 2 and a signal under measurement capable of being digitally converted by the A / D converter 3. Is compared with the allowable upper limit level or the allowable lower limit level, and is output from the A / D converter 3 when the level of the input measured signal exceeds the upper limit level or does not reach the lower limit level. First and second gate circuits 6 and 8 for selectively passing the continuation signal as a clock signal for counting,
A flip-flop circuit 7 for receiving a continuation signal generated when the upper limit level is exceeded and outputting an up counting mode signal, and for receiving a continuation signal generated when the lower limit level is not reached and outputting a down counting mode signal; The up-count mode signal from the flip-flop circuit 7 up-counts the continuation signal generated when the upper limit level is exceeded, and the down-count mode signal from the flip-flop circuit 7 raises the lower limit level. An up / down counter 10 that down-counts a continuous signal and sends a range up or range down switching signal to the range setting circuit 2, and a signal corresponding to a desired range is given to the up / down counter 10 to set the range. A preset circuit capable of arbitrarily setting the range of the circuit 2 13, the first and second gate circuits 6 and 8 and the up-down counter 10 are respectively interposed between the output sides, and the output of the up-down counter 10 turns on the first gate passage of the continuation signal. It is characterized by including a NAND gate circuit 11 for controlling ON / OFF and an OR gate circuit 12 for controlling ON / OFF of the second gate passage of the intermittent signal.
以下、この考案を添付図面に示されている実施例により
詳細に説明する。第1図には、この考案によるオートレ
ンジ回路をディジタル計測器に適用した場合の一実施例
が示されている。Hereinafter, the present invention will be described in detail with reference to the embodiments shown in the accompanying drawings. FIG. 1 shows an embodiment in which the auto-ranging circuit according to the present invention is applied to a digital measuring instrument.
これによると、信号源1から発せられる被測定信号は例
えばレンジ設定回路2を介してA/Dコンバータ3に入力
され、ディジタル信号に変換された後、測定部4に送ら
れる。According to this, the signal under measurement emitted from the signal source 1 is input to the A / D converter 3 via the range setting circuit 2, converted into a digital signal, and then sent to the measurement unit 4.
この考案によるオートレンジ回路5は、上記レンジ設定
回路2に入力される被測定信号のレベルが設定レンジを
越えたとき、または設定レンジに達しないとき、上記A/
Dコンバータ3から発せられるレンジオーバー信号また
はレンジアンダー信号を受け、設定レンジ切替え用のレ
ンジアップ信号またはレンジダウン信号を形成して上記
レンジ設定回路2に送出する。The auto-ranging circuit 5 according to the present invention, when the level of the signal under measurement input to the range setting circuit 2 exceeds the setting range or does not reach the setting range,
It receives a range over signal or a range under signal emitted from the D converter 3, forms a range up signal or a range down signal for setting range switching, and sends it to the range setting circuit 2.
次に、このオートレンジ回路5の構成を説明する。ま
ず、上記A/Dコンバータ3から送出されるレンジオーバ
ー信号は、端子T1を介して例えばアンド回路6の一方の
入力端と、Dフリップフロップ回路(以下「D−FF」と
いう。)7のリセット端子Rに加えられる。上記A/Dコ
ンバータ3から送出されるレンジアンダ信号は、同様に
端子T2を介して例えばアンド回路8の一方の入力端と、
D−FF7のセット端子Sに加えられる。Next, the configuration of the auto range circuit 5 will be described. First, the range-over signal sent from the A / D converter 3 is reset through, for example, one input end of the AND circuit 6 and the D flip-flop circuit (hereinafter referred to as "D-FF") 7 via the terminal T1. Applied to terminal R. Similarly, the range under signal sent from the A / D converter 3 is supplied to the one input terminal of the AND circuit 8 via the terminal T2,
It is added to the set terminal S of D-FF7.
この2つのアンド回路6,8の出力は、例えばオア回路9
に入力され、このオア回路9からの出力は、例えばアッ
プダウンカウンタ10のクロック入力端子CLKに加えられ
る。また、上記D−FF7から送出される出力は、アッ
プダウンカウンタ10のアップカウント/ダウンカウント
の計数モード切替端子U/Dに加えられるようになってい
る。The outputs of the two AND circuits 6 and 8 are, for example, the OR circuit 9
Is input to the clock input terminal CLK of the up / down counter 10, for example. The output sent from the D-FF7 is added to the up-counting / down-counting counting mode switching terminal U / D of the up-down counter 10.
アップダウンカウンタ10に設けられている例えば4個の
出力端子Ao,Bo,Co,Doからは、上記レンジ設定回路2へ
4ビット構成のレンジアップ用信号またはレンジダウン
用信号が送出される。これら4個の出力端子AoないしDo
には、例えば4入力のナンド回路11とオア回路12が接続
されており、このナンド回路11とオア回路12の出力は、
それぞれ上記アンド回路6と8の他方の入力端に加えら
れる。For example, four output terminals Ao, Bo, Co, Do provided in the up / down counter 10 send a 4-bit range-up signal or range-down signal to the range setting circuit 2. These four output terminals Ao or Do
For example, a 4-input NAND circuit 11 and an OR circuit 12 are connected, and the outputs of the NAND circuit 11 and the OR circuit 12 are
They are applied to the other inputs of the AND circuits 6 and 8, respectively.
上記アップダウンカウンタ10に設けられているプリセッ
ト信号入力端子Ai,Bi,Ci,Diには、例えば4ビット構成
のプリセット回路13が接続されており、同プリセット回
路13により、手動にて所望とするレンジへの切り替えを
行なうことができるとともに、オートレンジ時における
切替えレンジの段数を設定することができるようになっ
ている。To the preset signal input terminals Ai, Bi, Ci, Di provided in the up / down counter 10, for example, a preset circuit 13 having a 4-bit structure is connected, and the preset circuit 13 manually sets a desired signal. It is possible to switch to the range and to set the number of stages of the switching range during auto range.
すなわち、マニュアル操作などにより、プリセット回路
13から上記アップダウンカウンタ10のプリセット端子PR
に例えばレベル1の信号を加えると、アップダウンカウ
ンタ10の計数動作がクリヤされ、プリセット回路13から
の信号が入力可能となる。That is, the preset circuit can be manually operated.
13 to preset terminal PR of up / down counter 10 above
When, for example, a signal of level 1 is applied to, the counting operation of the up / down counter 10 is cleared and the signal from the preset circuit 13 can be input.
そこで、このプリセット回路13から所望とするレンジに
対応する例えば(1010)なる4ビット信号を入力する
と、この信号がアップダウンカウンタ10を介してその出
力端子AoないしDoから上記レンジ設定回路2へ送出さ
れ、所望のレンジに切り替えられる。Therefore, when a 4-bit signal of (1010) corresponding to a desired range is input from the preset circuit 13, this signal is sent from the output terminals Ao to Do to the range setting circuit 2 through the up / down counter 10. Then, the range is switched to the desired range.
この状態からオートレンジモードとすると、上記のよう
に手動にて設定された(1010)なる4ビット信号を初期
値として、それに対応するレンジからレンジアップもし
くはレンジダウンが行なわれる。ここで、レンジアップ
の場合について説明すると、そのフルカウントは(111
1)であるから、6レンジにわたっての切替えが可能と
なる。When the automatic range mode is set from this state, the 4-bit signal (1010) manually set as described above is used as an initial value, and the range up or down is performed from the corresponding range. To explain the case of range up, the full count is (111
Since it is 1), it is possible to switch over 6 ranges.
切替え範囲を4レンジとする場合には、初期値を(110
0)とすれば良く、この例では4ビットであるから、そ
れをフルに利用して16レンジ切替え可能とするには、初
期値を(0000)とセットすれば良い。When setting the switching range to 4 ranges, set the initial value to (110
Since it is 4 bits in this example, it is sufficient to set the initial value to (0000) in order to make full use of it and enable 16 range switching.
次に、第2図を参照しながらこのオートレンジ回路の作
用を説明する。なお、第1図において、第2図に示され
た各信号(イ)ないし(ル)または(イ)′ないし
(ル)′が現れる箇所には同一の参照符号が付されてい
る。また、初期値は上記のようにプリセット回路13によ
り任意に設定することができる。Next, the operation of the auto range circuit will be described with reference to FIG. In FIG. 1, the same reference numerals are attached to the portions where the signals (a) to (l) or (a) ′ to (l) ′ shown in FIG. 2 appear. Further, the initial value can be arbitrarily set by the preset circuit 13 as described above.
第2図(a)のレンジアップの場合について説明する
と、信号源1から同図(イ)に示されるような比較的高
いレベルの被測定アナログ信号が発せられると、同信号
はレンジ設定回路2を介してA/Dコンバータ3に加えら
れ、同A/Dコンバータ3において同図(ロ)に示される
ようにディジタル信号に変換された後、測定部4に送ら
れる。なお、被測定アナログ信号は例えば電流や電圧で
あっても良い。Explaining the case of the range up of FIG. 2 (a), when a relatively high level analog signal to be measured is emitted from the signal source 1 as shown in FIG. Is added to the A / D converter 3 via the, and converted into a digital signal in the A / D converter 3 as shown in FIG. The analog signal to be measured may be current or voltage, for example.
A/Dコンバータ3においては、その被測定アナログ信号
のレベルが内蔵された基準値と比較され、そのレベルが
過大のときは同図(ハ)に示されるように、例えば毎回
のA/D変換ごとにレベル1のレンジオーバー信号が発せ
られ、端子T1を介してアンド回路6の一方の入力端とD
−FF7のリセット端子Rに加えられる。In the A / D converter 3, the level of the measured analog signal is compared with a built-in reference value, and when the level is excessive, as shown in FIG. A range-over signal of level 1 is issued every time, and one input terminal of the AND circuit 6 and D
It is added to the reset terminal R of -FF7.
これにより、D−FF7の出力は同図(ト)に示される
ようにレベル1となり、アップダウンカウンタ10はこの
出力をうけて計数モードがアップカウントにされる。
この場合、同アップダウンカウンタ10の4つのビット信
号がすべてレベル1になっていることは殆どなく、例え
ばその内1つでもレベル0のビット信号があれば、ナン
ド回路11から同図(ニ)に示されるようにレベル1の信
号が発せられ、上記アンド回路6の他方の入力端に加え
られる。As a result, the output of D-FF7 becomes level 1 as shown in FIG. 9 (G), and the up / down counter 10 receives this output and the counting mode is up-counted.
In this case, the four bit signals of the up / down counter 10 are rarely all at level 1. For example, if even one of them has a level 0 bit signal, the NAND circuit 11 outputs the same signal as shown in FIG. A signal of level 1 is emitted as shown in FIG. 3 and applied to the other input terminal of the AND circuit 6.
したがって、このアンド回路6の出力側には、上記レン
ジオーバー信号(ハ)と同様のレベル1の信号(ホ)が
現われ、オア回路9に入力される。この信号は(ヘ)に
示されるように、アップカウント用のクロック信号とし
て上記オア回路9からアップダウンカウンタ10に加えら
れる。Therefore, on the output side of the AND circuit 6, a level 1 signal (e) similar to the above range over signal (c) appears and is input to the OR circuit 9. As shown in (f), this signal is added from the OR circuit 9 to the up / down counter 10 as a clock signal for up counting.
同アップダウンカウンタ10においては、上記信号(ヘ)
の計数が行なわれ、その計数ごとに出力端子Ao,Bo,Co,D
oから(チ)ないし(ル)に示されるような各ビット信
号が上記レンジ設定回路2に送出される。In the up / down counter 10, the above signal (f)
The output terminals Ao, Bo, Co, D
Each bit signal from o to (h) to (l) is sent to the range setting circuit 2.
すなわち、この実施例では初期値が(1000)とされてお
り、出力端子Ao,Bo,Co,Doから1計数ごとに(1001)(1
010)(1011)(1100)(1101)(1110)(1111)が出
力され、これらの信号はレンジ設定回路2内のデコーダ
にてバイナリー信号に変換され、その値に基づいて例え
ば抵抗などが切替えられる。もっとも、この切替え動作
時に適正レンジが選択された場合には、A/Dコンバータ
3からレンジオーバー信号(ハ)が送出されなくなるた
め、そのレンジに固定される。That is, in this embodiment, the initial value is set to (1000), and the output terminals Ao, Bo, Co, and Do are (1001) (1
010) (1011) (1100) (1101) (1110) (1111) are output, these signals are converted into binary signals by the decoder in the range setting circuit 2, and, for example, the resistance is switched based on the value. To be However, when the proper range is selected during this switching operation, the range over signal (C) is not sent from the A / D converter 3, so that the range is fixed.
このように、初期値を(1000)とした場合には、レンジ
を8段階に切替え可能となる。なお、アップダウンカウ
ンタ10がフルカウント(1111)となった場合には、例え
ばレンジ設定回路2からの信号によりリセットされる。In this way, when the initial value is set to (1000), the range can be switched in 8 steps. When the up / down counter 10 reaches the full count (1111), it is reset by a signal from the range setting circuit 2, for example.
次に、第2図(b)を参照しながら、レンジダウンの場
合について説明する。A/Dコンバータ3からレンジアン
ダー信号(ハ)′が発せられ、アンド回路8の一方の入
力端とD−FF7のセット端子Sに加えられる。この場
合、アップダウンカウンタ10の4つのビット信号がすべ
てレベル0になっていることは殆どなく、例えばその内
一つでもレベル1のビット信号があれば、オア回路12の
出力はレベル1となる。Next, the case of range down will be described with reference to FIG. A range under signal (c) 'is issued from the A / D converter 3 and is applied to one input terminal of the AND circuit 8 and the set terminal S of D-FF7. In this case, all four bit signals of the up / down counter 10 are rarely at level 0. For example, if even one of them has a level 1 bit signal, the output of the OR circuit 12 becomes level 1. .
このレベル1の信号が上記アンド回路8の他方の入力端
に加えられると、その出力側にはレンジアンダー信号
(ハ)′と同じ信号(ホ)′が現われ、オア回路9に入
力される。このオア回路9の出力側には上記信号
(ホ)′と同じ信号(ヘ)′が現われ、ダウンカウント
用のクロック信号としてアップダウンカウンタ10に加え
られる。When this level 1 signal is applied to the other input terminal of the AND circuit 8, the same signal (e) 'as the range under signal (c)' appears on the output side and is input to the OR circuit 9. At the output side of the OR circuit 9, the same signal (F) 'as the signal (E)' appears, and is added to the up / down counter 10 as a clock signal for down counting.
この場合、上記したようにD−FF7の端子Sにはレンジ
アンダー信号(ハ)′が加えられているから、その出
力は(ト)′に示されるようにレベル0の信号となり、
アップダウンカウンタ10はその計数モードがダウンカウ
ントにされる。In this case, since the range under signal (c) 'is applied to the terminal S of D-FF7 as described above, its output becomes a signal of level 0 as shown in (g)',
The counting mode of the up-down counter 10 is down-counted.
これにより、その出力端子Ao,Bo,Co,Doからはフルカウ
ント(0000)に向けて1計数ごとにレンジ切替え信号を
出力する。この例では、初期値が(1000)とされている
ため、(0111)(0110)(0101)(0100)(0011)(00
10)(0001)(0000)なる4ビットのレンジ切替え信号
がレンジ設定回路2に送出される。As a result, the output terminals Ao, Bo, Co, Do output range switching signals for each count toward the full count (0000). In this example, since the initial value is (1000), (0111) (0110) (0101) (0100) (0011) (00
10) A 4-bit range switching signal of (0001) (0000) is sent to the range setting circuit 2.
レンジ設定回路2では、この信号をデコードして例えば
抵抗などを切替える。このようにして、適性レンジが選
択されると、レンジアンダー信号(ハ)′がなくなるた
め、そのレンジに固定される。The range setting circuit 2 decodes this signal and switches, for example, a resistor. In this way, when the appropriate range is selected, the range under signal (c) 'disappears, and the range is fixed to that range.
〔考案の効果〕 以上説明したように、この考案のオートレンジ回路は、
アップダウンカウンタ10と、その初期値をセットするプ
リセット回路13と、フリップフロップ回路7と、4つの
ゲート回路6,8,11,12とからなるため、構成が簡単で低
価格である。[Effect of the Invention] As described above, the autoranging circuit of the present invention is
The up / down counter 10, the preset circuit 13 for setting the initial value thereof, the flip-flop circuit 7, and the four gate circuits 6, 8, 11, 12 have a simple structure and are inexpensive.
しかも、回路構成を変更することなく、プリセット回路
13で所望とするレンジを設定することができ、また、オ
ートレンジモード時のレンジの切替え段数を任意に設定
できるため、デジタルマルチメータのようにファンクシ
ョン(測定項目)によりレンジ数が異なる多機能型の計
測器に対しても好適である。Moreover, the preset circuit without changing the circuit configuration
The desired range can be set with 13, and the number of range switching steps in the auto range mode can be set arbitrarily, so that the number of ranges varies depending on the function (measurement item) like a digital multimeter. It is also suitable for the measuring instrument.
さらには、このプリセット回路13を外部の制御バスなど
に接続すれば、外部からのリモート的なレンジ切替えも
可能となる。Furthermore, if this preset circuit 13 is connected to an external control bus or the like, remote range switching from the outside becomes possible.
第1図はこの考案に係るオートレンジ回路をディジタル
計測器に適用した場合の一実施例を示すブロック線図、
第2図(a)(b)はレンジアップとレンジダウンの場
合の各信号のタイミングチャートである。 図中、1は信号源、2はレンジ設定回路、3はA/Dコン
バータ、5はオートレンジ回路、6,8はアンド回路、7
はフリップフロップ回路、9,12はオア回路、10はアップ
ダウンカウンタ、11はナンド回路である。FIG. 1 is a block diagram showing an embodiment in which the auto-ranging circuit according to the present invention is applied to a digital measuring instrument,
FIGS. 2A and 2B are timing charts of respective signals in the case of range up and range down. In the figure, 1 is a signal source, 2 is a range setting circuit, 3 is an A / D converter, 5 is an auto-ranging circuit, 6 and 8 are AND circuits, 7
Is a flip-flop circuit, 9 and 12 are OR circuits, 10 is an up / down counter, and 11 is a NAND circuit.
Claims (1)
コンバータ3に加えられる被測定信号のレベルと上記A/
Dコンバータ3にてディジタル変換可能な被測定信号の
許容上限レベルまたは許容下限レベルとが比較され、上
記入力された被測定信号のレベルが上記上限レベルを越
えたとき、または上記下限レベルに達しないとき、上記
A/Dコンバータ3からそれぞれ発せられる断続信号を計
数用のクロック信号として選択的に通過させる第1およ
び第2のゲート回路6,8と、 上記上限レベルを越えたとき発せられる断続信号を受け
てアップ計数モード信号を出力し、上記下限レベルに達
しないとき発せられる断続信号を受けてダウン計数モー
ド信号を出力するフリップフロップ回路7と、 同フリップフロップ回路7からのアップ計数モード信号
により上記上限レベルを越えたとき発せられる断続信号
をアップカウントするとともに、上記フリップフロップ
回路7からのダウン計数モード信号により上記下限レベ
ルに達しないとき発せられる断続信号をダウンカウント
してレンジアップまたはレンジダウンの切替信号を上記
レンジ設定回路2へ送出するアップダウンカウンタ10
と、 同アップダウンカウンタ10に所望とするレンジに対応す
る信号を与えて上記レンジ設定回路2のレンジを任意に
設定し得るプリセット回路13と、 上記第1および第2のゲート回路6,8と上記アップダウ
ンカウンタ10との出力側間にそれぞれ介装され、同アッ
プダウンカウンタ10の出力により上記断続信号の第1ゲ
ート通過をオン、オフ制御するナンドゲート回路11およ
び上記断続信号の第2ゲート通過をオン、オフ制御する
オアゲート回路12とを備えていることを特徴とするオー
トレンジ回路。1. A / D from a signal source through a range setting circuit 2.
The level of the signal under measurement applied to the converter 3 and the above A /
The permissible upper limit level or permissible lower limit level of the measured signal that can be digitally converted by the D converter 3 is compared, and when the level of the input measured signal exceeds the upper limit level or does not reach the lower limit level. When above
In response to the first and second gate circuits 6 and 8 for selectively passing the intermittent signals respectively emitted from the A / D converter 3 as the clock signal for counting, and the intermittent signals emitted when the upper limit level is exceeded. A flip-flop circuit 7 that outputs an up-counting mode signal and outputs a down-counting mode signal in response to an intermittent signal generated when it does not reach the lower-limit level, and the upper-limit level by the up-counting mode signal from the flip-flop circuit 7. The intermittent signal generated when the value exceeds the limit is up-counted, and the intermittent signal generated when the lower limit level is not reached is down-counted by the down-counting mode signal from the flip-flop circuit 7 to switch the range up or range down. Up-down counter 10 for sending the data to the range setting circuit 2
A preset circuit 13 capable of arbitrarily setting the range of the range setting circuit 2 by giving a signal corresponding to a desired range to the up / down counter 10, and the first and second gate circuits 6 and 8. A NAND gate circuit 11 which is interposed between the output side of the up-down counter 10 and the output side of the up-down counter 10 for turning on / off the first gate passage of the intermittent signal and a second gate passage of the intermittent signal. An autoranging circuit having an OR gate circuit 12 for controlling ON and OFF of the.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985068564U JPH079105Y2 (en) | 1985-05-08 | 1985-05-08 | Automatic range circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985068564U JPH079105Y2 (en) | 1985-05-08 | 1985-05-08 | Automatic range circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61184966U JPS61184966U (en) | 1986-11-18 |
JPH079105Y2 true JPH079105Y2 (en) | 1995-03-06 |
Family
ID=30603430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985068564U Expired - Lifetime JPH079105Y2 (en) | 1985-05-08 | 1985-05-08 | Automatic range circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH079105Y2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58173910A (en) * | 1982-04-05 | 1983-10-12 | Fuji Electric Co Ltd | Amplifier circuit |
-
1985
- 1985-05-08 JP JP1985068564U patent/JPH079105Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61184966U (en) | 1986-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3130528B2 (en) | Digital to analog converter | |
JPH06303060A (en) | Gain control amplifier circuit | |
US5157400A (en) | Automatic reference voltage controller of integral analog/digital converter | |
US4544912A (en) | Scale switchable digital-to-analog converter | |
JPH079105Y2 (en) | Automatic range circuit | |
KR910009067B1 (en) | Analog to digital converter | |
JPH04150519A (en) | Digital/analog converter | |
US5894426A (en) | Maximum/minimum value determination apparatus | |
KR100219042B1 (en) | A digital/ pwm comverter | |
JPH0595239A (en) | Level control circuit | |
JP2553768B2 (en) | Digital variable resistor | |
JPH04418B2 (en) | ||
JPS6315771B2 (en) | ||
JPS62115857A (en) | Semiconductor integrated circuit device | |
JPH03145330A (en) | Latching comparator circuit | |
JP3092551B2 (en) | D / A converter | |
JPH0124661Y2 (en) | ||
JPH0730427A (en) | D/a conversion circuit | |
JP2746493B2 (en) | Semiconductor integrated circuit | |
JP2001085998A (en) | D/a conversion circuit | |
JPS61170139A (en) | Digital-analog converter | |
JPH01227525A (en) | D/a converter | |
JPH0450646Y2 (en) | ||
JPH02105632A (en) | Analog/digital conversion circuit | |
JPH05235772A (en) | Resistance type potential dividing system d/a converter circuit |