JPH0787356A - Synchronizing signal generation device - Google Patents

Synchronizing signal generation device

Info

Publication number
JPH0787356A
JPH0787356A JP5225587A JP22558793A JPH0787356A JP H0787356 A JPH0787356 A JP H0787356A JP 5225587 A JP5225587 A JP 5225587A JP 22558793 A JP22558793 A JP 22558793A JP H0787356 A JPH0787356 A JP H0787356A
Authority
JP
Japan
Prior art keywords
signal
pulse
output
synchronizing
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5225587A
Other languages
Japanese (ja)
Inventor
Hitomi Kachi
仁美 加地
Hirohisa Hosokawa
拓央 細川
Akira Okuya
晃 奥谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5225587A priority Critical patent/JPH0787356A/en
Publication of JPH0787356A publication Critical patent/JPH0787356A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To output a video which is always synchronized even in the case of the signal of special reproduction by switching a synchronizing signal according to whether a pulse is outputted at a specified period at every field. CONSTITUTION:Horizontal synchronous/vertical synchronous/equivalent pulse generation devices 1, 2 and 3 generate the synchronizing signals composed of the horizontal synchronous/vertical synchronous/equivalent pulses and generate the synchronizing signal (a) through a switching device 5. A decoder for simple synchronizing signal 6 counts an H/2 pulse, and decodes timing when the horizontal synchronous pulse is masked. A gate 17 synthesizes the output of the device 1 with the output of the decoder 6, and a simple synchronizing signal generation device 21 generates a simple synchronizing signal (b). A video signal discrimination device 7 counts the H/2 pulse and discriminates the signal to be a standard NTSC signal or a non-standard NTSC signal. When it is the standard NTSC signal, a switching circuit 8 is changed over to the signal (a), and to the signal (b) when it is the non-standard NTSC signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、映像信号処理装置にお
ける同期信号発生装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronizing signal generator in a video signal processor.

【0002】[0002]

【従来の技術】以下、図面を参照しながら従来の映像信
号処理装置における同期信号発生装置について説明す
る。図5は従来の同期信号発生装置を示すブロック図で
ある。
2. Description of the Related Art A sync signal generator in a conventional video signal processor will be described below with reference to the drawings. FIG. 5 is a block diagram showing a conventional synchronizing signal generator.

【0003】図5において、1は水平同期パルス発生装
置、2は垂直同期パルス発生装置、3は等化パルス発生
装置、4は切り換え信号発生装置、5は切り換え装置で
ある。
In FIG. 5, 1 is a horizontal synchronizing pulse generator, 2 is a vertical synchronizing pulse generator, 3 is an equalizing pulse generator, 4 is a switching signal generator, and 5 is a switching device.

【0004】また、図4は図5に示す同期信号発生装置
を用いた映像信号処理装置の構成を示すブロック図であ
る。図4において、9はPLLを含むクロック再生装
置、10はA/D変換器、11は信号処理装置、12は
D/A変換器、13はエンコーダ、14はバーストフラ
ッグパルス発生装置、15はブランキングパルス発生装
置、16は同期信号発生装置である。
FIG. 4 is a block diagram showing the structure of a video signal processing device using the synchronizing signal generator shown in FIG. In FIG. 4, 9 is a clock recovery device including a PLL, 10 is an A / D converter, 11 is a signal processing device, 12 is a D / A converter, 13 is an encoder, 14 is a burst flag pulse generator, and 15 is a block. The ranking pulse generator, 16 is a synchronizing signal generator.

【0005】NTSC映像信号が図4の映像信号処理装
置に入力されると、9のクロック再生装置により14.
3MHzのクロックと、1水平走査期間毎に出力される
パルス(以下、Hパルス)と、その倍の周波数のパルス
(以下、H/2パルス)と、1フィールド毎に出力され
るパルス(以下、Vパルス)を得る。10のA/D変換
器では入力映像信号をアナログからディジタルに変換
し、11の信号処理装置でA/D変換器10の出力信号
をを信号処理する。そして12のD/A変換器で信号処
理装置11の出力信号をアナログに変換する。また、1
4のバーストフラッグパルス発生装置、15のブランキ
ングパルス発生装置、16の同期信号発生装置では、ク
ロック再生装置9の出力をもとに映像信号をエンコード
するために必要なバーストフラッグパルス、ブランキン
グパルス、同期信号を発生している。
When the NTSC video signal is input to the video signal processing device shown in FIG.
A clock of 3 MHz, a pulse that is output for each horizontal scanning period (hereinafter, H pulse), a pulse of a frequency that is twice that (hereinafter, H / 2 pulse), and a pulse that is output for each field (hereinafter, V pulse). The A / D converter 10 converts the input video signal from analog to digital, and the signal processor 11 processes the output signal of the A / D converter 10. Then, the 12 D / A converters convert the output signal of the signal processing device 11 into analog. Also, 1
In the burst flag pulse generator 4 and the blanking pulse generator 15 and the sync signal generator 16, the burst flag pulse and blanking pulse necessary for encoding the video signal based on the output of the clock reproducing device 9 are used. , Is generating a sync signal.

【0006】A/D変換器10、バーストフラッグパル
ス発生装置14、ブランキングパルス発生装置15、同
期信号発生装置16の出力をエンコーダ13に入力して
映像信号を出力する。
The outputs of the A / D converter 10, burst flag pulse generator 14, blanking pulse generator 15, and sync signal generator 16 are input to the encoder 13 to output a video signal.

【0007】次に従来の同期信号発生装置16について
図4、図5を用いて説明する。図4のクロック再生装置
9で得たクロック及びHパルスを水平同期パルス発生装
置1、垂直同期パルス発生装置2、等化パルス発生装置
3に入力して、1水平走査期間中にクロックを910カ
ウントし、それぞれ水平同期パルス、垂直同期パルス、
等化パルスを発生させるタイミングをデコードする。H
/2パルス、Vパルスを切り換え信号発生装置4に入力
して、1フィールド期間にH/2パルスを525カウン
トし、水平同期パルス、垂直同期パルス、等化パルスを
切り換えるタイミングをデコードし、切り換え信号を発
生する。
Next, a conventional synchronizing signal generator 16 will be described with reference to FIGS. The clock and the H pulse obtained by the clock regenerator 9 of FIG. 4 are input to the horizontal sync pulse generator 1, the vertical sync pulse generator 2, and the equalization pulse generator 3 to count 910 clocks during one horizontal scanning period. Horizontal sync pulse, vertical sync pulse,
The timing for generating the equalization pulse is decoded. H
/ 2 pulse and V pulse are input to the switching signal generator 4, 525 H / 2 pulses are counted in one field period, the timing for switching the horizontal synchronizing pulse, the vertical synchronizing pulse and the equalizing pulse is decoded, and the switching signal is generated. To occur.

【0008】切り換え装置5は、切り換え信号発生装置
4の切り換え信号をもとに水平同期パルス、垂直同期パ
ルス、等化パルスを切り換えて、水平同期パルス、垂直
同期パルス、等化パルスから構成される同期信号を発生
する。
The switching device 5 switches the horizontal synchronizing pulse, the vertical synchronizing pulse and the equalizing pulse based on the switching signal of the switching signal generating device 4, and is composed of a horizontal synchronizing pulse, a vertical synchronizing pulse and an equalizing pulse. Generates a sync signal.

【0009】[0009]

【発明が解決しようとする課題】しかしながらノーイン
ターレースの信号、またはVTR・LD等の特殊再生信
号のように1フィールド期間にH/2パルスを525カ
ウントできない映像信号の場合には、切り換え信号発生
装置4において垂直同期パルスと等化パルスを切り換え
るタイミングをデコードすることができず、そのため切
り換え信号を発生しないため、同期信号を発生すること
ができない。そのため、出力の映像信号が同期乱れを起
こしてしまうという問題があった。
However, in the case of a video signal which cannot count 525 H / 2 pulses in one field period, such as a non-interlaced signal or a special reproduction signal such as VTR / LD, a switching signal generator is provided. In 4, the timing of switching the vertical synchronizing pulse and the equalizing pulse cannot be decoded, and therefore, the switching signal is not generated, so that the synchronizing signal cannot be generated. Therefore, there is a problem in that the output video signal causes disturbance in synchronization.

【0010】本発明はこのような従来の問題点を解決す
るものであり、入力の映像信号がノーインターレースの
信号、VTR・LD等の特殊再生のような信号の場合に
も、常に同期のとれた映像を出力するための同期信号発
生装置を提供することを目的とする。
The present invention solves the above-mentioned conventional problems. Even when the input video signal is a non-interlaced signal or a signal for special reproduction such as VTR / LD, synchronization is always maintained. It is an object of the present invention to provide a synchronization signal generation device for outputting a captured image.

【0011】[0011]

【課題を解決するための手段】本発明は上記目的を達成
するために、水平同期パルスと、垂直同期パルスと、等
化パルスより構成される同期信号を発生するための同期
信号発生装置と、水平同期パルスのみで構成される同期
信号(以下、簡易同期信号と記す)を発生するための装
置(以下、簡易同期信号発生装置と記す)と、入力の映
像信号が1フィールド期間にH/2パルスを525カウ
ントできる映像信号か否かを判別する判別装置と、前記
判別装置による判別信号によって、1フィールド期間に
H/2パルスを525カウントできる場合には前記同期
信号発生装置による同期信号を出力し、1フィールド期
間にH/2パルスを525カウントできない場合には簡
易同期信号発生装置による簡易同期信号を切り換えて出
力する切り換え装置を備えたものである。
In order to achieve the above object, the present invention provides a synchronizing signal generator for generating a synchronizing signal composed of a horizontal synchronizing pulse, a vertical synchronizing pulse and an equalizing pulse, A device for generating a sync signal composed of only horizontal sync pulses (hereinafter referred to as a simple sync signal) (hereinafter referred to as a simple sync signal generator), and an input video signal being H / 2 in one field period. A discriminating device for discriminating whether or not a video signal capable of counting 525 pulses and a discriminating signal by the discriminating device outputs a synchronizing signal by the synchronizing signal generating device when H / 2 pulses can be counted for 525 in one field period. However, when 525 H / 2 pulses cannot be counted in one field period, a switching device for switching and outputting the simple synchronization signal by the simple synchronization signal generator. It is those with a.

【0012】[0012]

【作用】本発明は上記の構成により、入力映像信号が1
フィールド期間にH/2パルスを525カウントできる
映像信号か否かの判別を行い、1フィールド期間にH/
2パルスを525カウントできる場合には水平同期パル
スと、垂直同期パルスと、等化パルスとで構成される同
期信号を発生し、1フィールド期間にH/2パルスを5
25カウントできない場合には水平同期パルスのみで構
成される簡易同期信号を切り換えて発生することで、映
像出力の同期流れを防止する。
According to the present invention, the input video signal is 1
It is determined whether or not the video signal is capable of counting 525 H / 2 pulses in the field period, and H / H is counted in one field period.
When 2 pulses can be counted for 525, a sync signal composed of a horizontal sync pulse, a vertical sync pulse, and an equalization pulse is generated, and H / 2 pulses are set to 5 in one field period.
When 25 counts cannot be made, a simple sync signal composed only of horizontal sync pulses is generated by switching to prevent a sync flow of video output.

【0013】[0013]

【実施例】以下、本発明の一実施例である映像信号処理
装置における同期信号発生装置を図面を参照しながら説
明する。図4、図5と同じ符号の付されたものについて
は上述した説明と同じであるため、ここでは説明を省略
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A sync signal generator in a video signal processor according to an embodiment of the present invention will be described below with reference to the drawings. The components denoted by the same reference numerals as those in FIGS. 4 and 5 are the same as those described above, and thus the description thereof is omitted here.

【0014】6は簡易同期信号用デコーダで、ゲート1
7と簡易同期信号発生装置21を構成する。7は映像信
号判別装置、切り換え装置8は映像信号判別装置7より
出力される判別信号により、同期信号発生装置22より
出力される同期信号aと簡易同期信号発生装置21より
出力される簡易同期信号bとを切り換えて出力する。
Reference numeral 6 denotes a simple sync signal decoder, which is a gate 1
7 and the simple sync signal generator 21. Reference numeral 7 is a video signal discriminating device, and switching device 8 is a discriminating signal outputted from the video signal discriminating device 7, and a synchronizing signal a outputted from the synchronizing signal generating device 22 and a simple synchronizing signal outputted from the simple synchronizing signal generating device 21. b is switched and output.

【0015】以上のような構成ブロックで成る映像信号
処理装置における同期信号発生装置について、以下にそ
の動作を説明する。水平同期パルス発生装置1、垂直同
期パルス発生装置2、等化パルス発生装置3において、
図2に示すような水平同期パルスと、垂直同期パルス
と、等化パルスより構成される同期信号を発生する。ま
た簡易同期信号用デコーダ6では、クロック再生装置9
の出力のH/2パルスをカウントし、図3に示す簡易同
期信号bを発生するように水平同期パルスをマスクする
タイミングをデコードする。そしてゲート17において
水平同期パルス発生装置1の出力と簡易同期信号用デコ
ーダ6の出力を合成し、簡易同期信号発生装置21より
簡易同期信号bを発生する。
The operation of the synchronizing signal generating device in the video signal processing device having the above-described blocks will be described below. In the horizontal sync pulse generator 1, the vertical sync pulse generator 2, and the equalization pulse generator 3,
A synchronizing signal composed of a horizontal synchronizing pulse, a vertical synchronizing pulse and an equalizing pulse as shown in FIG. 2 is generated. In the simple sync signal decoder 6, the clock recovery device 9
The H / 2 pulse of the output of 1 is counted, and the timing for masking the horizontal synchronizing pulse is decoded so as to generate the simple synchronizing signal b shown in FIG. Then, the gate 17 synthesizes the output of the horizontal sync pulse generator 1 and the output of the simple sync signal decoder 6, and the simple sync signal generator 21 generates the simple sync signal b.

【0016】一方、映像信号判別装置7では、図4のク
ロック再生装置9の出力よりVパルスを基準にしてH/
2パルスをカウントし、1フィールド期間に525カウ
ントできれば入力映像信号が標準NTSC信号、1フィ
ールド期間に525カウントできない場合には入力映像
信号が非標準NTSC信号であると判別し、判別パルス
を出力する。そして映像信号判別装置7の判別パルスよ
り入力映像信号が標準NTSC信号であると判別する場
合は同期信号発生装置22より発生する同期信号aを、
入力の映像信号が非標準NTSC信号と判別する場合に
は、簡易同期信号発生装置21より発生する簡易同期信
号bを、切り換えて出力する。
On the other hand, in the video signal discriminating apparatus 7, H / H based on the V pulse from the output of the clock reproducing apparatus 9 in FIG.
When 2 pulses are counted and if 525 can be counted in one field period, the input video signal is a standard NTSC signal, and if 525 cannot be counted in one field period, it is determined that the input video signal is a non-standard NTSC signal, and a determination pulse is output. . When it is determined that the input video signal is a standard NTSC signal based on the determination pulse of the video signal determination device 7, the synchronization signal a generated by the synchronization signal generation device 22 is
When the input video signal is determined to be a non-standard NTSC signal, the simple sync signal b generated by the simple sync signal generator 21 is switched and output.

【0017】このように本実施例によれば、入力の映像
信号が標準NTSC信号である場合であっても、非標準
NTSC信号になった場合にも出力映像は同期流れを起
こさない。
As described above, according to the present embodiment, even when the input video signal is the standard NTSC signal, the output video does not cause the synchronous flow even when it becomes the non-standard NTSC signal.

【0018】[0018]

【発明の効果】以上の実施例から明らかなように本発明
の映像信号処理装置における同期信号発生装置は、入力
映像がノーインターレース信号、VTRの特殊再生等の
非標準NTSC信号の場合にも同期のとれた出力映像を
提供できる。
As is apparent from the above embodiments, the synchronizing signal generating device in the image signal processing device of the present invention is synchronized even when the input image is a non-interlaced signal or a non-standard NTSC signal such as special reproduction of VTR. It can provide excellent output video.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における同期信号発生装置の
構成を示すブロック図
FIG. 1 is a block diagram showing a configuration of a synchronization signal generator according to an embodiment of the present invention.

【図2】同装置から出力される同期信号の波形を示す図FIG. 2 is a diagram showing a waveform of a synchronization signal output from the device.

【図3】同装置から出力される簡易同期信号の波形を示
す図
FIG. 3 is a diagram showing a waveform of a simple synchronization signal output from the device.

【図4】映像信号処理装置の構成を示すブロック図FIG. 4 is a block diagram showing a configuration of a video signal processing device.

【図5】従来の同期信号発生装置の構成を示すブロック
FIG. 5 is a block diagram showing a configuration of a conventional synchronization signal generator.

【符号の説明】[Explanation of symbols]

1 水平同期パルス発生装置 2 垂直同期パルス発生装置 3 等化パルス発生装置 4 切り換え信号発生装置 5 切り換え回路 6 簡易同期信号用デコーダ 7 映像信号判別装置 8 切り換え回路 17 ゲート 21 簡易同期信号発生回路 1 Horizontal sync pulse generator 2 Vertical sync pulse generator 3 Equalization pulse generator 4 Switching signal generator 5 Switching circuit 6 Simple sync signal decoder 7 Video signal discriminating device 8 Switching circuit 17 Gate 21 Simple sync signal generating circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 映像信号よりクロックと1水平走査期間
毎出力されるパルスと1フィールド毎に出力されるパル
スを得る手段と、前記クロックと前記1水平走査期間毎
に出力されるパルスから、水平同期パルスと、垂直同期
パルスと、等化パルスを発生する各パルス発生手段と、
前記水平同期パルスと、垂直同期パルスと、等化パルス
から構成される同期信号を発生する第1の同期信号発生
手段と、前記水平同期パルスから構成される同期信号を
発生する第2の同期信号発生手段と、前記1フィールド
毎に出力されるパルスが特定の周期で出力されているの
か否かを判別する判別手段と、前記判別手段により1フ
ィールド毎に出力されるパルスが特定の周期で出力され
ていると判断した時は前記第1の同期信号発生手段によ
り発生する同期信号を、出力されていないと判断した時
は前記第2の同期信号発生手段により発生する同期信号
を出力する切り換え手段を備えた同期信号発生装置。
1. A means for obtaining a clock, a pulse output for each horizontal scanning period and a pulse output for each field from a video signal, and a horizontal output from the clock and a pulse output for each horizontal scanning period. Sync pulse, vertical sync pulse, each pulse generating means for generating an equalization pulse,
First synchronization signal generating means for generating a synchronization signal composed of the horizontal synchronization pulse, vertical synchronization pulse and equalization pulse, and second synchronization signal for generating a synchronization signal composed of the horizontal synchronization pulse. Generating means, discrimination means for discriminating whether or not the pulse output for each field is output at a specific cycle, and pulse output for each field by the determination means is output at a specific cycle. Switching means for outputting the synchronization signal generated by the first synchronization signal generating means when it is determined that the synchronization signal is generated, and outputting the synchronization signal generated by the second synchronization signal generation means for the determination that the synchronization signal is not output. Signal generator equipped with.
JP5225587A 1993-09-10 1993-09-10 Synchronizing signal generation device Pending JPH0787356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5225587A JPH0787356A (en) 1993-09-10 1993-09-10 Synchronizing signal generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5225587A JPH0787356A (en) 1993-09-10 1993-09-10 Synchronizing signal generation device

Publications (1)

Publication Number Publication Date
JPH0787356A true JPH0787356A (en) 1995-03-31

Family

ID=16831658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5225587A Pending JPH0787356A (en) 1993-09-10 1993-09-10 Synchronizing signal generation device

Country Status (1)

Country Link
JP (1) JPH0787356A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000041388A1 (en) * 1998-12-30 2000-07-13 Honeywell Inc. Automatic sync selector with programmable priority

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000041388A1 (en) * 1998-12-30 2000-07-13 Honeywell Inc. Automatic sync selector with programmable priority

Similar Documents

Publication Publication Date Title
KR100290851B1 (en) Apparatus for video processing of digital TV
JPH027555B2 (en)
US5068717A (en) Method and apparatus for synchronization in a digital composite video system
JPH0787356A (en) Synchronizing signal generation device
JPH031760A (en) Reception television signal regenerator
JP2720189B2 (en) Teletext signal generator and teletext signal receiver
JP3734306B2 (en) Color encoder
JP2579775B2 (en) Clock switching device
KR960003878B1 (en) Muse decoder
JP2002185980A (en) Multi-format recording and reproducing device
JP2997013B2 (en) Vertical synchronous playback circuit
JP2523010B2 (en) Clamp pulse control circuit
JPH0134511B2 (en)
JPS59193680A (en) Automatic discriminating system of television broadcast system
JP2002010206A (en) Device and method for outputting image signal
JP3101689B2 (en) Synchronous signal generation circuit for video signal processing device
KR950006775B1 (en) Adaptive duobinary decoder
JP3475773B2 (en) Video signal processing device and liquid crystal display device
JPS6292685A (en) Video signal processor
JPH04180365A (en) Noise pulse elimination circuit
JPH08275023A (en) Synchronizing signal detection circuit
JPH05219403A (en) Synchronization converter
JPS61218286A (en) Video signal processing circuit
JPH01166689A (en) Signal processing circuit for video disk player
JPH0478233B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term