JPH0785260A - Two-dimensional sensor device - Google Patents

Two-dimensional sensor device

Info

Publication number
JPH0785260A
JPH0785260A JP5252412A JP25241293A JPH0785260A JP H0785260 A JPH0785260 A JP H0785260A JP 5252412 A JP5252412 A JP 5252412A JP 25241293 A JP25241293 A JP 25241293A JP H0785260 A JPH0785260 A JP H0785260A
Authority
JP
Japan
Prior art keywords
processor
sensors
data
sensor device
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5252412A
Other languages
Japanese (ja)
Inventor
Hidekazu Ishii
英一 石井
Yoshihiro Yamada
義浩 山田
Masatoshi Ishikawa
正俊 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP5252412A priority Critical patent/JPH0785260A/en
Publication of JPH0785260A publication Critical patent/JPH0785260A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To constitute a two-dimensional sensor device capable of obtaining high versatility and a high function and arranging many sensors in an LSI. CONSTITUTION:Output data from plural sensors 81 are supplied to one processor 91 so as to process plural data by the processor 91, by which the number of processors 91 can be reduced as compared with the number of arranged sensors 81, an area required for setting up the processors 91 can be reduced and the degree of design freedom at the time of designing the two-dimensional sensor device can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、視覚情報などの2次元
的情報を複数のセンサによって並列的に検出し、その検
出したデータを並列的に処理するための2次元センサ装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a two-dimensional sensor device for detecting two-dimensional information such as visual information in parallel by a plurality of sensors and processing the detected data in parallel. .

【0002】[0002]

【従来の技術】従来、2次元的な視覚情報の処理には、
視覚センサとしてのビデオカメラと画像処理装置との組
み合わせが用いられていた。このような装置は、画像検
査装置や視覚データを用いた制御装置などとして使用さ
れるが、視覚情報を高速に処理するために、ビデオカメ
ラから取り込んだデータを画像処理装置によって並列的
に処理することが行われる。
2. Description of the Related Art Conventionally, for processing two-dimensional visual information,
A combination of a video camera as a visual sensor and an image processing device has been used. Such a device is used as an image inspection device or a control device using visual data, but in order to process visual information at high speed, the data captured from the video camera is processed in parallel by the image processing device. Is done.

【0003】ところで、高速化を達成するためには画像
処理だけでなく、その前段の視覚センサの速度も画像処
理の速度と同程度に高速化することによって、装置全体
としての高速化をはじめて達成できる。
In order to achieve a high speed, not only the image processing but also the speed of the visual sensor in the preceding stage is increased to the same level as the speed of the image processing to achieve the speed increase of the entire apparatus for the first time. it can.

【0004】しかし、現状では視覚センサからのデータ
は、視覚センサからのデータの取り出しの段階で直列化
され、逐次的に外部へ送出されるようになされている。
このため、画像処理装置では30フレーム/秒程度の速
度でしかビデオカメラから画像情報を受け取ることがで
きず、画像処理だけを並列化して高速化を行っても、装
置全体としての高速化には限界があった。同様のこと
は、触覚センサなどの他のセンサアレイについても当て
はまる。
However, at present, the data from the visual sensor are serialized at the stage of taking out the data from the visual sensor and sequentially sent out to the outside.
Therefore, the image processing apparatus can receive the image information from the video camera only at a speed of about 30 frames / second, and even if only the image processing is parallelized to increase the speed, it is not possible to increase the speed of the entire apparatus. There was a limit. The same applies to other sensor arrays such as tactile sensors.

【0005】一方、上記ビデオカメラのセンサアレイが
視覚情報を検知した段階では、2次元データは並列に取
り込まれている。そして、上記並列に取り込まれた2次
元データを外部へ送出する段階で直列化して画像処理装
置へ送り、画像処理装置内で並列に処理を行うようにな
っている。
On the other hand, when the sensor array of the video camera detects visual information, the two-dimensional data is taken in parallel. Then, the two-dimensional data fetched in parallel is serialized at the stage of being sent to the outside, sent to the image processing apparatus, and processed in parallel in the image processing apparatus.

【0006】そこで、センサ出力とプロセッサ入力とを
1対1に結合し、且つプロセッサが並列処理を行うよう
にすれば、プロセッサの個数に応じた高速化を図ること
ができる。しかし、このようにした場合はセンサとプロ
セッサとの結合のための配線をそのまま行うと、配線が
膨大なものになってしまうという問題がある。そこで、
1つのLSI上にセンサとプロセッサとを一組にして実
装すれば、配線が不要で、且つ非常に高速な視覚センサ
装置を構成することができる。
Therefore, if the sensor output and the processor input are connected in a one-to-one manner and the processors perform parallel processing, the speed can be increased according to the number of processors. However, in such a case, if the wiring for connecting the sensor and the processor is left as it is, there is a problem that the wiring becomes huge. Therefore,
If a sensor and a processor are mounted as a set on one LSI, a wiring can be eliminated and a very high-speed visual sensor device can be configured.

【0007】このように、センサとプロセッサとを一体
化し、検出機能と処理機能とを並列的に行うようにした
視覚センサ装置は、過去にもいくつか開発された例があ
り、例えば、”C.Mead:Analog VLSI AND Neural System
s, Addison-Wesley(1989) ”に報告されている。
As described above, there are some examples of visual sensor devices in the past where the sensor and the processor are integrated and the detection function and the processing function are performed in parallel. .Mead: Analog VLSI AND Neural System
s, Addison-Wesley (1989) ”.

【0008】しかし、これらのLSIのほとんどは回路
が固定されており、決められた目的に使用されるように
作られている。したがって、1つのセンサの持つ機能は
1通りに限られており、また個々の用途に対して別々の
視覚センサ装置を開発する必要があるため、手間とコス
トがかかるという問題があった。
However, most of these LSIs have a fixed circuit and are designed to be used for a predetermined purpose. Therefore, the function of one sensor is limited to one, and it is necessary to develop separate visual sensor devices for each application, which causes a problem that it takes time and cost.

【0009】これに対して、各プロセッサとして、プロ
グラムによって制御される汎用プロセッサを使用するよ
うにすれば、1つの視覚センサ装置で複数の機能を実現
したり、汎用プロセッサのプログラムを書き換えること
によって、異なる用途に使用したりすることができる。
この結果、個々の用途に対して別々の視覚センサ装置を
開発する手間が省け、高機能で低価格な視覚センサ装置
を提供することが可能となる。
On the other hand, if a general-purpose processor controlled by a program is used as each processor, one visual sensor device can realize a plurality of functions, or the program of the general-purpose processor can be rewritten. It can be used for different purposes.
As a result, it is possible to save the labor of developing a separate visual sensor device for each application and to provide a highly functional and low cost visual sensor device.

【0010】しかしながら、この汎用プロセッサを通常
のマイクロコンピュータのように多くのトランジスタを
使用して実現すると、視覚センサ装置の汎用性や機能を
向上させることができるが、このようにした場合には限
られたLSIの面積に収まるセンサの数が減少し解像度
が劣化する問題が生じる。
However, if this general-purpose processor is realized by using many transistors like an ordinary microcomputer, the versatility and function of the visual sensor device can be improved, but only in such a case. There is a problem that the number of sensors that can be accommodated in the area of the LSI is reduced and the resolution is deteriorated.

【0011】したがって、プロセッサの汎用的な機能を
維持しながら、より少ない数のトランジスタでプロセッ
サを実現すること必要となる。例えば、“石川:大規模
並列処理機構による視覚機能の工学的実現,理研シンポ
ジウム第12回非接触計測と画像処理,1991年10
月,(p.18左半分13行目〜21行目)”では、図
5に示すようなプロセッサが示されている。
Therefore, it is necessary to realize the processor with a smaller number of transistors while maintaining the general-purpose function of the processor. For example, “Ishikawa: Engineering realization of visual function by large-scale parallel processing mechanism, RIKEN Symposium 12th non-contact measurement and image processing, 1991, 10
Mon, (p.18, left half, 13th line to 21st line) "shows a processor as shown in FIG.

【0012】このプロセッサは、センサ1としてフォト
トランジスタを備え、出力として発光ダイオード3を備
えている。そして、64×64=4096個のプロセッ
サ2をマトリックス状に配置した並列演算処理システム
において、センサ1とプロセッサ2とを1対1に接続
し、アーキテクチャを工夫することにより回路のコンパ
クト化を図り、1プロセッサエレメント当たり337ゲ
ートのプロセッサエレメント回路を実現している。しか
し、この回路規模ではまだ十分な集積度が得られていな
い。
This processor comprises a phototransistor as the sensor 1 and a light emitting diode 3 as the output. Then, in a parallel arithmetic processing system in which 64 × 64 = 4096 processors 2 are arranged in a matrix, the sensors 1 and the processors 2 are connected in a one-to-one manner and the architecture is devised to achieve a circuit compactness, A processor element circuit having 337 gates per processor element is realized. However, a sufficient degree of integration has not yet been obtained with this circuit scale.

【0013】[0013]

【発明が解決しようとする課題】例えば、視覚センサ装
置においては、センサアレイとプロセッサアレイとを1
つのLSIによって実現することより、高速、小型、軽
量、低価格、低消費電力などの効果が得られる。その
際、プロセッサアレイを構成する各プロセッサの回路規
模を小型化すればするほど集積度を高めることができ、
より高い解像度を有する視覚センサ装置を実現すること
ができる。
For example, in a visual sensor device, one sensor array and one processor array are provided.
By using one LSI, high speed, small size, light weight, low price, and low power consumption can be obtained. At that time, the smaller the circuit scale of each processor constituting the processor array, the higher the degree of integration,
A visual sensor device having a higher resolution can be realized.

【0014】すなわち、LSI上においては、プロセッ
サの占有面積はセンサの占有面積に比較して相対的に大
きくなっていて、プロセッサの占有面積がLSIの面積
を規定している。したがって、集積度を高めるにはプロ
セッサの回路規模を削減することが効果的である。しか
し、プロセッサの機能を保持したままでプロセッサの回
路規模を小型化するには限界があり、それ以上の小型化
を図るためにはプロセッサの機能を削減しなければなら
なかった。
That is, on the LSI, the area occupied by the processor is relatively larger than the area occupied by the sensor, and the area occupied by the processor defines the area of the LSI. Therefore, it is effective to reduce the circuit scale of the processor in order to increase the degree of integration. However, there is a limit to downsizing the circuit scale of the processor while keeping the function of the processor, and the function of the processor has to be reduced in order to achieve further downsizing.

【0015】本発明は上述の問題点にかんがみ、高い汎
用性および高い機能が得られるとともに、たくさんのセ
ンサを配設することが可能な2次元センサ装置を限られ
た面積内に構成できるようにすることを目的とする。
In view of the above problems, the present invention provides high versatility and high function, and enables a two-dimensional sensor device capable of arranging many sensors to be constructed within a limited area. The purpose is to do.

【0016】[0016]

【課題を解決するための手段】本発明の2次元センサ装
置は、上述した課題を解決するために、2次元的に配置
された複数のセンサにより構成されるセンサアレイと、
上記複数のセンサからそれぞれ出力されるデータを受け
取り、これに所定のデータ処理を施すためのプロセッサ
が2次元的に配置されて構成されたプロセッサアレイと
を具備する2次元センサ装置において、上記プロセッサ
アレイを構成する各々のプロセッサに上記複数のセンサ
を接続するとともに、上記複数のセンサが接続された各
々のプロセッサに、他のプロセッサとの間でデータの授
受を行う通信手段と、上記複数のセンサから与えられる
データや上記通信手段を介して与えられる他のプロセッ
サからのデータに所定の演算処理を施す演算手段とを設
けている。
In order to solve the above-mentioned problems, a two-dimensional sensor device of the present invention comprises a sensor array composed of a plurality of two-dimensionally arranged sensors,
A two-dimensional sensor device, comprising: a processor array configured by two-dimensionally arranging processors for receiving data respectively output from the plurality of sensors and performing predetermined data processing on the data. While connecting the plurality of sensors to each processor constituting the, and to each processor to which the plurality of sensors are connected, communication means for exchanging data with other processors, and from the plurality of sensors There is provided an arithmetic means for performing a predetermined arithmetic processing on the given data and the data from another processor given through the communication means.

【0017】[0017]

【作用】本発明の2次元センサ装置は、プロセッサアレ
イを構成する各々のプロセッサに複数のセンサを接続
し、複数のセンサからそれぞれ出力される複数の信号を
上記1つのプロセッサで処理するようにしているので、
センサの個数に対してプロセッサの個数を減少させるこ
とが可能となり、2次元センサ装置を形成する所定の領
域内において、上記減少させたプロセッサを形成するの
に必要な面積に相当する面積を自由に使用することがで
きるようになる。
According to the two-dimensional sensor device of the present invention, a plurality of sensors are connected to each processor constituting the processor array, and a plurality of signals output from the plurality of sensors are processed by the one processor. Because
The number of processors can be reduced with respect to the number of sensors, and an area corresponding to the area required to form the reduced processor can be freely set within a predetermined region forming the two-dimensional sensor device. You will be able to use it.

【0018】[0018]

【実施例】以下、本発明の2次元センサ装置の一実施例
について、図1および図2を参照しながら説明する。図
1は、本実施例による視覚センサ装置の概略構成を示す
ブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the two-dimensional sensor device of the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram showing a schematic configuration of the visual sensor device according to the present embodiment.

【0019】先ず、視覚センサ装置全体の構成を簡単に
説明する。図1において、81はセンサ、85は通信手
段、91はプロセッサを示しており、4個のセンサ81
の出力信号が1個のプロセッサ91の入力端子に供給さ
れるように接続されている。なお、この実施例では、4
個のセンサ81の出力信号を1個のプロセッサ91の入
力端子に供給するようにした例を示したが、1個のプロ
セッサ91に接続するセンサ81の数は4個以外の数で
もよい。
First, the overall configuration of the visual sensor device will be briefly described. In FIG. 1, 81 is a sensor, 85 is a communication means, and 91 is a processor.
Is connected so as to be supplied to the input terminal of one processor 91. In this embodiment, 4
Although the output signal of each sensor 81 is supplied to the input terminal of one processor 91, the number of sensors 81 connected to one processor 91 may be other than four.

【0020】センサアレイ80は、例えばセンサ81を
128×128の格子状に並べたものからなる。また、
プロセッサアレイ90は、例えば、プロセッサ91を3
2×32の格子状に並べたものからなっている。これら
のプロセッサ91は、通信手段85を介して近傍のプロ
セッサ91と接続されており、図1には4近傍接続の例
が示してある。本実施例では、これらの構成の全てが1
つのLSI上に実現されている。
The sensor array 80 comprises, for example, sensors 81 arranged in a 128 × 128 grid pattern. Also,
The processor array 90 includes, for example, three processors 91.
They are arranged in a 2 × 32 grid pattern. These processors 91 are connected to the nearby processors 91 via the communication means 85, and FIG. 1 shows an example of 4-neighbor connection. In this embodiment, all of these configurations are 1
It is realized on one LSI.

【0021】ここで、センサアレイ80のサイズは、1
28×128以外の64×64や256×256などで
もよく、また、形状は正方格子以外でもよく、縦と横の
サイズが異なっていてもよい。また、プロセッサ91間
のインターコネクションは4近傍接続以外の任意の数で
よい。
Here, the size of the sensor array 80 is 1
64 × 64 other than 28 × 128, 256 × 256, or the like may be used, and the shape may be other than a square lattice, and the vertical and horizontal sizes may be different. Further, the number of interconnections between the processors 91 may be an arbitrary number other than four neighboring connections.

【0022】図2は、図1のプロセッサ91とそのプロ
セッサ91に4個のセンサ81を接続した例を示す構成
図である。図2(a)に示すように、4個のセンサ81
からの出力される画像データはマルチプレクサ20、A
/D変換器30を介してプロセッサ回路91に入力され
る。
FIG. 2 is a block diagram showing an example in which the processor 91 of FIG. 1 and four sensors 81 are connected to the processor 91. As shown in FIG. 2A, four sensors 81
The image data output from the multiplexer 20, A
It is input to the processor circuit 91 via the / D converter 30.

【0023】この構成において、センサ81からの出力
された画像データはサンプルホールド後にマルチプレク
サ20に与えられ、所定の条件に従って選択される。そ
して、マルチプレクサ20から出力された画像データ
は、A/D変換器30によりディジタルデータに変換さ
れた後、外部からの制御信号に従って、プロセッサ回路
91に入力される。
In this structure, the image data output from the sensor 81 is applied to the multiplexer 20 after sample-holding and selected according to a predetermined condition. Then, the image data output from the multiplexer 20 is converted into digital data by the A / D converter 30, and then input to the processor circuit 91 according to a control signal from the outside.

【0024】プロセッサ回路91に入力された4個分の
画像データは、ここに設けられているレジスタ(図3参
照)に保管されるとともに所定の信号処理が施される。
これらの信号処理は、図1に示したように、1024個
のプロセッサ回路91で構成されるプロセッサアレイ9
0で並列に処理される。
The four pieces of image data input to the processor circuit 91 are stored in a register (see FIG. 3) provided therein and subjected to predetermined signal processing.
As shown in FIG. 1, these signal processes are performed by the processor array 9 including 1024 processor circuits 91.
0 is processed in parallel.

【0025】4つのセンサ81がプロセッサ91内での
空間的配置例を、図2(b)および図2(c)に示す。
センサ81はプロセッサ91内の任意の位置に配置可能
であるが、通常は複数のプロセッサ91をマトリックス
状に配置したときに、センサ81が等間隔に配置される
ように、図2(b)ではb=a+c、e=d+f、図2
(c)ではg=h、i=jとなるようにセンサ81をプ
ロセッサ91内に配置するようにしている。
An example of the spatial arrangement of the four sensors 81 in the processor 91 is shown in FIGS. 2 (b) and 2 (c).
The sensor 81 can be arranged at any position in the processor 91, but normally, when the plurality of processors 91 are arranged in a matrix, the sensors 81 are arranged at equal intervals in FIG. 2B. b = a + c, e = d + f, FIG.
In (c), the sensor 81 is arranged in the processor 91 so that g = h and i = j.

【0026】本実施例においては、プロセッサ91とし
て、プログラムによって制御される汎用プロセッサを用
いることにより、1つの視覚センサ装置でもって複数の
機能を実現できるようにするとともに、高機能な視覚セ
ンサ装置を低価格に構成できるようにしている。
In the present embodiment, by using a general-purpose processor controlled by a program as the processor 91, it is possible to realize a plurality of functions with a single visual sensor device, and a highly functional visual sensor device is provided. It is designed to be inexpensive.

【0027】図3は、プロセッサ91の一例を示す要部
のブロック図である。図3に示したように、このプロセ
ッサ91は複数のレジスタ92、乗算器および演算ユニ
ットなどから成る演算手段93等によって構成されてお
り、複数のレジスタ92はリード信号線94およびライ
ト信号線95との間に並列に接続されている。
FIG. 3 is a block diagram of an essential part showing an example of the processor 91. As shown in FIG. 3, the processor 91 is composed of a plurality of registers 92, an arithmetic means 93 including a multiplier and an arithmetic unit, and the like, and the plurality of registers 92 include a read signal line 94 and a write signal line 95. Are connected in parallel between.

【0028】近傍のプロセッサ91から入力される画像
データは、通信手段85を介してリード信号線94に与
えられる。また、このプロセッサ91に接続されている
複数のセンサ81から出力される画像データは、バッフ
ァ回路96を介してリード信号線94に与えられる。
The image data input from the nearby processor 91 is given to the read signal line 94 through the communication means 85. Further, the image data output from the plurality of sensors 81 connected to the processor 91 is given to the read signal line 94 via the buffer circuit 96.

【0029】これらの画像データは、上述したように複
数のレジスタ92に保管されるとともに、演算手段93
によって所定の信号処理が施される。また、これらの画
像データは通信手段85を介して近傍のプロセッサ91
に出力される。このような画像データ処理動作および画
像データの送信動作は、上述したようにプログラムに従
って制御される。
These image data are stored in the plurality of registers 92 as described above, and the calculation means 93 is also provided.
Predetermined signal processing is performed by. Further, these image data are transmitted to the nearby processor 91 via the communication means 85.
Is output to. Such image data processing operation and image data transmission operation are controlled according to the program as described above.

【0030】次に、本実施例の視覚センサ装置の動作を
説明する。センサアレイ80で検出した画像データなど
の2次元データは、プロセッサアレイ90へ送られる。
プロセッサアレイ90を構成するプロセッサ91は、外
部から順次送られるプログラムまたは命令に従って、送
られてきたデータを処理する。この場合、各プロセッサ
91は通信手段85を介して近傍のプロセッサ91と通
信を行いながらデータの処理を行う。
Next, the operation of the visual sensor device of this embodiment will be described. Two-dimensional data such as image data detected by the sensor array 80 is sent to the processor array 90.
The processor 91, which constitutes the processor array 90, processes the transmitted data according to a program or an instruction sequentially transmitted from the outside. In this case, each processor 91 processes data while communicating with a nearby processor 91 via the communication means 85.

【0031】以上のような構成によって、視覚センサ装
置を実現しているので、4個のセンサ81からの信号を
処理するときに、従来例では4個のプロセッサ91が必
要であったが、この実施例では1個のプロセッサ91で
よい。
Since the visual sensor device is realized by the above-mentioned configuration, when processing the signals from the four sensors 81, four processors 91 are required in the conventional example, but In the embodiment, only one processor 91 is required.

【0032】したがって、従来必要とされていたプロセ
ッサ91の個数を、この実施例では1/4に削減するこ
とができ、プロセッサ91の個数の減少に対応する領域
を有効に利用することにより、視覚センサ装置の高解像
度化、プロセッサ91の高機能化を達成できる。例え
ば、プロセッサ91に新たな処理機能回路を付加し、あ
る特定の演算処理を高速に実行するハードウエア回路を
プロセッサ91内に取り込むことや、従来のように2値
処理ではなくグレイスケール処理などの機能を付加する
ことが可能となる。
Therefore, the number of processors 91 required conventionally can be reduced to 1/4 in this embodiment, and by effectively utilizing the area corresponding to the decrease in the number of processors 91, the visual Higher resolution of the sensor device and higher functionality of the processor 91 can be achieved. For example, a new processing function circuit is added to the processor 91, and a hardware circuit that executes a certain specific arithmetic processing at high speed is incorporated in the processor 91, or grayscale processing instead of binary processing as in the past is performed. It becomes possible to add a function.

【0033】例えば、2近傍または4近傍のセンサ81
への入力に対する論理演算によるエッジ検出、4近傍ま
たは8近傍の細線化処理、入力の時間微分による動物体
のエッジ検出、一定時間毎の入力情報の論理和による動
物体の軌跡の検出などが短時間で実行可能である。
For example, the sensors 81 near 2 or 4
Of edge detection by logical operation for input to 4 inputs, thinning processing of 4 neighborhoods or 8 neighborhoods, edge detection of moving body by time differentiation of input, detection of trajectory of moving body by logical sum of input information at constant time, etc. It can be done in time.

【0034】次に、本実施例の視覚センサ装置により実
現されるデータ処理の具体例を、図4のフローチャート
を参照しながら説明する。なお、図4は、不規則かつ高
速に運動する対象物を追従するような制御を行う場合に
ついての視覚センサ装置の動作を示したものである。
Next, a specific example of data processing realized by the visual sensor device of this embodiment will be described with reference to the flowchart of FIG. Note that FIG. 4 shows the operation of the visual sensor device in the case of performing control so as to follow an object that moves irregularly and at high speed.

【0035】図4において、ステップP1では、対象物
の位置と視覚センサ装置の向きとにより決定される画像
データを、センサアレイ80による撮像によって取り込
む。そして、センサアレイ80は、この撮像により得た
画像データを対象物画像データとしてプロセッサアレイ
90に送出する。
In step P1 in FIG. 4, image data determined by the position of the object and the orientation of the visual sensor device is captured by the sensor array 80. Then, the sensor array 80 sends the image data obtained by this imaging to the processor array 90 as object image data.

【0036】次に、ステップP2において、プロセッサ
アレイ90は、その構成要素である例えば10,000
個のプロセッサ91により、ステップP1においてセン
サアレイ80により取り込まれた対象物画像データに超
高速に並列処理を施すことによって、対象物画像データ
の中から着目している対象物のデータを高速に検出す
る。
Next, in step P2, the processor array 90 is its constituent element, for example, 10,000.
By subjecting the object image data captured by the sensor array 80 in step P1 to parallel processing at extremely high speed by the individual processors 91, the object data of interest is detected at high speed from the object image data. To do.

【0037】そして、プロセッサアレイ90は、このよ
うにして検出した対象物データの中から、追従しようと
する特徴点、例えば、四角形の特定の頂点などの存在分
布を表すデータを、並列処理された二次元データとして
変換装置1に送出する。つまり、100個×100個の
正方格子状に並べられた10,000個のプロセッサ
(40,000個のセンサ)のうち、特徴点を検出した
プロセッサは“1”を送出し、特徴点を検出しなかった
他のプロセッサは“0”を送出する。したがって、この
段階で、並列処理された二次元データは、10,000
個のデータから成っている。
Then, the processor array 90 processes in parallel the data representing the existence distribution of feature points to be tracked, for example, specific vertices of a quadrangle, from the object data thus detected. It is sent to the conversion device 1 as two-dimensional data. That is, of the 10,000 processors (40,000 sensors) arranged in a 100 × 100 square lattice pattern, the processor that detects the feature point sends “1” to detect the feature point. The other processors that did not send "0". Therefore, at this stage, the parallel-processed two-dimensional data is 10,000.
It consists of individual data.

【0038】次に、ステップP3において、LSI上に
設けられた変換装置(図示せず)は、プロセッサアレイ
90から送られてくる対象物の特徴点の存在分布データ
をもとに、特徴点が存在する位置を表す位置情報を特徴
データとして抽出する。この場合、四角形の頂点の位置
を表す特徴データは、例えば、センサアレイ80の中央
を基準としたX,Y座標におけるX方向およびY方向の
位置を表す座標データになる。
Next, in step P3, the conversion device (not shown) provided on the LSI determines the characteristic points based on the existence distribution data of the characteristic points of the object sent from the processor array 90. The position information indicating the existing position is extracted as characteristic data. In this case, the feature data representing the positions of the vertices of the quadrangle is, for example, coordinate data representing the positions in the X and Y directions in the X and Y coordinates with the center of the sensor array 80 as a reference.

【0039】このようにして、変換装置は、10,00
0個のデータから成る大量の二次元データを、座標デー
タという非常にデータ量が少ない特徴データに変換する
処理を行う。
In this way, the conversion device is
A process of converting a large amount of two-dimensional data consisting of 0 data into feature data having a very small data amount called coordinate data is performed.

【0040】なお、変換装置では、このステップP3
で、複数の特徴点を抽出したのち、それらの特徴点の重
心を求める処理を行うようにしてもよい。これによって
求められる特徴データは、例えば、対象物の特徴点の重
心が一つであれば、重心のX方向およびY方向の位置を
表す2個のデータとなる。
In the conversion device, this step P3
Then, after extracting a plurality of feature points, the process of obtaining the center of gravity of these feature points may be performed. For example, if the center of gravity of the feature points of the object is one, the feature data obtained by this is two pieces of data representing the positions of the center of gravity in the X and Y directions.

【0041】上述したステップP1〜ステップP3の処
理は、フィードバック制御が行われている間は繰り返
し、ステップP4においてフィードバック制御の終了が
確認されたときに処理が終了する。
The processes of steps P1 to P3 described above are repeated while the feedback control is being performed, and the process ends when it is confirmed in step P4 that the feedback control is completed.

【0042】本実施例の視覚センサ装置は、プロセッサ
91を設置する領域を広く確保することができるように
したので、プロセッサ91に種々の機能を付加すること
ができる。したがって、上述したようにLSI上におい
て種々の処理を行うことが可能となり、高度な処理を極
めて高速に行うようにすることができる。
In the visual sensor device of this embodiment, since the area where the processor 91 is installed can be secured widely, various functions can be added to the processor 91. Therefore, various kinds of processing can be performed on the LSI as described above, and sophisticated processing can be performed at extremely high speed.

【0043】ところで、視覚センサの場合、センサ81
を設置する間隔が広すぎると、光学的な歪みや偽信号が
発生したりするため、用途によっては、センサ81の間
の間隔をある値以下にする必要がある。そのため、本実
施例の視覚センサ装置のように、1つのプロセッサ91
に複数のセンサ81を接続してプロセッサ91の個数を
削減することは、視覚センサ装置を視覚センサとして利
用するときには特に有効である。
By the way, in the case of a visual sensor, the sensor 81
If the spacing between the sensors is too wide, optical distortion or spurious signals may occur. Therefore, it is necessary to set the spacing between the sensors 81 to a certain value or less depending on the application. Therefore, like the visual sensor device of this embodiment, one processor 91
Reducing the number of processors 91 by connecting a plurality of sensors 81 to is particularly effective when the visual sensor device is used as a visual sensor.

【0044】なお、1個のプロセッサ91に接続するセ
ンサ81の出力の個数は多ければ多いほど単位面積当た
りの画素数の大きい視覚センサ装置を構成できるが、1
個のプロセッサ91に接続するセンサ81の個数を多く
すると、各センサ81からの信号を取り込むための時間
間隔が長くなるので、1個のプロセッサ91に接続する
センサ81の個数は用途、目的に応じて適切に選択する
必要がある。
The larger the number of outputs of the sensor 81 connected to one processor 91, the larger the number of pixels per unit area of the visual sensor device.
If the number of sensors 81 connected to one processor 91 is increased, the time interval for fetching a signal from each sensor 81 becomes longer. Therefore, the number of sensors 81 connected to one processor 91 depends on the use and purpose. Need to select appropriately.

【0045】以上、本発明の一実施例につき説明した
が、本発明は上述の実施例に限定されることなく、本発
明の技術的思想に基づき各種の有効な変更が可能であ
る。例えば、上述の実施例では視覚センサについて説明
したが、本発明は圧力センサ、音響センサ、温度センサ
などのその他のセンサに適用可能である。
Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment, and various effective modifications can be made based on the technical idea of the present invention. For example, although the visual sensor has been described in the above embodiments, the present invention can be applied to other sensors such as a pressure sensor, an acoustic sensor, and a temperature sensor.

【0046】[0046]

【発明の効果】以上説明したように、本発明は所定のデ
ータ処理を施すプロセッサアレイを構成する各々のプロ
セッサに複数のセンサを接続し、1つのプロセッサで上
記複数のセンサからそれぞれ出力される複数の信号をそ
れぞれ処理するとともに、各プロセッサ間で通信を行う
ようにしたので、センサの個数に対してプロセッサの個
数を減少させることができ、上記減少させたプロセッサ
を形成するのに必要な面積に相当する面積を自由に使用
できるようにすることができる。
As described above, according to the present invention, a plurality of sensors are connected to each processor forming a processor array for performing predetermined data processing, and one processor outputs a plurality of sensors. Since each signal is processed and communication is performed between each processor, the number of processors can be reduced with respect to the number of sensors, and the area required to form the reduced processor can be reduced. The corresponding area can be freely used.

【0047】したがって、例えば、LSI上のように2
次元センサ装置を設置する箇所の大きさが規制されてい
る場合に、プロセッサの機能を削減することなしに、よ
り多くのセンサを配設したり、各プロセッサを実現する
回路規模を大きくして機能の向上や高速化を図るように
したりすることが可能となる。
Therefore, for example, 2
If the size of the area where the dimensional sensor device is installed is regulated, more sensors can be installed without increasing the function of the processor, and the circuit scale to realize each processor can be increased to function. It is possible to improve the speed and speed.

【0048】これにより、例えば、2次元情報を一度に
取り込んで並列的に高速処理するようにしたり、各プロ
セッサを実現する回路規模を大きくして、プロセッサの
機能を向上させたり、高速化を図ったりすることが可能
となる。
As a result, for example, two-dimensional information can be fetched at once and processed in parallel at high speed, or the circuit scale for realizing each processor can be increased to improve the function of the processor or speed up. It becomes possible.

【0049】さらに、従来の2次元センサ装置と比べて
少ないプロセッサで同一機能を実現できるので、駆動す
るトランジスタの数を減少させることができ、消費電力
を低減することができる。このことは、1つのLSIの
内部に数千から数万個のプロセッサを実現する場合には
特に有効である。
Furthermore, since the same function can be realized with a smaller number of processors as compared with the conventional two-dimensional sensor device, it is possible to reduce the number of transistors to be driven and power consumption. This is particularly effective when realizing several thousands to tens of thousands of processors in one LSI.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による2次元センサ装置の概
略構成図である。
FIG. 1 is a schematic configuration diagram of a two-dimensional sensor device according to an embodiment of the present invention.

【図2】本発明の一実施例による2次元センサ装置のプ
ロセッサの部分を示す概略構成図である。
FIG. 2 is a schematic configuration diagram showing a processor part of a two-dimensional sensor device according to an embodiment of the present invention.

【図3】プロセッサの一例を示す要部のブロック図であ
る。
FIG. 3 is a block diagram of a main part showing an example of a processor.

【図4】視覚センサ装置により実現されるデータ処理の
具体例を示すフローチャートである。
FIG. 4 is a flowchart showing a specific example of data processing realized by the visual sensor device.

【図5】従来の2次元センサ装置の概略構成図である。FIG. 5 is a schematic configuration diagram of a conventional two-dimensional sensor device.

【符号の説明】[Explanation of symbols]

20 マルチプレクサ 30 A/D変換器 80 センサアレイ 81 センサ 85 通信手段 90 プロセッサアレイ 91 プロセッサ 20 multiplexer 30 A / D converter 80 sensor array 81 sensor 85 communication means 90 processor array 91 processor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 2次元的に配置された複数のセンサによ
り構成されたセンサアレイと、上記複数のセンサからそ
れぞれ出力されるデータを受け取り、これに所定のデー
タ処理を施すプロセッサが2次元的に配置されて構成さ
れたプロセッサアレイとを具備する2次元センサ装置に
おいて、 上記プロセッサアレイを構成する各々のプロセッサに複
数のセンサを接続するとともに、 上記複数のセンサが接続された各々のプロセッサに、他
のプロセッサとの間でデータの授受を行う通信手段と、
上記複数のセンサから与えられるデータや上記通信手段
を介して与えられる他のプロセッサからのデータに所定
の演算処理を施す演算手段とを設け、 上記複数のセンサからそれぞれ出力されるデータを並列
処理方式により処理するようにしたことを特徴とする2
次元センサ装置。
1. A two-dimensional sensor array comprising a sensor array composed of a plurality of two-dimensionally arranged sensors and a processor for receiving data output from the plurality of sensors and subjecting the data to predetermined data processing. In a two-dimensional sensor device including a processor array arranged and configured, a plurality of sensors are connected to each processor configuring the processor array, and each processor to which the plurality of sensors are connected is Communication means for exchanging data with the processor of
An arithmetic means for performing a predetermined arithmetic processing on the data given from the plurality of sensors or the data from another processor given via the communication means is provided, and the data output from the plurality of sensors are processed in parallel. It is characterized in that it is processed by
Dimensional sensor device.
JP5252412A 1993-09-14 1993-09-14 Two-dimensional sensor device Withdrawn JPH0785260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5252412A JPH0785260A (en) 1993-09-14 1993-09-14 Two-dimensional sensor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5252412A JPH0785260A (en) 1993-09-14 1993-09-14 Two-dimensional sensor device

Publications (1)

Publication Number Publication Date
JPH0785260A true JPH0785260A (en) 1995-03-31

Family

ID=17236991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5252412A Withdrawn JPH0785260A (en) 1993-09-14 1993-09-14 Two-dimensional sensor device

Country Status (1)

Country Link
JP (1) JPH0785260A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021284A1 (en) * 1998-10-07 2000-04-13 Hamamatsu Photonics K. K. High-speed vision sensor
WO2001026051A1 (en) * 1999-10-04 2001-04-12 Hamamatsu Photonic K.K. Camera system for high-speed image processing
WO2003023712A1 (en) * 2001-09-05 2003-03-20 Japan Science And Technology Agency Image sensing apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021284A1 (en) * 1998-10-07 2000-04-13 Hamamatsu Photonics K. K. High-speed vision sensor
US6608296B1 (en) 1998-10-07 2003-08-19 Hamamatsu Photonics K.K. High-speed vision sensor having a parallel processing system
JP2010136413A (en) * 1998-10-07 2010-06-17 Hamamatsu Photonics Kk High-speed vision sensor
WO2001026051A1 (en) * 1999-10-04 2001-04-12 Hamamatsu Photonic K.K. Camera system for high-speed image processing
US7136097B1 (en) 1999-10-04 2006-11-14 Hamamatsu Photonics K.K. Camera system for high-speed image processing including selection of at least one frame based on processed results
WO2003023712A1 (en) * 2001-09-05 2003-03-20 Japan Science And Technology Agency Image sensing apparatus

Similar Documents

Publication Publication Date Title
JP3026984B2 (en) Multiprocessor system
CA2215598C (en) Fpga-based processor
US8244788B2 (en) Semiconductor integrated circuit device having a plurality of photo detectors and processing elements
US7489834B2 (en) Method and apparatus for image processing
US5768609A (en) Reduced area of crossbar and method of operation
US6067609A (en) Pattern generation and shift plane operations for a mesh connected computer
US5371896A (en) Multi-processor having control over synchronization of processors in mind mode and method of operation
US4622632A (en) Data processing system having a pyramidal array of processors
JPS6053349B2 (en) image processing processor
JPH0221025B2 (en)
WO1999053412A9 (en) Global input/output support for a mesh connected computer
Kidode Image processing machines in Japan
JPH0785260A (en) Two-dimensional sensor device
Elphinstone et al. RAPAC: a high-speed image-processing system
JP2513613B2 (en) Image processing unit
Lookin Digital image processing systems based on functional-oriented processors with a homogeneous structure
MUKHERJEE et al. Implementation of a prototype cellular logic array processor
Rahman et al. Parallel image processing system-a modular architecture using dedicated image processing modules and a graphics processor
JP2852050B2 (en) Image processing device
JPH07177435A (en) High-speed visual sensor
Rahman et al. A modular based parallel image processing system
JPH0268672A (en) Address generating part for picture processing processor
Martinez et al. Ada Model Of The VHSIC Parallel Programmable Processor For Image Processing
Yamamoto et al. Development of high-resolution digital vision chip based on CFPE architecture
Awcock et al. Developments in'smart'custom VLSI sensing for industrial automata

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128