JPH0785115A - 論理回路の検査用データ収集装置及び検査用データ収集方法 - Google Patents
論理回路の検査用データ収集装置及び検査用データ収集方法Info
- Publication number
- JPH0785115A JPH0785115A JP5226110A JP22611093A JPH0785115A JP H0785115 A JPH0785115 A JP H0785115A JP 5226110 A JP5226110 A JP 5226110A JP 22611093 A JP22611093 A JP 22611093A JP H0785115 A JPH0785115 A JP H0785115A
- Authority
- JP
- Japan
- Prior art keywords
- asic
- logic circuit
- data
- signal
- emulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ＡＳＩＣのタイミング検証用データ等の検査
用データの収集・作成効率を大幅に改善することを目的
とする。 【構成】 ＡＳＩＣが搭載されるターゲットシステム２
に、ＡＳＩＣに代えてこのＡＳＩＣの機能をエミュレー
トするＡＳＩＣエミュレータ１を信号接続ラインの群３
を通じて相互に接続する。そして信号接続ライン群３に
検査用データ収集機構４のデータ送出装置６を介挿接続
する。データ送出装置６は、ＡＳＩＣエミュレータ１と
ターゲットシステム２との間で入出力される信号群をエ
ミュレーション環境にて設定された動作クロックの周期
に従って各信号接続ライン３から取り込み、取り込んだ
周期ごとの信号群をひとまとまりの検査用データとして
システムバス８に送出する。そしてシステムバス８に送
出されたデータの群を記憶装置７に記憶する。
用データの収集・作成効率を大幅に改善することを目的
とする。 【構成】 ＡＳＩＣが搭載されるターゲットシステム２
に、ＡＳＩＣに代えてこのＡＳＩＣの機能をエミュレー
トするＡＳＩＣエミュレータ１を信号接続ラインの群３
を通じて相互に接続する。そして信号接続ライン群３に
検査用データ収集機構４のデータ送出装置６を介挿接続
する。データ送出装置６は、ＡＳＩＣエミュレータ１と
ターゲットシステム２との間で入出力される信号群をエ
ミュレーション環境にて設定された動作クロックの周期
に従って各信号接続ライン３から取り込み、取り込んだ
周期ごとの信号群をひとまとまりの検査用データとして
システムバス８に送出する。そしてシステムバス８に送
出されたデータの群を記憶装置７に記憶する。
Description
【０００１】
【産業上の利用分野】この発明は、ＡＳＩＣ等の論理回
路の検査用データ収集装置及び検査用データ収集方法に
関する。
路の検査用データ収集装置及び検査用データ収集方法に
関する。
【０００２】
【従来の技術】従来から、ＡＳＩＣ（Application Spec
ific IC)の機能を検証するための装置としてＡＳＩＣエ
ミュレータが知られている。このＡＳＩＣエミュレータ
は、ＦＰＧＡ（Field Programmable Gate Array)等のプ
ログラマブルな論理素子の群を備えてなり、入力された
ＡＳＩＣの設計情報であるネットリストを基に、このＡ
ＳＩＣと同じ機能を持つ論理回路を前記プログラマブル
な論理素子群の上に自動的に構築する。そしてＡＳＩＣ
が搭載されるシステムに、実際のＡＳＩＣチップに代え
てＡＳＩＣエミュレータを接続しプログラムを実行させ
てみることで、ＡＳＩＣの試作以前にＡＳＩＣの機能的
な検証を行うことができる。
ific IC)の機能を検証するための装置としてＡＳＩＣエ
ミュレータが知られている。このＡＳＩＣエミュレータ
は、ＦＰＧＡ（Field Programmable Gate Array)等のプ
ログラマブルな論理素子の群を備えてなり、入力された
ＡＳＩＣの設計情報であるネットリストを基に、このＡ
ＳＩＣと同じ機能を持つ論理回路を前記プログラマブル
な論理素子群の上に自動的に構築する。そしてＡＳＩＣ
が搭載されるシステムに、実際のＡＳＩＣチップに代え
てＡＳＩＣエミュレータを接続しプログラムを実行させ
てみることで、ＡＳＩＣの試作以前にＡＳＩＣの機能的
な検証を行うことができる。
【０００３】しかしながら、ＡＳＩＣエミュレータによ
る検証では、ＡＳＩＣが機能的に正しく動作するかの判
断はできても、ＡＳＩＣの動作のタイミングが適当であ
るかの検証まではできない。これは、ＡＳＩＣシミュレ
ータがＡＳＩＣと同じ機能を持つ論理回路を実際のＡＳ
ＩＣの構造とは異なるハードウェア上に構築しているが
故に、回路中を伝搬する信号の遅延時間がＡＳＩＣシミ
ュレータ上の論理回路と実際のＡＳＩＣとでは違ったも
のになるからである。
る検証では、ＡＳＩＣが機能的に正しく動作するかの判
断はできても、ＡＳＩＣの動作のタイミングが適当であ
るかの検証まではできない。これは、ＡＳＩＣシミュレ
ータがＡＳＩＣと同じ機能を持つ論理回路を実際のＡＳ
ＩＣの構造とは異なるハードウェア上に構築しているが
故に、回路中を伝搬する信号の遅延時間がＡＳＩＣシミ
ュレータ上の論理回路と実際のＡＳＩＣとでは違ったも
のになるからである。
【０００４】したがって、ＡＳＩＣのタイミング的な条
件をも考慮した動作検証に関しては、ソフトウェアシミ
ュレータを用いて行う必要があった。
件をも考慮した動作検証に関しては、ソフトウェアシミ
ュレータを用いて行う必要があった。
【０００５】さて、このソフトウェアシミュレータを用
いた検証では、シミュレータに与えるテストデータつま
りＡＳＩＣへの入力データとこれに対する期待値つまり
ＡＳＩＣからの出力データとを事前に作成しておく必要
がある。しかし、このテストデータ及び期待値の作成
は、一般に、設計者自らが設計図を参照して行ってお
り、大変手間のかかる作業と言える。よって、検証に必
要なすべてのテストデータを事前に用意することは、特
に近年のＡＳＩＣの規模拡大により現実的には困難な状
況となってきている。このため、テスト漏れが起こり、
ＡＳＩＣ試作後に不具合が露呈する等、ＡＳＩＣの開発
工期をいたずらに長びかせてしまうことになる。
いた検証では、シミュレータに与えるテストデータつま
りＡＳＩＣへの入力データとこれに対する期待値つまり
ＡＳＩＣからの出力データとを事前に作成しておく必要
がある。しかし、このテストデータ及び期待値の作成
は、一般に、設計者自らが設計図を参照して行ってお
り、大変手間のかかる作業と言える。よって、検証に必
要なすべてのテストデータを事前に用意することは、特
に近年のＡＳＩＣの規模拡大により現実的には困難な状
況となってきている。このため、テスト漏れが起こり、
ＡＳＩＣ試作後に不具合が露呈する等、ＡＳＩＣの開発
工期をいたずらに長びかせてしまうことになる。
【０００６】
【発明が解決しようとする課題】本発明はこのような課
題を解決するためのものであり、ソフトウェアシミュレ
ータ等の検証システムに与える検査用データを、エミュ
レータによる論理回路の機能的な検証作業と同時に自動
的に収集することができ、タイミング検証用データ等の
検査用データの収集・作成効率を大幅に改善することの
できる論理回路の検査用データ収集装置及び検査用デー
タ収集方法の提供を目的としている。
題を解決するためのものであり、ソフトウェアシミュレ
ータ等の検証システムに与える検査用データを、エミュ
レータによる論理回路の機能的な検証作業と同時に自動
的に収集することができ、タイミング検証用データ等の
検査用データの収集・作成効率を大幅に改善することの
できる論理回路の検査用データ収集装置及び検査用デー
タ収集方法の提供を目的としている。
【０００７】
【課題を解決するための手段】本発明の論理回路の検査
用データ収集装置は上記した目的を達成するために、特
定用途向けの論理回路が搭載されるシステムに、前記論
理回路に代えて前記論理回路の機能をエミュレートする
エミュレータを信号接続ラインを通じて接続してなるエ
ミュレーション環境と、前記信号接続ラインに介挿さ
れ、エミュレーションの実行中に前記エミュレータと前
記システムとの間で入出力される信号群を前記エミュレ
ーション環境にて設定された動作クロックの周期に従っ
て前記信号接続ラインより取り込む信号取り込み手段
と、前記信号取り込み手段によって取り込まれた周期ご
との信号群を検査用データとして蓄積する蓄積手段とを
具備することを特徴としている。
用データ収集装置は上記した目的を達成するために、特
定用途向けの論理回路が搭載されるシステムに、前記論
理回路に代えて前記論理回路の機能をエミュレートする
エミュレータを信号接続ラインを通じて接続してなるエ
ミュレーション環境と、前記信号接続ラインに介挿さ
れ、エミュレーションの実行中に前記エミュレータと前
記システムとの間で入出力される信号群を前記エミュレ
ーション環境にて設定された動作クロックの周期に従っ
て前記信号接続ラインより取り込む信号取り込み手段
と、前記信号取り込み手段によって取り込まれた周期ご
との信号群を検査用データとして蓄積する蓄積手段とを
具備することを特徴としている。
【０００８】また本発明の論理回路の検査用データ収集
方法は上記した目的を達成するために、特定用途向けの
論理回路が搭載されるシステムに、前記論理回路に代え
て前記論理回路の機能をエミュレートするエミュレータ
を信号接続ラインを通じて接続してなるエミュレーショ
ン環境を構築する工程と、前記エミュレーション環境に
てエミュレーションを実行する工程と、前記エミュレー
ションの実行中に、前記エミュレータと前記システムと
の間で入出力される信号を前記エミュレーション環境に
て設定された動作クロックの周期に従って前記信号接続
ラインから取り込む工程と、前記取り込まれた周期ごと
の信号群を検査用データとして記憶装置に蓄積する工程
とを有することを特徴としている。
方法は上記した目的を達成するために、特定用途向けの
論理回路が搭載されるシステムに、前記論理回路に代え
て前記論理回路の機能をエミュレートするエミュレータ
を信号接続ラインを通じて接続してなるエミュレーショ
ン環境を構築する工程と、前記エミュレーション環境に
てエミュレーションを実行する工程と、前記エミュレー
ションの実行中に、前記エミュレータと前記システムと
の間で入出力される信号を前記エミュレーション環境に
て設定された動作クロックの周期に従って前記信号接続
ラインから取り込む工程と、前記取り込まれた周期ごと
の信号群を検査用データとして記憶装置に蓄積する工程
とを有することを特徴としている。
【０００９】
【作用】本発明では、エミュレーションの実行中に、エ
ミュレータとシステムとの間で入出力される信号群をエ
ミュレーション環境にて設定された動作クロックの周期
に従って信号接続ラインより取り込み、取り込んだ周期
ごとの信号群を検査用データとして蓄積することで、ソ
フトウェアシミュレータ等の他の検証システムに与える
検査用データを、エミュレータによる論理回路の機能的
な検証作業と同時に自動的に収集することができ、これ
によりタイミング検証用データ等の検査用データの収集
効率を大幅に改善することができる。
ミュレータとシステムとの間で入出力される信号群をエ
ミュレーション環境にて設定された動作クロックの周期
に従って信号接続ラインより取り込み、取り込んだ周期
ごとの信号群を検査用データとして蓄積することで、ソ
フトウェアシミュレータ等の他の検証システムに与える
検査用データを、エミュレータによる論理回路の機能的
な検証作業と同時に自動的に収集することができ、これ
によりタイミング検証用データ等の検査用データの収集
効率を大幅に改善することができる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。
る。
【００１１】図１は本発明に係る一実施例のＡＳＩＣ検
査用データ収集装置の構成を示すブロック図である。
査用データ収集装置の構成を示すブロック図である。
【００１２】同図において、１はＡＳＩＣエミュレータ
であり、入力された検証対象の論理回路であるＡＳＩＣ
のネットリスト（設計情報）から、これと同じ機能を持
つ論理回路をＦＰＧＡ等のプログラマブルな論理素子の
群からなるハードウェア上に構築する。２は検証対象で
あるＡＳＩＣが将来搭載されることになるパーソナルコ
ンピュータ等のターゲットシステムである。現段階にあ
ってこのターゲットシステムには、前記ＡＳＩＣに代え
てＡＳＩＣエミュレータ１が信号接続ラインの群３を通
じて相互に接続されている。また、４は検査用データ収
集機構である。この検査用データ収集機構４はプロセッ
サ５、データ送出装置６及び記憶装置７をシステムバス
８を介して相互に接続して構成される。プロセッサ５は
検査用データ収集機構４における全体の動作を制御す
る。データ送出装置６はＡＳＩＣエミュレータ１とター
ゲットシステム２との間の各信号接続ライン３に介挿さ
れている。そしてこのデータ送出装置６は、ＡＳＩＣエ
ミュレータ１とターゲットシステム２との間で入出力さ
れる信号群をエミュレーション環境にて設定された動作
クロックの周期に従って各信号接続ライン３から取り込
み、取り込んだ周期ごとの信号群をひとまとまりの検査
用データとしてシステムバス８に送出する。記憶装置７
はデータ送出装置６によってシステムバス８に送出され
た検査用データの群を記憶する。
であり、入力された検証対象の論理回路であるＡＳＩＣ
のネットリスト（設計情報）から、これと同じ機能を持
つ論理回路をＦＰＧＡ等のプログラマブルな論理素子の
群からなるハードウェア上に構築する。２は検証対象で
あるＡＳＩＣが将来搭載されることになるパーソナルコ
ンピュータ等のターゲットシステムである。現段階にあ
ってこのターゲットシステムには、前記ＡＳＩＣに代え
てＡＳＩＣエミュレータ１が信号接続ラインの群３を通
じて相互に接続されている。また、４は検査用データ収
集機構である。この検査用データ収集機構４はプロセッ
サ５、データ送出装置６及び記憶装置７をシステムバス
８を介して相互に接続して構成される。プロセッサ５は
検査用データ収集機構４における全体の動作を制御す
る。データ送出装置６はＡＳＩＣエミュレータ１とター
ゲットシステム２との間の各信号接続ライン３に介挿さ
れている。そしてこのデータ送出装置６は、ＡＳＩＣエ
ミュレータ１とターゲットシステム２との間で入出力さ
れる信号群をエミュレーション環境にて設定された動作
クロックの周期に従って各信号接続ライン３から取り込
み、取り込んだ周期ごとの信号群をひとまとまりの検査
用データとしてシステムバス８に送出する。記憶装置７
はデータ送出装置６によってシステムバス８に送出され
た検査用データの群を記憶する。
【００１３】次に本実施例の動作を説明する。
【００１４】まずＡＳＩＣエミュレータ１内のプログラ
マブルな論理素子の群からなるハードウェア上に、検証
対象であるＡＳＩＣと同じ機能を持つ論理回路を構築す
る。この論理回路の構築は、ＡＳＩＣの設計情報である
ネットリストをＡＳＩＣエミュレータ１に与えることに
よって自動的に行われる。
マブルな論理素子の群からなるハードウェア上に、検証
対象であるＡＳＩＣと同じ機能を持つ論理回路を構築す
る。この論理回路の構築は、ＡＳＩＣの設計情報である
ネットリストをＡＳＩＣエミュレータ１に与えることに
よって自動的に行われる。
【００１５】次に、検査用データ収集機構４において、
ＡＳＩＣエミュレータ１とターゲットシステム２との間
の入出力信号を取り込むためのタイミングを設定する。
このタイミングは、エミュレーション環境つまりＡＳＩ
Ｃエミュレータ１及びターゲットシステム２に設定され
た動作クロックの周期に設定する。なお、エミュレーシ
ョン環境における動作クロックの周波数は、実際にＡＳ
ＩＣをターゲットシステム２に搭載して動作させる時よ
りも低く設定してある。
ＡＳＩＣエミュレータ１とターゲットシステム２との間
の入出力信号を取り込むためのタイミングを設定する。
このタイミングは、エミュレーション環境つまりＡＳＩ
Ｃエミュレータ１及びターゲットシステム２に設定され
た動作クロックの周期に設定する。なお、エミュレーシ
ョン環境における動作クロックの周波数は、実際にＡＳ
ＩＣをターゲットシステム２に搭載して動作させる時よ
りも低く設定してある。
【００１６】この後、エミュレーションを開始する。つ
まりＡＳＩＣエミュレータ１内に構築された論理回路を
使ってターゲットシステム２内のアプリケーションプロ
グラムを実際に動作させる。この動作を設計者が監視す
ることによってＡＳＩＣの機能検証（タイミング的な条
件を無視した機能検証）が行われる。そしてこの間、検
査用データ収集機構４によってＡＳＩＣエミュレータ１
とターゲットシステム２との間で入出力される信号の収
集が行われる。
まりＡＳＩＣエミュレータ１内に構築された論理回路を
使ってターゲットシステム２内のアプリケーションプロ
グラムを実際に動作させる。この動作を設計者が監視す
ることによってＡＳＩＣの機能検証（タイミング的な条
件を無視した機能検証）が行われる。そしてこの間、検
査用データ収集機構４によってＡＳＩＣエミュレータ１
とターゲットシステム２との間で入出力される信号の収
集が行われる。
【００１７】検査用データ収集機構４の制御はマイクロ
プロセッサ５によって行われる。マイクロプロセッサ５
は、予め設定されているタイミング、つまり前記のエミ
ュレーション環境に設定された動作クロックの周期でデ
ータ送出装置６にシステムバス８への信号送出（各信号
接続ライン３からの信号抽出）を指示する制御信号を出
力するとともに、記憶装置７にデータ書き込みのための
制御信号及びアドレス等を送る。データ送出装置６は、
マイクロプロセッサ５からの制御信号を入力すると各信
号接続ライン３の信号群を取り込み、これらをひとまと
まりの検査用データとしてシステムバス８に送出する。
記憶装置７はマイクロプロセッサ５により指示された番
地にシステムバス８上のデータを書き込んで行く。以上
により、エミュレーション実行中にＡＳＩＣエミュレー
タ１とターゲットシステム２との間で入出力されるすべ
ての信号群のデータを記憶装置７に収集する。
プロセッサ５によって行われる。マイクロプロセッサ５
は、予め設定されているタイミング、つまり前記のエミ
ュレーション環境に設定された動作クロックの周期でデ
ータ送出装置６にシステムバス８への信号送出（各信号
接続ライン３からの信号抽出）を指示する制御信号を出
力するとともに、記憶装置７にデータ書き込みのための
制御信号及びアドレス等を送る。データ送出装置６は、
マイクロプロセッサ５からの制御信号を入力すると各信
号接続ライン３の信号群を取り込み、これらをひとまと
まりの検査用データとしてシステムバス８に送出する。
記憶装置７はマイクロプロセッサ５により指示された番
地にシステムバス８上のデータを書き込んで行く。以上
により、エミュレーション実行中にＡＳＩＣエミュレー
タ１とターゲットシステム２との間で入出力されるすべ
ての信号群のデータを記憶装置７に収集する。
【００１８】その後、ＡＳＩＣのエミュレーションによ
る機能異常が検出されなければ、検査用データ収集機構
４が収集した検査用データ群の中からＡＳＩＣのタイミ
ング検証用データとして利用するのに好適なデータを選
び出す。その際、ＡＳＩＣエミュレータ１への入力信号
とこれに対するＡＳＩＣエミュレータ１からの出力信号
を一組として選択が行われる。
る機能異常が検出されなければ、検査用データ収集機構
４が収集した検査用データ群の中からＡＳＩＣのタイミ
ング検証用データとして利用するのに好適なデータを選
び出す。その際、ＡＳＩＣエミュレータ１への入力信号
とこれに対するＡＳＩＣエミュレータ１からの出力信号
を一組として選択が行われる。
【００１９】さて、ＡＳＩＣのタイミング検証は既知の
ソウトウェアシミュレータを用いて行われる。従来、こ
のシミュレータに与えるテストデータ及び期待値は設計
者自らが作成していたが、本実施例では収集した検査用
データの中から、タイミング的な問題を起こしやすい動
作条件の検査用データを選択するだけで目的のテストデ
ータ及び期待値を得ることができる。
ソウトウェアシミュレータを用いて行われる。従来、こ
のシミュレータに与えるテストデータ及び期待値は設計
者自らが作成していたが、本実施例では収集した検査用
データの中から、タイミング的な問題を起こしやすい動
作条件の検査用データを選択するだけで目的のテストデ
ータ及び期待値を得ることができる。
【００２０】したがって、テストデータ及び期待値を得
るための設計者の労力は大幅に軽減される。この結果、
テスト漏れによるＡＳＩＣ試作後の不具合発生率も大幅
に低減でき、ＡＳＩＣ開発工期の安定化、短縮化を図る
こともできる。
るための設計者の労力は大幅に軽減される。この結果、
テスト漏れによるＡＳＩＣ試作後の不具合発生率も大幅
に低減でき、ＡＳＩＣ開発工期の安定化、短縮化を図る
こともできる。
【００２１】また、本実施例の装置で収集したデータ
は、ＡＳＩＣの製造不良による故障検出用データとして
も用いることができる。
は、ＡＳＩＣの製造不良による故障検出用データとして
も用いることができる。
【００２２】
【発明の効果】以上説明したように本発明の論理回路の
検査用データ収集装置及び検査用データ収集方法によれ
ば、ソフトウェアシミュレータ等の検証システムに与え
る検査用データを、エミュレータによる論理回路の機能
検証作業と同時に自動的に収集することができ、これに
よりタイミング検証用データ等の検査用データの収集効
率を大幅に改善することができる。
検査用データ収集装置及び検査用データ収集方法によれ
ば、ソフトウェアシミュレータ等の検証システムに与え
る検査用データを、エミュレータによる論理回路の機能
検証作業と同時に自動的に収集することができ、これに
よりタイミング検証用データ等の検査用データの収集効
率を大幅に改善することができる。
【図１】本発明に係る一実施例のＡＳＩＣ検査用データ
収集装置の構成を示すブロック図である。
収集装置の構成を示すブロック図である。
１…ＡＳＩＣエミュレータ、２…ターゲットシステム、
３…信号接続ラインの群、４…検査用データ収集機構、
５…プロセッサ、６…データ送出装置、７…記憶装置、
８…システムバス。
３…信号接続ラインの群、４…検査用データ収集機構、
５…プロセッサ、６…データ送出装置、７…記憶装置、
８…システムバス。
Claims (2)
- 【請求項１】 特定用途向けの論理回路が搭載されるシ
ステムに、前記論理回路に代えて前記論理回路の機能を
エミュレートするエミュレータを信号接続ラインを通じ
て接続してなるエミュレーション環境と、 前記信号接続ラインに介挿され、エミュレーションの実
行中に前記エミュレータと前記システムとの間で入出力
される信号群を前記エミュレーション環境にて設定され
た動作クロックの周期に従って前記信号接続ラインより
取り込む信号取り込み手段と、 前記信号取り込み手段によって取り込まれた周期ごとの
信号群を検査用データとして蓄積する蓄積手段とを具備
することを特徴とする論理回路の検査用データ収集装
置。 - 【請求項２】 特定用途向けの論理回路が搭載されるシ
ステムに、前記論理回路に代えて前記論理回路の機能を
エミュレートするエミュレータを信号接続ラインを通じ
て接続してなるエミュレーション環境を構築する工程
と、 前記エミュレーション環境にてエミュレーションを実行
する工程と、 前記エミュレーションの実行中に、前記エミュレータと
前記システムとの間で入出力される信号を前記エミュレ
ーション環境にて設定された動作クロックの周期に従っ
て前記信号接続ラインから取り込む工程と、 前記取り込まれた周期ごとの信号群を検査用データとし
て記憶装置に蓄積する工程とを有することを特徴とする
論理回路の検査用データ収集方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226110A JPH0785115A (ja) | 1993-09-10 | 1993-09-10 | 論理回路の検査用データ収集装置及び検査用データ収集方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226110A JPH0785115A (ja) | 1993-09-10 | 1993-09-10 | 論理回路の検査用データ収集装置及び検査用データ収集方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0785115A true JPH0785115A (ja) | 1995-03-31 |
Family
ID=16839997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5226110A Withdrawn JPH0785115A (ja) | 1993-09-10 | 1993-09-10 | 論理回路の検査用データ収集装置及び検査用データ収集方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012157054A (ja) * | 2004-07-02 | 2012-08-16 | Altera Corp | プログラマブル論理の特定用途向け集積回路等価物および関連の方法 |
-
1993
- 1993-09-10 JP JP5226110A patent/JPH0785115A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012157054A (ja) * | 2004-07-02 | 2012-08-16 | Altera Corp | プログラマブル論理の特定用途向け集積回路等価物および関連の方法 |
| JP2012235499A (ja) * | 2004-07-02 | 2012-11-29 | Altera Corp | プログラマブル論理の特定用途向け集積回路等価物および関連の方法 |
| JP2014131365A (ja) * | 2004-07-02 | 2014-07-10 | Altera Corp | プログラマブル論理の特定用途向け集積回路等価物および関連の方法 |
| US8863061B2 (en) | 2004-07-02 | 2014-10-14 | Altera Corporation | Application-specific integrated circuit equivalents of programmable logic and associated methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180039557A1 (en) | Data processing system | |
| CN103235756B (zh) | 一种面向嵌入式系统分区应用程序软件的仿真测试方法 | |
| US9495492B1 (en) | Implementing synchronous triggers for waveform capture in an FPGA prototyping system | |
| JP2002189611A (ja) | エミュレーション装置及びその方法 | |
| US20090248390A1 (en) | Trace debugging in a hardware emulation environment | |
| CN103376340B (zh) | 一种转接板、多平台串行测试系统及方法 | |
| US6983234B1 (en) | System and method for validating processor performance and functionality | |
| KR20180072700A (ko) | 회로 설계를 디버깅하기 위한 방법 및 회로 | |
| CN115688676B (zh) | 基于tlm的gpu联合仿真系统 | |
| CN115719047B (zh) | 基于波形gpu联合仿真系统 | |
| CN115686655B (zh) | 用于gpu ip验证的联合仿真系统 | |
| CN114036013A (zh) | 一种基于uvm的应答器芯片多模块同步验证平台和验证方法 | |
| KR101280287B1 (ko) | 임베디드 소프트웨어 검증장치 및 그 운용방법 | |
| KR20210031111A (ko) | 안전인증 자료 획득 장치 및 그 방법 | |
| US10664637B2 (en) | Testbench restoration based on capture and replay | |
| US10890621B2 (en) | Systems and methods for testing an embedded controller | |
| CN115618800B (zh) | 基于dpi的gpu联合仿真系统 | |
| JPH0785115A (ja) | 論理回路の検査用データ収集装置及び検査用データ収集方法 | |
| JP2003316603A (ja) | プログラム検証システム | |
| US20230035673A1 (en) | Information processing system, information processing apparatus, use method of information processing apparatus, user terminal, and program therefor | |
| US9946624B1 (en) | Systems and methods to capture data signals from a dynamic circuit | |
| US9581643B1 (en) | Methods and circuits for testing partial circuit designs | |
| KR101174716B1 (ko) | 장비 검증 장치 및 시스템 | |
| JP2570558B2 (ja) | ハードウェア・エミュレータ | |
| US11295052B1 (en) | Time correlation in hybrid emulation system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |