JPH0779568A - Power transistor drive circuit in inverter - Google Patents

Power transistor drive circuit in inverter

Info

Publication number
JPH0779568A
JPH0779568A JP5161185A JP16118593A JPH0779568A JP H0779568 A JPH0779568 A JP H0779568A JP 5161185 A JP5161185 A JP 5161185A JP 16118593 A JP16118593 A JP 16118593A JP H0779568 A JPH0779568 A JP H0779568A
Authority
JP
Japan
Prior art keywords
transistor
circuit
power transistor
power
reverse bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5161185A
Other languages
Japanese (ja)
Other versions
JP3198733B2 (en
Inventor
Norio Kagimura
紀雄 鍵村
Michiya Takezoe
美智也 竹添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP16118593A priority Critical patent/JP3198733B2/en
Publication of JPH0779568A publication Critical patent/JPH0779568A/en
Application granted granted Critical
Publication of JP3198733B2 publication Critical patent/JP3198733B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To drive a large-power transistor by a small-capacity driver. CONSTITUTION:When the first transistor Q1 of a predriver 10 is turned on, a base current flows to a power transistor 5 from a base power source E2 as shown by the solid line. Since the transistor 5u1 has a high amplification factor, the transistor 5u1 can be driven with a small base current. When the second transistor Q2 of the predriver 10 is turned on, a current flows to the transistor 5u1 from a reverse bias power source E1 as shown by the broken line. When the terminal voltage of a resistor R1 becomes higher than a set value V0 when the current flows, a third transistor Q0 is turned on and the base B of the transistor 5u1 is short-circuited with the emitter E of the transistor 5u1. As a result, the transistor 5u1 is quickly turned off, since a large reverse bias current IB2 flows to the transistor 5u1. The value of the current flows to the second transistor Q2 of the driver 10 is decided by V0/R1 and the value is set to a small value. Therefore, the capacity of the predriver 10 can be reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はインバータのパワートラ
ンジスタ駆動回路の改良に関し、詳しくは、小容量のド
ライバーで駆動可能としたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a power transistor drive circuit for an inverter, and more particularly to a drive circuit which can be driven by a small capacity driver.

【0002】[0002]

【従来の技術】一般に、インバータには、直流を電源周
波数とは異なる周波数の三相交流に変換する直流- 交流
変換部を有し、該変換部において、上下に接続して成る
2個のパワートランジスタを1組とし、これを3組を並
列に接続した6個のパワートランジスタを備えるととも
に、該各パワートランジスタに対応して、該各パワート
ランジスタを個別にON- OFF制御する6個のドライ
バーを有する。
2. Description of the Related Art Generally, an inverter has a DC-AC conversion unit for converting DC into a three-phase AC having a frequency different from a power supply frequency, and in the conversion unit, two powers connected vertically are provided. A transistor is provided as a set, and six power transistors in which three sets are connected in parallel are provided, and six drivers for individually ON-OFF controlling each power transistor corresponding to each power transistor are provided. Have.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来で
は、パワートランジスタとして、例えば20〜100A
等の容量の大きいものを使用する場合には、各ドライバ
ーも大容量のものを使用する必要があった。
However, in the prior art, as a power transistor, for example, 20 to 100 A is used.
When using a large-capacity driver, each driver also needed to use a large-capacity driver.

【0004】即ち、各ドライバーは、対応するパワート
ランジスタを順バイアス状態としてON作動させる機能
に加えて、強制的に逆バイアス状態としてOFF作動を
維持する機能を有し、この後者の機能によりON作動へ
の誤動作を防止しているが、前者の順バイアス状態とす
る機能に関しては、高い増幅率HFEのパワートランジス
タを使用すれば小値のベース電流で駆動できるので、小
容量のドライバーで足りるものの、後者の逆バイアス状
態とする機能については、図4に示すように、パワート
ランジスタのON状態でベース電流を停止させてもOF
F状態に移行するには比較的長い時間が必要である関係
上、パワートランジスタのON- OFF切換えについて
は、アーム短絡を防止する上で所定のデッド時間を設け
ている。この場合、デッド時間が短いほど理論値に近い
出力波形が得られるので、パワートランジスタのON状
態からOFF状態への移行時間を最短時間にすべく、パ
ワートランジスタに逆バイアス電圧を与えて逆バイアス
電流を流し、これによりパワートランジスタの少数キャ
リアを飽和させて、パワートランジスタのOFF時間を
短くすることが一般的に行われる。しかし、パワートラ
ンジスタのOFF時間は上記逆バイアス電流の大きさに
比例する関係上、必要な逆バイアス電流を流すように設
計すると、ドライバーの定格を越えるため、大容量のド
ライバーを使用する必要があり、その結果、従来では、
ドライバーが大型化し、計6個のドライバーを合せる
と、これを配置するプリント基板上の占有面積が大きく
てインバータ全体として大型化すると共に高価格に付く
欠点があった。
That is, each driver has a function of turning ON the corresponding power transistor in the forward bias state and a function of forcibly maintaining the OFF state in the reverse bias state. For the former function of setting the forward bias state, a power transistor with a high amplification factor HFE can be used to drive with a small base current, so a small capacity driver is sufficient. Regarding the latter function of setting the reverse bias state, as shown in FIG. 4, even if the base current is stopped in the ON state of the power transistor, the OF is turned off.
Since it takes a relatively long time to shift to the F state, a predetermined dead time is provided for ON-OFF switching of the power transistor in order to prevent arm short circuit. In this case, as the dead time is shorter, an output waveform closer to the theoretical value can be obtained. Therefore, in order to minimize the transition time from the ON state of the power transistor to the OFF state, a reverse bias voltage is applied to the power transistor to reverse the reverse bias current. Is generally used to saturate the minority carriers of the power transistor and shorten the OFF time of the power transistor. However, since the OFF time of the power transistor is proportional to the magnitude of the reverse bias current, if the device is designed to pass the necessary reverse bias current, it exceeds the driver's rating, so it is necessary to use a large capacity driver. As a result, in the past,
The size of the driver is increased, and when a total of 6 drivers are combined, the area occupied by the printed circuit board on which the drivers are arranged is large, and the size of the inverter as a whole is large and the cost is high.

【0005】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、大容量のパワートランジスタを使用
する場合であっても、小容量のドライバーを使用できる
インバータのパワートランジスタ駆動回路を提供するこ
とにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a power transistor drive circuit of an inverter which can use a small capacity driver even when a large capacity power transistor is used. To provide.

【0006】[0006]

【課題を解決するための手段】以上の目的を達成するた
め、本発明では、ドライバーに流れる逆バイアス電流を
小値に制限しつつ、パワートランジスタに流れる逆バイ
アス電流を大値に確保することにより、小容量のドライ
バーを使用可能とすることとする。
In order to achieve the above object, the present invention limits the reverse bias current flowing through the driver to a small value and secures the reverse bias current flowing through the power transistor at a large value. , A small capacity driver can be used.

【0007】すなわち、請求項1記載の発明の具体的な
解決手段は、高増幅率の6個のパワートランジスタ(5
u1)〜(5w2)の各々に対応して設けられ、対応す
るパワートランジスタをON- OFF制御する第1及び
第2のパワートランジスタ(Q1)、(Q2)を有する
プリドライバー(10)を備え、該第1のパワートラン
ジスタ(Q1)は、制御信号に応じてON作動して上記
対応するパワートランジスタにベース電流を流す順バイ
アス回路(15)を形成し、上記第2のパワートランジ
スタ(Q2)は、上記第1のトランジスタ(Q1)がO
FF作動するとき制御信号に応じてON作動して上記対
応するパワートランジスタのベースに逆バイアス電流を
流す逆バイアス回路(16)を形成するインバータのパ
ワートランジスタ駆動回路を対象とする。そして、上記
逆バイアス回路(16)に配置される抵抗(R1)と、
該抵抗(R1)の端子電圧をベース電圧とし、該ベース
電圧が設定値を越えたときON作動して上記抵抗(R
1)及び第2のトランジスタ(Q2)に流れる電流を軽
減するよう上記逆バイアス回路(16)を迂回する分流
回路(17)を形成する第3のトランジスタ(Q0)と
を設ける構成とする。
That is, a concrete solution of the invention according to claim 1 is to provide six power transistors (5) having a high amplification factor.
u1) to (5w2) are provided corresponding to each, and a pre-driver (10) having first and second power transistors (Q1) and (Q2) for ON-OFF controlling the corresponding power transistors is provided, The first power transistor (Q1) is turned on in response to a control signal to form a forward bias circuit (15) for flowing a base current to the corresponding power transistor, and the second power transistor (Q2) is , The first transistor (Q1) is O
The present invention is intended for a power transistor drive circuit of an inverter, which forms a reverse bias circuit (16) which is turned on in response to a control signal when FF operates and supplies a reverse bias current to the base of the corresponding power transistor. And a resistor (R1) arranged in the reverse bias circuit (16),
A terminal voltage of the resistor (R1) is used as a base voltage, and when the base voltage exceeds a set value, the resistor is turned on and the resistor (R1) is turned on.
1) and a third transistor (Q0) forming a shunt circuit (17) bypassing the reverse bias circuit (16) so as to reduce the current flowing through the second transistor (Q2).

【0008】また、請求項2記載の発明では、上記請求
項1記載の発明の構成に加えて、分流回路(17)のう
ち順バイアス回路(15)と共用する部分を除く箇所
に、逆バイアス電流の流通方向と同方向にダイオード
(D)を挿入する構成とする。
Further, in the invention described in claim 2, in addition to the configuration of the invention described in claim 1, a reverse bias is applied to a part of the shunt circuit (17) except a part shared with the forward bias circuit (15). The diode (D) is inserted in the same direction as the current flow direction.

【0009】加えて、請求項1記載の発明では、上記請
求項2記載の発明の構成に加えて、プリドライバー(1
0)の電源端子とアース端子間に、コンデンサ(C0)
を接続する構成とする。
In addition, in the invention described in claim 1, in addition to the configuration of the invention described in claim 2, the predriver (1
0) Between the power supply terminal and the ground terminal, a capacitor (C0)
Are connected.

【0010】[0010]

【作用】以上の構成により、請求項1記載の発明では、
第1のトランジスタ(Q1)がON作動し、第2のトラ
ンジスタ(Q2)がOFF作動したパワートランジスタ
の順バイアス状態では、パワートランジスタが高増幅率
であるので、第1のトランジスタ(Q1)が流すベース
電流が小値であっても、パワートランジスタを良好に駆
動できる。
With the above construction, in the invention according to claim 1,
In the forward biased state of the power transistor in which the first transistor (Q1) is turned on and the second transistor (Q2) is turned off, the power transistor has a high amplification factor, so the first transistor (Q1) flows. Even if the base current has a small value, the power transistor can be driven well.

【0011】一方、第2のトランジスタ(Q2)がON
作動し、第1のトランジスタ(Q1)がOFF作動した
パワートランジスタの逆バイアス状態では、逆バイアス
回路(16)が形成されて、逆バイアス電流が抵抗(R
1)を経て第2のトランジスタ(Q1)に流れるので、
第1のトランジスタ(Q2)に流れる逆バイアス電流
は、抵抗(R1)及び回路インピーダンス等で小値に制
限され、従って小容量のプリドライバーが使用可能であ
る。
On the other hand, the second transistor (Q2) is turned on.
In the reverse bias state of the power transistor which is activated and the first transistor (Q1) is turned off, the reverse bias circuit (16) is formed and the reverse bias current is applied to the resistor (R
Since it flows to the second transistor (Q1) via 1),
The reverse bias current flowing through the first transistor (Q2) is limited to a small value by the resistor (R1) and the circuit impedance, so that a small capacity pre-driver can be used.

【0012】そして、上記抵抗(R1)に対する逆バイ
アス電流の流通によりその端子電圧が設定値を越える
と、第3のトランジスタ(Q0)がON作動して分流回
路(17)が形成されて、逆バイアス電流が直接に第3
のトランジスタ(Q0)を経てパワートランジスタを循
環し、上記抵抗(R1)及び第2のトランジスタ(Q
2)を迂回するので、大きな逆バイアス電流が確保され
て、パワートランジスタのON- OFF切換えのデッド
時間が短くなる。
When the terminal voltage exceeds the set value due to the flow of the reverse bias current to the resistor (R1), the third transistor (Q0) is turned on, and the shunt circuit (17) is formed. The bias current is directly the third
Of the resistor (R1) and the second transistor (Q1).
By bypassing 2), a large reverse bias current is secured and the dead time of ON / OFF switching of the power transistor is shortened.

【0013】また、請求項2記載の発明では、第3のト
ランジスタ(Q0)のON作動による分流回路(17)
の形成時には、この分流回路(17)の形成と回路イン
ピーダンスのL成分に起因して、パワートランジスタが
OFFした直後等に逆バイアス電流とは逆方向の電流、
即ちベース電流が不用意に分流回路(17)及び第1の
トランジスタ(Q2)に逆並列のフライホイールダイオ
ードを流れることも想定され、この場合に逆バイアス電
流とベース電流との大小変化の繰返しに伴いパワートラ
ンジスタの発振を招き易くなっても、分流回路(17)
に挿入したダイオード(D)存在により上記ベース電流
の流通が阻止されるので、そのパワートランジスタの発
振が確実に防止される。
According to the second aspect of the invention, the shunt circuit (17) is provided by turning on the third transistor (Q0).
Due to the formation of this shunt circuit (17) and the L component of the circuit impedance, the current in the direction opposite to the reverse bias current immediately after the power transistor is turned off,
That is, it is assumed that the base current flows carelessly through the anti-parallel flywheel diode in the shunt circuit (17) and the first transistor (Q2). In this case, it is possible to repeatedly change the magnitude of the reverse bias current and the base current. Therefore, even if it is easy to cause oscillation of the power transistor, the shunt circuit (17)
The presence of the diode (D) inserted in the circuit block the flow of the base current, so that the oscillation of the power transistor is surely prevented.

【0014】更に、請求項3記載の発明では、上記ダイ
オード(D)の存在によりプリドライバー(10)のイ
ンピーダンスが高くなって、特に負極性のノイズに対し
て誤動作し易くなるものの、プリドライバー(10)に
接続したコンデンサ(C0)により、ノイズ分の高調波
がコンデンサ(C0)に流れて、プリドライバー(1
0)には流れないので、ノイズに対する誤動作が有効に
防止される。
Further, in the invention according to claim 3, although the impedance of the pre-driver (10) becomes high due to the presence of the diode (D), the pre-driver (10) is apt to malfunction, especially against negative noise. By the capacitor (C0) connected to 10), harmonics of noise flow into the capacitor (C0), and the pre-driver (1
0), the malfunction due to noise is effectively prevented.

【0015】[0015]

【発明の効果】以上説明したように、請求項1記載の発
明のインバータのパワートランジスタ駆動回路によれ
ば、大容量のパワートランジスタ用の駆動回路であって
も、そのパワートランジスタの逆バイアス電流を大値に
確保してパワートランジスタのON- OFF切換えのデ
ッド時間を効果的に短縮しつつ、ドライバーを流通する
逆バイアス電流を小値に制限したので、小型で低価格の
小容量ドライバーを使用でき、プリント基板に対する占
有面積を小さく制限して、インバータ全体の小型化及び
低価格化を図ることができる。
As described above, according to the power transistor drive circuit of the inverter of the invention described in claim 1, even in the drive circuit for a large capacity power transistor, the reverse bias current of the power transistor is reduced. The reverse bias current flowing through the driver is limited to a small value while securing a large value to effectively reduce the dead time of ON / OFF switching of the power transistor, so a small, low-priced small-capacity driver can be used. By limiting the area occupied by the printed circuit board to a small size, the size and cost of the entire inverter can be reduced.

【0016】また、請求項2記載の発明によれば、ダイ
オードを使用して、パワートランジスタの発振を確実に
防止したので、インバータの上下アームの短絡に起因す
るパワートランジスタの破損や、保護装置の作動による
システムダウンを防止でき、インバータの正常動作を確
保できる。
Further, according to the second aspect of the invention, since the diode is used to surely prevent the oscillation of the power transistor, the damage of the power transistor due to the short circuit of the upper and lower arms of the inverter and the protection device. System down due to operation can be prevented, and the inverter's normal operation can be secured.

【0017】更に、請求項3記載の発明によれば、コン
デンサを用いて、ノイズ分の高調波を該コンデンサに流
したので、ノイズによるプリドライバーの誤動作を有効
に抑制ないし防止して、インバータの正常動作を確保で
きる。
Further, according to the third aspect of the invention, since the harmonic component for noise is flown to the capacitor by using the capacitor, the malfunction of the pre-driver due to the noise can be effectively suppressed or prevented, and the inverter of the inverter can be effectively prevented. Normal operation can be secured.

【0018】[0018]

【実施例】以下、本発明の実施例を図面に基いて説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】図1は、インバータの全体概略構成を示
し、(1)は三相電源、(2)は三相電源(1)を入力
電源とする例えばパルス幅変調制御式のインバータ、
(3)はインバータ(2)により駆動される三相誘導モ
ータである。
FIG. 1 shows an overall schematic configuration of an inverter. (1) is a three-phase power supply, (2) is a three-phase power supply (1) as an input power supply, for example, a pulse width modulation control type inverter,
(3) is a three-phase induction motor driven by the inverter (2).

【0020】上記インバータ(2)は、三相電源(1)
の三相交流電圧を直流電圧に変換するダイオード整流回
路(4a)及びコンデンサ平滑回路(4b)とから成る
交流- 直流変換部(4)と、該交流- 直流変換部(4)
からの直流電圧を電源周波数とは異なる適宜周波数の三
相交流電圧に変換する直流- 交流変換部(5)とを備え
る。該直流- 交流変換部(5)は、上下に直列に接続し
た2個のパワートランジスタを1組として3組設けた合
計6個のパワートランジスタ(5u1),(5u2)、
(5v1),(5v2)、(5w1),(5w2)より
成る。
The inverter (2) is a three-phase power source (1).
AC-DC converter (4) comprising a diode rectifier circuit (4a) and a capacitor smoothing circuit (4b) for converting the three-phase AC voltage of the above into a DC voltage, and the AC-DC converter (4)
And a DC-AC converter (5) for converting the DC voltage from the DC voltage into a three-phase AC voltage having an appropriate frequency different from the power supply frequency. The DC-AC conversion unit (5) has a total of six power transistors (5u1), (5u2), each of which has three sets of two power transistors vertically connected in series.
(5v1), (5v2), (5w1), (5w2).

【0021】更に、上記インバータ(2)は、内部に、
運転/停止信号や周波数指示信号を外部から受け、周波
数指示信号に対応する制御信号としてのPWM信号を発
生するマイクロコンピュータ等より成る制御回路(6)
と、該制御回路(6)からのPWM信号を受け、該PW
M信号に応じて上記6個のパワートランジスタ(5u
1)〜(5w2)を個別に駆動する駆動回路(7)とを
有する。
Further, the inverter (2) has
A control circuit (6) comprising a microcomputer or the like which receives a start / stop signal or a frequency instruction signal from the outside and generates a PWM signal as a control signal corresponding to the frequency instruction signal (6)
And receiving the PWM signal from the control circuit (6),
According to the M signal, the above six power transistors (5u
1) to (5w2) are individually driven.

【0022】上記駆動回路(7)の詳細を図2に示す。
尚、図2の駆動回路(7)は、各パワートランジスタ
(5u1)〜(5w2)毎の回路部分が互いに共通であ
るので、パワートランジスタ(5u1)に対する回路部
分のみを示している。
The details of the drive circuit (7) are shown in FIG.
In the drive circuit (7) of FIG. 2, since the circuit parts of the power transistors (5u1) to (5w2) are common to each other, only the circuit part for the power transistor (5u1) is shown.

【0023】同図において、パワートランジスタ(5u
1)は、高増幅率HFEのトランジスタ(Tr)…より成
り、一例として3段ダーリントン接続の場合を示してい
る。(E1)はパワートランジスタ(5u1)のエミッ
タE- ベースB間に逆バイアス電圧を与える逆バイアス
電源、(E2)はパワートランジスタ(5u1)のエミ
ッタE- ベースB間に順バイアス電圧を与えるベース電
源である。
In the figure, a power transistor (5u
1) is composed of transistors (Tr) having a high amplification factor HFE, and shows a case of three-stage Darlington connection as an example. (E1) is a reverse bias power supply that applies a reverse bias voltage between the emitter E-base B of the power transistor (5u1), and (E2) is a base power supply that applies a forward bias voltage between the emitter E-base B of the power transistor (5u1). Is.

【0024】(7a)は上記駆動回路(7)に備えるマ
イクロコンピュータ、(10)はプリドライバーであっ
て、上記マイクロコンピュータ(7a)から出力される
PWM信号を受信して発光する光半導体(11)と、第
1のトランジスタ(Q1)と、第2のトランジスタ(Q
2)と、上記光半導体(11)の発する光を受光して、
上記PWM信号がON(Low出力)のとき第1のトラ
ンジスタ(Q1)をON作動させると同時に第2のトラ
ンジスタ(Q2)をOFF作動させる一方、PWM信号
がOFF(High出力)のとき第1のトランジスタ
(Q1)をOFF作動させると同時に第2のトランジス
タ(Q2)をON作動させるインターフェース回路(1
2)とを有する。また、(R0)はベース電源(E2)
と第1のトランジスタ(Q1)との間に介設された抵抗
である。
(7a) is a microcomputer provided in the drive circuit (7), and (10) is a pre-driver, which receives the PWM signal output from the microcomputer (7a) and emits light. ), The first transistor (Q1), and the second transistor (Q1)
2) and the light emitted by the optical semiconductor (11),
When the PWM signal is ON (Low output), the first transistor (Q1) is turned ON and at the same time the second transistor (Q2) is turned OFF, while when the PWM signal is OFF (High output), the first transistor (Q1) is turned OFF. An interface circuit (1) for turning off the transistor (Q1) and simultaneously turning on the second transistor (Q2)
2) and have. Also, (R0) is the base power supply (E2)
And a first transistor (Q1).

【0025】従って、第1のトランジスタ(Q1)のO
N時には、ベース電源(E2)からベース電流IB1が
図2に実線で示すように、抵抗(R0)、第1のトラン
ジスタ(Q1)を経てパワートランジスタ(5u1)の
ベースBに流れ、その後、そのエミッタEからベース電
源(E2)に戻る順バイアス回路(15)が形成され
る。
Therefore, the O of the first transistor (Q1)
At the time of N, the base current IB1 flows from the base power source (E2) to the base B of the power transistor (5u1) via the resistor (R0) and the first transistor (Q1) as shown by the solid line in FIG. A forward bias circuit (15) that returns from the emitter E to the base power supply (E2) is formed.

【0026】一方、第2のトランジスタ(Q2)のON
時には、逆バイアス電源(E1)から逆バイアス電流I
B2が図2に破線で示すようにパワートランジスタ(5
u1)のエミッタEからベースBに流れ、その後、抵抗
(R1)及び第2のトランジスタ(Q2)を経て逆バイ
アス電源(E1)に戻る逆バイアス回路(16)が形成
される。
On the other hand, the second transistor (Q2) is turned on.
At times, the reverse bias current I from the reverse bias power source (E1)
B2 is a power transistor (5
A reverse bias circuit (16) is formed which flows from the emitter E of u1) to the base B and then returns to the reverse bias power supply (E1) via the resistor (R1) and the second transistor (Q2).

【0027】そして、図2において、上記逆バイアス回
路(16)には、パワートランジスタ(5u1)のベー
スBを第1のトランジスタ(Q1)と第2のトランジス
タ(Q2)との間に接続する回路部分に、抵抗(R1)
が介設される。該抵抗(R1)のパワートランジスタ
(5u1)側には、別途設けた第3のトランジスタ(Q
0)のエミッタが接続され、他側には第3のトランジス
タ(Q0)のベースが接続されていて、抵抗(R1)の
端子電圧が第3のトランジスタ(Q0)のベース電圧と
なる。上記第3のトランジスタ(Q0)のコレクタはア
ース線路(13)に接続される。従って、第3のトラン
ジスタ(Q0)のON作動時には、逆バイアス電源(E
1)の電圧により逆バイアス電流がパワートランジスタ
(5u1)のエミッタE及びベースBを経た後、上記抵
抗(R1)及び第2のトランジスタ(Q2)に流入す
る。この電流によって第3のトランジスタ(Q0)のベ
ース-エミッ間にそのON作動に必要な十分なバイアス
が加えられると、該第3のトランジスタ(Q0)がON
して、図中一点鎖線で示すように、直ちに第3のトラン
ジスタ(Q0)を流通して再び逆バイアス電源(E1)
に戻る分流回路(17)が形成される。
In FIG. 2, the reverse bias circuit (16) has a circuit connecting the base B of the power transistor (5u1) between the first transistor (Q1) and the second transistor (Q2). Part of the resistance (R1)
Is installed. A third transistor (Q) provided separately is provided on the power transistor (5u1) side of the resistor (R1).
0) is connected to the emitter and the other side is connected to the base of the third transistor (Q0), and the terminal voltage of the resistor (R1) becomes the base voltage of the third transistor (Q0). The collector of the third transistor (Q0) is connected to the ground line (13). Therefore, when the third transistor (Q0) is turned on, the reverse bias power source (E
The reverse bias current due to the voltage of 1) passes through the emitter E and the base B of the power transistor (5u1) and then flows into the resistor (R1) and the second transistor (Q2). When a sufficient bias necessary for the ON operation is applied between the base and the emitter of the third transistor (Q0) by this current, the third transistor (Q0) is turned on.
Then, as indicated by the alternate long and short dash line in the figure, the current immediately flows through the third transistor (Q0) and again the reverse bias power source (E1).
A shunt circuit (17) returning to is formed.

【0028】更に、上記分流回路(17)のうち順バイ
アス回路(15)と共用する部分を除く箇所、即ち第3
のトランジスタ(Q0)のコレクタからアース回路(1
3)及び逆バイアス電源(E1)を経てベース電源(E
2)との回路接続点aまでの間に、ダイオード(D)
が、その電流流通の許容方向を逆バイアス電流IB2の
流通方向と同方向に設定して挿入されている。
Further, a part of the shunt circuit (17) excluding a part shared with the forward bias circuit (15), that is, a third part.
From the collector of the transistor (Q0) to the ground circuit (1
3) and the reverse bias power supply (E1), then the base power supply (E
2) Between the circuit connection point a and the diode (D)
However, the allowable direction of the current flow is set to be the same as the flow direction of the reverse bias current IB2.

【0029】加えて、上記プリドライバー(10)にお
いて、ベース電源(E2)が印加される電源端子(10
a)と、アース回路(13)が接続されるアース端子
(10b)との間には、ベース電源(E2)及び逆バイ
アス電源(E1)の直列回路と並列にコンデンサ(C
0)が接続されている。尚、図2中、(Z)は抵抗及び
インダクタンスより成る線路のインピーダンスである。
In addition, in the pre-driver (10), the power source terminal (10) to which the base power source (E2) is applied.
The capacitor (C) is connected in parallel with the series circuit of the base power supply (E2) and the reverse bias power supply (E1) between a) and the ground terminal (10b) to which the ground circuit (13) is connected.
0) is connected. Incidentally, in FIG. 2, (Z) is the impedance of the line composed of the resistance and the inductance.

【0030】したがって、上記実施例においては、マイ
クロコンピュータ6aからのPWM信号がON(Low
信号)のときには、プリドライバー(10)の第1のト
ランジスタ(Q1)がON動作し、第2のトランジスタ
(Q2)がOFF動作する。その結果、順バイアス回路
(15)が形成されて、ベース電源(E2)からベース
電流IB1が図2実線の通り流れるので、パワートラン
ジスタ(5u1)は順バイアス状態となってON作動す
る。
Therefore, in the above embodiment, the PWM signal from the microcomputer 6a is turned on (Low).
Signal), the first transistor (Q1) of the pre-driver (10) is turned on and the second transistor (Q2) is turned off. As a result, the forward bias circuit (15) is formed, and the base current IB1 flows from the base power source (E2) as shown by the solid line in FIG. 2, so that the power transistor (5u1) is turned on in the forward bias state.

【0031】ここに、パワートランジスタ(5u1)は
高増幅率のものが使用されているので、ベース電流IB
1は、抵抗(R0)及び抵抗(R1)で制限された小値
の電流であっても、パワートランジスタ(5u1)を良
好に駆動でき、従って、プリドライバー(10)として
第1のトランジスタ(Q1)が小容量のものを使用でき
る。
Since the power transistor (5u1) having a high amplification factor is used here, the base current IB
1 can drive the power transistor (5u1) satisfactorily even with a small current limited by the resistor (R0) and the resistor (R1), and therefore, the first transistor (Q1) as the pre-driver (10). ) Can use a small capacity.

【0032】また、マイクロコンピュータ6aからのP
WM信号がOFF(High信号)のときには、プリド
ライバー(10)の第1のトランジスタ(Q1)がOF
F動作し、第2のトランジスタ(Q2)がON動作す
る。このことにより、逆バイアス回路(16)が形成さ
れて、逆バイアス電源(E1)から逆バイアス電流が図
2破線の通り流れるので、パワートランジスタ(5u
1)は逆バイアス状態となって、そのON作動への誤作
動が有効に防止される。
Further, P from the microcomputer 6a
When the WM signal is OFF (High signal), the first transistor (Q1) of the pre-driver (10) is OF
The F operation is performed, and the second transistor (Q2) is turned on. As a result, the reverse bias circuit (16) is formed, and the reverse bias current flows from the reverse bias power source (E1) as indicated by the broken line in FIG.
In 1), the reverse bias state is set, and the malfunction to the ON operation is effectively prevented.

【0033】その際、上記逆バイアス回路(16)に
は、抵抗(R1)とインピーダンス(Z)、及び各半導
体の内部インピーダンスとの合成抵抗によって定まる電
流が流れ、この電流によって抵抗(R1)の両端に電圧
が生じ、この端子電圧が設定値V0(例えば0.7v)
に達すると、第3のトランジスタ(Q0)がON作動し
て、抵抗(R1)及び第2のトランジスタ(Q2)を除
外した分流回路(17)が形成されるので、パワートラ
ンジスタ(5u1)のエミッタE- ベースB間には、イ
ンピーダンス(Z)及び各半導体の内部インピーダンス
の合成抵抗によって定まる大値の逆バイアス電流IB2
が流れる。その結果、上記大値の逆バイアス電流IB2
によってパワートランジスタ(5u1)の少数キャリア
が短時間で飽和するので、該パワートランジスタ(5u
1)のON状態からOFF状態への移行時間が極めて短
く短縮される。
At this time, in the reverse bias circuit (16), a current that is determined by the combined resistance of the resistance (R1) and the impedance (Z) and the internal impedance of each semiconductor flows, and this current causes the resistance (R1) of the resistance (R1) to flow. A voltage is generated at both ends, and this terminal voltage is the set value V0 (for example, 0.7v)
Then, the third transistor (Q0) is turned on, and the shunt circuit (17) excluding the resistor (R1) and the second transistor (Q2) is formed. Therefore, the emitter of the power transistor (5u1) is A large value of reverse bias current IB2 is determined between the E-base B and the combined resistance of the impedance (Z) and the internal impedance of each semiconductor.
Flows. As a result, the large reverse bias current IB2
As a result, minority carriers of the power transistor (5u1) are saturated in a short time.
The transition time from the ON state to the OFF state in 1) is extremely short and shortened.

【0034】ここに、プリドライバー(10)の第2の
トランジスタ(Q2)に流れる電流は、抵抗(R1)で
制限されて小値であるので、第2のトランジスタ(Q
2)の容量が小さい小容量のプリドライバー(10)の
使用が可能となって、小型化できる。この場合、第2の
トランジスタ(Q2)に流れる電流値は略(V0/R1
の抵抗値)となり、この電流値を第2のトランジスタ
(Q2)の許容できる範囲内で大値に設定しておけば、
第3のトランジスタ(Q0)に流れる電流値(即ち、逆
バイアス電流IB2から第2のトランジスタ(Q2)に
流れる電流値を減算した電流値)を最小値に制限できる
ので、第3のトランジスタ(Q0)の容量を最小に設定
でき、従って、より一層の小型化が可能となる。
Since the current flowing through the second transistor (Q2) of the pre-driver (10) is limited by the resistor (R1) and has a small value, the second transistor (Q2) has a small value.
It is possible to use a small-capacity pre-driver (10) having a small capacity of 2), and it is possible to reduce the size. In this case, the value of the current flowing through the second transistor (Q2) is approximately (V0 / R1
If the current value is set to a large value within the allowable range of the second transistor (Q2),
Since the current value flowing in the third transistor (Q0) (that is, the current value obtained by subtracting the current value flowing in the second transistor (Q2) from the reverse bias current IB2) can be limited to the minimum value, the third transistor (Q0 The capacity of 1) can be set to the minimum, and therefore, further miniaturization becomes possible.

【0035】また、パワートランジスタ(5u1)のO
FF時には、そのコレクタC- エミッタE間電圧が微小
電圧値から交流- 直流変換部(4)のコンデンサ平滑回
路(4b)の端子電圧まで急上昇する関係上、パワート
ランジスタ(5u1)のコレクタC- ベースB間の容量
(図3に示すコンデンサC1)により、上記電圧の急変
化に応じた値(C1・dV/dt)の電流Iが発生し、
この電流Iが図3に実線で示すように流れ、この電流I
により回路のインピーダンス(Z)中のインダクタンス
分にエネルギーが蓄積されるため、この電流Iの消滅後
は、同図に破線で示すように分流回路(17)と第2の
トランジスタ(Q2)に逆バイアス電流とは反対方向,
即ち順バイアス方向の電流が流れて、パワートランジス
タ(5u1)がON作動する誤動作が懸念され、この場
合、上記順バイアス方向の電流の消滅によりパワートラ
ンジスタ(5u1)がOFF作動すると、このOFF作
動に伴い再び上記実線で示す電流Iが発生して、図5
(b)に示すように以上の動作を繰返すため、パワート
ランジスタ(5u1)の発振を招くが、本実施例では、
逆バイアス電源(E1)の前段に配置したダイオード
(D)によって、上記エネルギー蓄積に伴う図中破線の
順バイアス方向の電流の流通が阻止されて、パワートラ
ンジスタ(5u1)のベース電流が同図(a)に示すよ
うに逆バイアス電流IB2の消滅により零値に収束する
ので、パワートランジスタ(5u1)がON作動する誤
動作が解消され、その結果、上下アームを構成する一対
のパワートランジスタ(5u1),(5u2)の短絡に
起因するこれ等の破損や、保護装置の作動に伴うシステ
ムダウンを防止して、インバータ(2)の正常作動を確
保できる。
Further, the power transistor (5u1) O
At the time of FF, the collector C-emitter E voltage rises sharply from a very small voltage value to the terminal voltage of the capacitor smoothing circuit (4b) of the AC-DC converter (4). Therefore, the collector C-base of the power transistor (5u1) Due to the capacitance between B (capacitor C1 shown in FIG. 3), a current I having a value (C1 · dV / dt) corresponding to the sudden change in the voltage is generated,
This current I flows as shown by the solid line in FIG.
Since energy is stored in the inductance component of the impedance (Z) of the circuit, after the disappearance of the current I, the shunt circuit (17) and the second transistor (Q2) are reversed as shown by the broken line in the figure. Direction opposite to bias current,
That is, there is a concern that the power transistor (5u1) may turn on due to the current flowing in the forward bias direction. In this case, when the power transistor (5u1) turns off due to the disappearance of the forward bias current, the power transistor (5u1) is turned off. Accordingly, the current I shown by the solid line is generated again, and
Since the above operation is repeated as shown in (b), the oscillation of the power transistor (5u1) is caused. However, in the present embodiment,
The diode (D) arranged in front of the reverse bias power source (E1) blocks the flow of current in the forward bias direction indicated by the broken line in the figure accompanying the above energy storage, and the base current of the power transistor (5u1) in the figure ( As shown in a), since the reverse bias current IB2 disappears and converges to a zero value, the malfunction in which the power transistor (5u1) is turned on is eliminated, and as a result, the pair of power transistors (5u1) forming the upper and lower arms, It is possible to prevent the damages caused by the short circuit of (5u2) and the system down caused by the operation of the protection device, and ensure the normal operation of the inverter (2).

【0036】しかも、図2の回路では、プリドライバー
(10)は、ベース電源(E2)及び逆バイアス電源
(E1)の直列回路が作動電源となるが、この直列回路
にダイオード(D)が介設される関係上、プリドライバ
ー(10)のインピーダンスが高くなり、ノイズに対し
て誤動作し易くなるものの、電源端子(10a)とアー
ス端子(10b)との間には、並列にコンデンサ(C
0)が接続されていて、ノイズ分の高調波が該コンデン
サ(C0)に流れるので、ノイズに対する誤動作が有効
に防止される。
Further, in the circuit of FIG. 2, the series circuit of the base power source (E2) and the reverse bias power source (E1) serves as the operating power source in the pre-driver (10), and the diode (D) is interposed in this series circuit. Due to the installation, the impedance of the pre-driver (10) becomes high and it is easy for the pre-driver (10) to malfunction due to noise. However, a capacitor (C) is connected in parallel between the power supply terminal (10a) and the ground terminal (10b).
0) is connected, and harmonics of noise flow to the capacitor (C0), so that malfunctions due to noise are effectively prevented.

【0037】尚、上記コンデンサ(C0)の配置に伴
い、新たに図3に一点鎖線で示すような循環経路が構成
されて電流が流れるため、上記と同様にパワートランジ
スタ(5u1)の発振を招く懸念が生じるが、その電流
値はコンデンサ(C0)の容量値に依存するため、この
コンデンサ(C0)の容量値を発振しないように適宜値
に選定すれば支障はない。
Along with the arrangement of the capacitor (C0), a circulation path as shown by the alternate long and short dash line in FIG. 3 is newly formed and a current flows, so that the power transistor (5u1) oscillates similarly to the above. Although there is a concern, the current value depends on the capacitance value of the capacitor (C0), so that there is no problem if the capacitance value of the capacitor (C0) is appropriately selected so as not to oscillate.

【0038】また、上記実施例では、上アームを構成す
るパワートランジスタ(5u1)の回路について説明し
たが、パワートランジスタ用駆動回路では下アームを構
成する各パワートランジスタ(5u2)、(5v2)、
(5w2)の回路はその3回路が一体となるので、本発
明は図6に示す駆動回路にも適用できる。
In the above embodiment, the circuit of the power transistor (5u1) forming the upper arm has been described. However, in the power transistor drive circuit, each of the power transistors (5u2), (5v2) forming the lower arm,
Since the circuit of (5w2) is integrated with the three circuits, the present invention can be applied to the drive circuit shown in FIG.

【図面の簡単な説明】[Brief description of drawings]

【図1】誘導モータをインバータで駆動する場合の全体
構成図である。
FIG. 1 is an overall configuration diagram when an induction motor is driven by an inverter.

【図2】上アームを構成するパワートランジスタ駆動回
路を示す電気回路図である。
FIG. 2 is an electric circuit diagram showing a power transistor drive circuit forming an upper arm.

【図3】作動説明図である。FIG. 3 is an operation explanatory diagram.

【図4】パワートランジスタのON作動からOFF作動
への移行の詳細を示す説明図である。
FIG. 4 is an explanatory diagram showing details of a transition from ON operation to OFF operation of a power transistor.

【図5】パワートランジスタが発振する場合と発振しな
い場合のベース電流を示す図である。
FIG. 5 is a diagram showing a base current when a power transistor oscillates and when it does not oscillate.

【図6】下アームを構成する3個のパワートランジスタ
の駆動回路を示す電気回路図である。
FIG. 6 is an electric circuit diagram showing a drive circuit for three power transistors forming a lower arm.

【符号の説明】[Explanation of symbols]

(7) 駆動回路 (5u1)〜(5w2) パワートランジスタ (10) プリドライバー (Q1) 第1のトランジスタ (Q2) 第2のトランジスタ (15) 順バイアス回路 (16) 逆バイアス回路 (R1) 抵抗 (E1) 逆バイアス電源 (E2) ベース電源 (Q0) 第3のトランジスタ (17) 分流回路 (D) ダイオード (C0) コンデンサ (7) Drive circuit (5u1) to (5w2) Power transistor (10) Pre-driver (Q1) First transistor (Q2) Second transistor (15) Forward bias circuit (16) Reverse bias circuit (R1) Resistance ( E1) Reverse bias power supply (E2) Base power supply (Q0) Third transistor (17) Shunt circuit (D) Diode (C0) Capacitor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高増幅率の6個のパワートランジスタ
(5u1)〜(5w2)の各々に対応して設けられ、対
応するパワートランジスタをON- OFF制御する第1
及び第2のパワートランジスタ(Q1)、(Q2)を有
するプリドライバー(10)を備え、該第1のパワート
ランジスタ(Q1)は、制御信号に応じてON作動して
上記対応するパワートランジスタにベース電流を流す順
バイアス回路(15)を形成し、上記第2のパワートラ
ンジスタ(Q2)は、上記第1のトランジスタ(Q1)
がOFF作動するとき制御信号に応じてON作動して上
記対応するパワートランジスタのベースに逆バイアス電
流を流す逆バイアス回路(16)を形成するインバータ
のパワートランジスタ駆動回路であって、上記逆バイア
ス回路(16)に配置された抵抗(R1)と、該抵抗
(R1)の端子電圧をベース電圧とし、該ベース電圧が
設定値を越えたときON作動して上記抵抗(R1)及び
第2のトランジスタ(Q2)に流れる電流を軽減するよ
う上記逆バイアス回路(16)を迂回する分流回路(1
7)を形成する第3のトランジスタ(Q0)とを備えた
ことを特徴とするインバータのパワートランジスタ駆動
回路。
1. A first amplifier provided corresponding to each of the six high-amplification power transistors (5u1) to (5w2), and controlling the corresponding power transistors to be turned on and off.
And a pre-driver (10) having second power transistors (Q1) and (Q2), the first power transistor (Q1) being turned on in response to a control signal and being based on the corresponding power transistor. A forward bias circuit (15) for flowing a current is formed, and the second power transistor (Q2) is the first transistor (Q1).
A power transistor drive circuit of an inverter, which forms a reverse bias circuit (16) which is turned on in response to a control signal and flows a reverse bias current to the base of the corresponding power transistor when the off bias circuit operates. A resistor (R1) arranged in (16) and a terminal voltage of the resistor (R1) are used as base voltages, and when the base voltage exceeds a set value, the resistor (R1) and the second transistor are turned on. The shunt circuit (1) bypassing the reverse bias circuit (16) so as to reduce the current flowing in (Q2).
And a third transistor (Q0) which forms 7), the power transistor drive circuit of the inverter.
【請求項2】 分流回路(17)のうち順バイアス回路
(15)と共用する部分を除く箇所に、逆バイアス電流
の流通方向と同方向にダイオード(D)が挿入されてい
ることを特徴とする請求項1記載のインバータのパワー
トランジスタ駆動回路。
2. A diode (D) is inserted in the same direction as the flow direction of the reverse bias current in a part of the shunt circuit (17) excluding the part shared with the forward bias circuit (15). The power transistor drive circuit for an inverter according to claim 1.
【請求項3】 プリドライバー(10)の電源端子とア
ース端子間には、コンデンサ(C0)が接続されること
を特徴とする請求項2記載のインバータのパワートラン
ジスタ駆動回路。
3. A power transistor drive circuit for an inverter according to claim 2, wherein a capacitor (C0) is connected between the power supply terminal and the ground terminal of the pre-driver (10).
JP16118593A 1993-06-30 1993-06-30 Inverter power transistor drive circuit Expired - Fee Related JP3198733B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16118593A JP3198733B2 (en) 1993-06-30 1993-06-30 Inverter power transistor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16118593A JP3198733B2 (en) 1993-06-30 1993-06-30 Inverter power transistor drive circuit

Publications (2)

Publication Number Publication Date
JPH0779568A true JPH0779568A (en) 1995-03-20
JP3198733B2 JP3198733B2 (en) 2001-08-13

Family

ID=15730208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16118593A Expired - Fee Related JP3198733B2 (en) 1993-06-30 1993-06-30 Inverter power transistor drive circuit

Country Status (1)

Country Link
JP (1) JP3198733B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132975A1 (en) * 2007-04-13 2008-11-06 Kabushiki Kaisha Yaskawa Denki Power converter
JPWO2017158867A1 (en) * 2016-03-16 2018-11-15 三菱電機株式会社 Power converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132975A1 (en) * 2007-04-13 2008-11-06 Kabushiki Kaisha Yaskawa Denki Power converter
JPWO2008132975A1 (en) * 2007-04-13 2010-07-22 株式会社安川電機 Power converter
JPWO2017158867A1 (en) * 2016-03-16 2018-11-15 三菱電機株式会社 Power converter
EP3432460A4 (en) * 2016-03-16 2019-04-17 Mitsubishi Electric Corporation Power converter

Also Published As

Publication number Publication date
JP3198733B2 (en) 2001-08-13

Similar Documents

Publication Publication Date Title
US5262932A (en) Power converter
JP3462032B2 (en) Power converter
JP2002199744A (en) Inverter-protecting method and device thereof
US6314003B2 (en) Switched-mode power supply
JP3198733B2 (en) Inverter power transistor drive circuit
JP2004015884A (en) Switching circuit and power supply circuit
CN107659239B (en) Speed regulating circuit of alternating current motor
JPH0956166A (en) Power converter
JPH1094269A (en) Inverter
JPH051154Y2 (en)
JPS5996879A (en) Snubber for self-extinguishing type power device
JPH10309078A (en) Switching dc power unit
JP2701508B2 (en) Drive circuit for MOS gate switching element
JP2002199713A (en) Synchronous rectifying forward converter
JPS6322151B2 (en)
KR950007357Y1 (en) The circuit to protect module damaged of transistors
JPH10262371A (en) Switching regulator
JP2903939B2 (en) Switching power supply
JPS6340314Y2 (en)
JPS6215993Y2 (en)
JPH0231915Y2 (en)
JP3155272B2 (en) Switching circuit
JP2507030Y2 (en) Absorber circuit
JPH0724947Y2 (en) Gate drive circuit
JPH05328593A (en) Bidirectional converter device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees