JPH0779136A - Voltage controlled oscillator - Google Patents

Voltage controlled oscillator

Info

Publication number
JPH0779136A
JPH0779136A JP5223474A JP22347493A JPH0779136A JP H0779136 A JPH0779136 A JP H0779136A JP 5223474 A JP5223474 A JP 5223474A JP 22347493 A JP22347493 A JP 22347493A JP H0779136 A JPH0779136 A JP H0779136A
Authority
JP
Japan
Prior art keywords
transistor
current
terminal
current path
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5223474A
Other languages
Japanese (ja)
Inventor
Yuji Yoshida
雄司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5223474A priority Critical patent/JPH0779136A/en
Publication of JPH0779136A publication Critical patent/JPH0779136A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To provide a voltage controlled oscillator in which high speed response is attained, the effect of dispersion in an Early voltage of transistor(TR) is avoided and a highly accurate oscillating frequency is obtained. CONSTITUTION:The voltage controlled oscillator is provided with a 1st current path connecting to a 1st constant current source Q13 whose current is I, a 2nd current path connecting to the 1st constant current source Q13 in pairs with the 1st current path, a 3rd current path connecting to the 2nd constant current source Q14 whose current is nearly equal to the current I, a 4th current path connecting to the 2nd constant current source Q14 in pairs with the 3rd current path, an oscillation capacitor C1 connected between the 1st current path and the 3rd current path, and bypass current supply means Q5, Q6 supplying a bypass current to a current path in pairs with a current path having a high potential at a connecting point of the oscillation capacitor C1 in either of the 1st current path and the 3rd current path when the direction of the charging current to the oscillation capacitor C1 is switched.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は電圧制御発振回路に係
り、特にPLL(Phase Locked Loop )回路内に使用さ
れる電圧制御発振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator circuit, and more particularly to a voltage controlled oscillator circuit used in a PLL (Phase Locked Loop) circuit.

【0002】PLL回路は、当該PLL回路に入力され
る入力信号と当該PLL回路から出力される出力信号の
発振周波数が一定の位相関係を保つように制御する回路
であり、FM復調器、ステレオ復調器、周波数シンセサ
イザ等の多くの用途に使われている。
[0002] A PLL circuit is a circuit for controlling an oscillation frequency of an input signal input to the PLL circuit and an oscillation frequency of an output signal output from the PLL circuit so as to maintain a constant phase relationship, and an FM demodulator and a stereo demodulator. It is used in many applications such as instruments and frequency synthesizers.

【0003】近年では、ハードディスク装置や、光磁気
ディスクのディスクの回転数を一定に保つための制御回
路や、ディスクから読み出した信号を再生するための信
号処理回路に用いられており、これらの回路の動作速度
の高速化の要求に答えるため、電圧制御発振回路の動作
速度の高速化が要望されている。
In recent years, it has been used in a hard disk device, a control circuit for keeping the number of rotations of a magneto-optical disk constant, and a signal processing circuit for reproducing a signal read from the disk, and these circuits are used. In order to meet the demand for higher operating speed, there is a demand for higher operating speed of the voltage controlled oscillator circuit.

【0004】[0004]

【従来の技術】図3に従来の電圧制御発振回路の回路構
成例を示す。電圧制御発振回路は、大別すると、入力電
圧VINに基づいて発振制御電流を生成する入力電圧制御
回路と、発振制御電流に基づいて、発振用コンデンサの
充放電タイミングを制御するモノマルチバイブレータ回
路と、を備えて構成されている。
2. Description of the Related Art FIG. 3 shows a circuit configuration example of a conventional voltage controlled oscillator circuit. The voltage controlled oscillator circuit is roughly classified into an input voltage control circuit that generates an oscillation control current based on the input voltage V IN and a mono-multivibrator circuit that controls the charging / discharging timing of the oscillation capacitor based on the oscillation control current. And are provided.

【0005】入力電圧制御回路に入力電圧VINが印加さ
れ、初期状態において、トランジスタQ’12、トランジ
スタQ’9 がオン状態であるとすると、高電位側電源V
CCからツェナーダイオード、トランジスタQ’12、トラ
ンジスタQ’9 及びB’点を介して発振用コンデンサ
C’1 に充電を行う。
[0005] Input voltage V IN to the input voltage control circuit is applied, in the initial state, the transistor Q '12, the transistor Q' When 9 is on the high potential side power source V
Zener diode from CC, transistor Q '12, the transistor Q' 9 and B 'through the point oscillator capacitor C' to charge the 1.

【0006】その後、B’点の電位が高くなり、A’点
の電位が低くなると、今度は徐々にトランジスタQ’11
及びトランジスタQ’1 がオン状態になり、逆にトラン
ジスタQ’12及びトランジスタうQ’9 はオフ状態とな
って、高電位側電源VCCからツェナーダイオード、トラ
ンジスタQ’11、トランジスタQ’1 及びA’点を介し
て発振用コンデンサC’1 に充電を行うこととなる。
[0006] After that, 'the higher the potential of the point, A' B when the potential of the point is lower, in turn, gradually transistor Q '11
And the transistor Q '1 is turned on, conversely transistor Q' 12 and transistor cormorants Q '9 is in the OFF state, the Zener diode from the high potential side power source V CC, transistor Q' 11, the transistor Q '1 and so that the charging in 1 'for oscillation capacitor C through a point' a.

【0007】この時の電圧制御発振回路の発振周波数
f’は、発振用コンデンサC’1 の容量をCCとし、ト
ランジスタQ’1 若しくはトランジスタQ’9 の導通時
のベース−エミッタ間電圧をVBE(on)とし、発振用コン
デンサC’1 の充電電流をICC 1 とすると、 f’=ICC1 /(4・CC・VBE(on)) となる。
[0007] oscillation frequency f of the voltage controlled oscillator at this time ', the oscillator capacitor C' the capacity of 1 and CC, transistor Q '1 or transistor Q' 9 based upon conduction - emitter voltage V BE (on) and the charging current of the oscillation capacitor C ′ 1 is I CC 1 , then f ′ = I CC1 / (4 · CC · V BE (on) ).

【0008】ところで、入力電圧制御回路における入力
電圧をVINとし、トランジスタQ’ 3 のコレクタ電流を
I’3 とし、トランジスタQ’8 のコレクタ電流をI’
8 とすると、この時のトランジスタQ’5 のコレクタ電
流I’5 及びトランジスタQ’6 のコレクタ電流I’6
は、 I=I’3 +I’8 +I’5 +I’6 であるので、入力電圧VINに対応して、 0≦I’5 、I’6 ≦I/2 の範囲で変化する。
By the way, the input in the input voltage control circuit
Voltage to VINAnd transistor Q ' 3Collector current of
I ’3And transistor Q '8The collector current of
8Then, the transistor Q’at this timeFiveCollector of
Flow I 'FiveAnd transistor Q '6Collector current I '6
Is I = I '3+ I '8+ I 'Five+ I '6 Therefore, the input voltage VINCorresponding to 0 ≦ I ′Five, I ’6It changes within the range of ≤I / 2.

【0009】従って、発振用コンデンサC’1 の充電電
流ICC1 も、 ICC1 =(I’5 +I’6 )/2+I であるので、入力電圧VINに対応して、 I≦ICC1 ≦I+I/2 の範囲で変化することとなる。
Accordingly, the oscillation capacitor C 'charging current I CC1 1 also, I CC1 = (I' because it is 5 + I '6) / 2 + I, in response to the input voltage V IN, I ≦ I CC1 ≦ I + I It will change in the range of / 2.

【0010】この結果、電圧制御発振回路の発振周波数
f’は、入力電圧VINに対応して変化するものとなり、
入力電圧VINを適宜設定することにより、所望の発振周
波数を得ることができることとなる。
As a result, the oscillation frequency f'of the voltage controlled oscillation circuit changes in accordance with the input voltage V IN ,
By setting the input voltage V IN appropriately, a desired oscillation frequency can be obtained.

【0011】[0011]

【発明が解決しようとする課題】上記従来の電圧制御発
振器においては、トランジスタQ’5 ,Q’6
Q’13,Q’14のコレクタ基板との間に寄生容量が生じ
るため、充電方向の切り替わりは、徐々に進行してしま
うため、発振波形の立上がり及び立下がりが遅くなり、
高速な発振動作が行えないという問題点があった。
[SUMMARY OF THE INVENTION] In the above-described conventional voltage controlled oscillator, the transistor Q '5, Q' 6,
Q '13, Q' for 14 parasitic capacitance between the collector substrate occurs, switches the charging direction, since would develop gradually, rising and falling of the oscillation waveform is delayed,
There is a problem that high-speed oscillation operation cannot be performed.

【0012】また、図3においてトランジスタQ’1
びトランジスタQ’5 は対となって動作し、トランジス
タQ’9 及びトランジスタQ’6 は対となって動作する
が、オン状態からオフ状態あるいはオフ状態からオン状
態へ切り替わる際には、トランジスタQ’5 及びトラン
ジスタQ’6 のコレクタ電位が不安定となり、トランジ
スタQ’5 のコレクタ−エミッタ間電圧VCE5 とトラン
ジスタQ’6 のコレクタ−エミッタ間電圧VCE6 との間
に差が生じることとなる。
Further, the transistor Q '1 and the transistor Q' 5 operates in pairs in FIG. 3, but operates a transistor Q '9 and the transistor Q' 6 pairs, off-state or off from the on state when switching from the state to the oN state, the collector potential of the transistor Q '5 and transistor Q' 6 becomes unstable, transistor Q - collector of 'the collector of 5-emitter voltage V CE5 the transistor Q' 6 - emitter voltage There will be a difference with V CE6 .

【0013】このため、トランジスタ製造時のプロセス
ばらつきによりアーリ(Early )電圧が小さい場合に
は、(10)式及び(11)式に示すように、アーリ電
圧VAを考慮に入れて電流I’4 及び電流I’7 を求め
る必要がある。
For this reason, when the Early voltage is small due to the process variation at the time of manufacturing the transistor, as shown in the equations (10) and (11), the current I'is taken into consideration in consideration of the Early voltage V A. it is necessary to obtain the 4 and the current I '7.

【0014】 I’4 =IS (1+((VCE4 −R3 ’Iy )/VA )) ×exp(VIN/VT ) ……(10) I’7 =IS (1+((VCE7 +R3 ’Iy )/VA )) ×exp(VIN/VT ) ……(11) 従って、(10)式に基づく発振周波数f4 は、 f4 =(1/(4R’2 ・C’1 ))(1−((I’4
+ΔI)/I) となり、(11)式に基づく発振周波数f7 は、 f7 =(1/(4R’2 ・C’1 ))(1−((I’7
−ΔI)/I) となり、 f4 ≠f7 となって、発振用コンデンサC’1 への充電方向によっ
て、発振周波数が異なることとなり、デューティ比50
%の矩形波を発生させることができないという問題点が
あった。
I ′ 4 = I S (1 + ((V CE4 −R 3 'I y ) / V A )) × exp (V IN / V T ) ... (10) I ′ 7 = I S (1+ ( (V CE7 + R 3 'I y ) / V A )) × exp (V IN / V T ) ... (11) Therefore, the oscillation frequency f 4 based on the equation (10) is f 4 = (1 / (4R ' 2 -C' 1 )) (1-((I ' 4
+ ΔI) / I), and the oscillation frequency f 7 based on the equation (11) is f 7 = (1 / (4R ′ 2 · C ′ 1 )) (1-((I ′ 7
−ΔI) / I), and f 4 ≠ f 7, and the oscillation frequency varies depending on the charging direction of the oscillation capacitor C ′ 1 .
There is a problem that it is impossible to generate a rectangular wave of%.

【0015】そこで、本発明の目的は、高速応答が可能
で、製造プロセスのばらつきに起因するトランジスタの
アーリ電圧のばらつきの影響を無くし、高精度な発振周
波数を得ることができる電圧制御発振器を提供すること
にある。
Therefore, an object of the present invention is to provide a voltage-controlled oscillator capable of high-speed response, eliminating the influence of variations in the Early voltage of transistors due to variations in the manufacturing process, and obtaining a highly accurate oscillation frequency. To do.

【0016】[0016]

【課題を解決するための手段】上記課題を解決するた
め、第1の発明は、入力制御電圧に応じた周波数の出力
信号を出力する電圧制御発振器において、電流量Iの第
1定電流源(Q13)に接続された第1電流路と、前記第
1定電流源(Q13)に接続され前記第1電流路と対をな
す第2電流路と、電流量Iの第2定電流源(Q14)に接
続され第1電流路とほぼ同電流が流れる第3電流路と、
前記第2定電流源(Q14)に接続され前記第3電流路と
対をなすとともに、第2電流路とほぼ同電流が流れる第
4電流路と、前記第1電流路と前記第3電流路の間に接
続された発振用コンデンサ(C1 )と、前記発振用コン
デンサ(C1 )への充電電流方向が切り替わる際に前記
第1電流路あるいは前記第3電流路のいずれか一方のう
ち前記発振用コンデンサ(C 1 )の接続点の電位が高い
電流路と対になっている電流路へバイパス電流を供給す
るバイパス電流供給手段(Q5 、Q6 )と、を備えて構
成する。入力制御電圧に応じた周波数の出力信号を出力
する電圧制御発振器において、一端が低電位側電源(G
ND)に接続された第1定電流源(Q13)と、一端が低
電位側電源(GND)に接続された第2定電流源
(Q14)と、前記第1定電流源(Q13)の他端にエミッ
タ端子が接続され、第1入力端子にベース端子が接続さ
れた第1入力段トランジスタ(Q2 )と、前記第1定電
流源(Q13)の他端にエミッタ端子が接続され、第2入
力端子にベース端子が接続された第2入力段トランジス
タ(Q4 )と、前記第2定電流源(Q14)の他端にエミ
ッタ端子が接続され、第1入力端子にベース端子が接続
された第3入力段トランジスタ(Q10)と、前記第2定
電流源(Q14)の他端にエミッタ端子が接続され、第2
入力端子にベース端子が接続された第4入力段トランジ
スタ(Q7 )と、前記第1入力段トランジスタ(Q2
のコレクタ端子にエミッタ端子が接続され、高電位側電
源(V CC)にコレクタ端子が接続された第1トランジス
タ(Q1 )と、前記第2入力段トランジスタ(Q4 )の
コレクタ端子にエミッタ端子が接続され、前記第1トラ
ンジスタ(Q1 )のコレクタ端子にコレクタ端子が接続
された第2トランジスタ(Q3 )と、前記第3入力段ト
ランジスタ(Q10)のコレクタ端子にエミッタ端子が接
続され、高電位側電源(VCC)にコレクタ端子が接続さ
れた第3トランジスタ(Q9 )と、前記第4入力段トラ
ンジスタ(Q7 )のコレクタ端子にエミッタ端子が接続
され、前記第3トランジスタ(Q9 )のコレクタ端子に
コレクタ端子が接続された第4トランジスタ(Q8
と、前記第1入力段トランジスタ(Q 2 )と前記第1ト
ランジスタ(Q1 )との中間接続点及び前記第3入力段
トランジスタ(Q10)と前記第3トランジスタ(Q9
との中間接続点の間に接続された発振用コンデンサ(C
1 )と、を備えるとともに、前記第1トランジスタ(Q
1 )のコレクタ端子と前記第2トランジスタ(Q3 )の
コレクタ端子との中間接続点に一端が接続され、前記第
4トランジスタ(Q8 )と前記第4入力段トランジスタ
(Q7 )の中間接続点に他端が接続され、前記発振用コ
ンデンサ(C1 )への充電電流方向が切り替わる際であ
って、前記第1入力段トランジスタ(Q2)のコレクタ
端子の電位レベルが前記第3入力段トランジスタ
(Q10)のコレクタ端子の電位レベルよりも高い場合に
閉状態となりバイパス電流を供給する第1バイパススイ
ッチ(Q5 )と、前記第3トランジスタ(Q9 )のコレ
クタ端子と前記第4トランジスタ(Q8 )のコレクタ端
子との中間接続点に一端が接続され、前記第2トランジ
スタ(Q3 )と前記第2入力段トランジスタ(Q4 )の
中間接続点に他端が接続され、前記発振用コンデンサC
1 への充電電流方向が切り替わる際であって、前記第3
入力段トランジスタ(Q10)のコレクタ端子の電位レベ
ルが前記第1入力段トランジスタ(Q2 )のコレクタ端
子の電位レベルよりも高い場合に閉状態となりバイパス
電流を供給する第2バイパススイッチ(Q6 )と、を備
えて構成する。
[Means for Solving the Problems]
Therefore, the first aspect of the invention is to provide an output of a frequency according to the input control voltage.
In a voltage controlled oscillator that outputs a signal,
1 constant current source (Q13) Connected to the first current path,
1 constant current source (Q13) And is paired with the first current path.
Second current path and a second constant current source (Q14)
A third current path that is continued and flows substantially the same current as the first current path;
The second constant current source (Q14) Connected to the third current path
The first current that is paired with and flows the same current as the second current path.
4 current paths and between the first current path and the third current path.
Continued oscillation capacitor (C1) And the oscillation controller
Densa (C1) When the charging current direction to
Either the first current path or the third current path
The oscillation capacitor (C 1) Has a high potential at the connection point
Supply bypass current to the current path paired with the current path
Bypass current supply means (QFive, Q6) And
To achieve. Output an output signal with a frequency according to the input control voltage
In the voltage controlled oscillator,
ND) connected to the first constant current source (Q13) And one end is low
Second constant current source connected to potential side power supply (GND)
(Q14) And the first constant current source (Q13) To the other end
The input terminal is connected and the base terminal is connected to the first input terminal.
First input stage transistor (Q2) And the first constant current
Source (Q13) Has an emitter terminal connected to the other end
Second input stage transistor with base terminal connected to input terminal
(QFour) And the second constant current source (Q14) To the other end
Is connected to the base terminal and the first input terminal is connected to the base terminal
3rd input stage transistor (QTen) And the second constant
Current source (Q14) Is connected to the other end of the
4th input stage transition with base terminal connected to input terminal
Star (Q7) And the first input stage transistor (Q2)
The emitter terminal is connected to the collector terminal of the
Source (V CC) With the collector terminal connected to
(Q1) And the second input stage transistor (QFour)of
An emitter terminal is connected to the collector terminal,
Register (Q1) Is connected to the collector terminal
Second transistor (Q3) And the third input stage
Langista (QTen) The emitter terminal is connected to the collector terminal
The high-potential side power source (VCC) Is connected to the collector terminal
The third transistor (Q9) And the fourth input stage tiger
Register (Q7) The emitter terminal is connected to the collector terminal
The third transistor (Q9) To the collector terminal
The fourth transistor (Q8)
And the first input stage transistor (Q 2) And the first
Langista (Q1) Intermediate connection point with the third input stage
Transistor (QTen) And the third transistor (Q9)
And an oscillation capacitor (C
1), And the first transistor (Q
1) Collector terminal and the second transistor (Q3)of
One end is connected to an intermediate connection point with the collector terminal,
4 transistors (Q8) And the fourth input stage transistor
(Q7The other end is connected to the intermediate connection point of
Capacitor (C1) When the charging current direction to
Therefore, the first input stage transistor (Q2) Collector
The potential level of the terminal is the third input stage transistor
(QTen) Is higher than the collector terminal potential level
The first bypass switch that is closed and supplies the bypass current.
Touch (QFive) And the third transistor (Q9) This
Connector terminal and the fourth transistor (Q8) Collector end
One end is connected to an intermediate connection point with the child, and the second transition
Star (Q3) And the second input stage transistor (QFour)of
The other end is connected to the intermediate connection point, and the oscillation capacitor C
1When the direction of the charging current to the
Input stage transistor (QTen) Collector terminal potential level
Is the first input stage transistor (Q2) Collector end
Closed and bypassed when higher than the child's potential level
Second bypass switch (Q6) And
Configure.

【0017】[0017]

【作用】第1の発明によれば、バイパス電流供給手段
(Q5 、Q6 )は、発振用コンデンサ(C1 )への充電
電流方向が切り替わる際に第1電流路あるいは第3電流
路のいずれか一方のうち発振用コンデンサ(C1 )の接
続点の電位が高い電流路と対になっている電流路へバイ
パス電流を供給する。
According to the first aspect of the present invention, the bypass current supply means (Q 5 , Q 6 ) is provided in the first current path or the third current path when the charging current direction to the oscillation capacitor (C 1 ) is switched. A bypass current is supplied to a current path paired with a current path having a high potential at the connection point of the oscillating capacitor (C 1 ) of either one.

【0018】より具体的には、バイパス電流供給手段
(Q5 、Q6 )は、発振用コンデンサ(C1 )への充電
電流方向が切り替わる際に第1電流路の発振用コンデン
サ(C 1 )の接続点の電位が第3電流路の発振用コンデ
ンサ(C1 )の接続点の電位よりも高い場合には、第1
電流路と対になっている第2電流路へバイパス電流を供
給する。
More specifically, bypass current supply means
(QFive, Q6) Is an oscillation capacitor (C1) Charging
Oscillation capacitor for the first current path when the current direction changes
Service (C 1The potential at the connection point of) is the oscillation capacitor of the third current path.
Sensor (C1) Is higher than the potential at the connection point, the first
Supply bypass current to the second current path that is paired with the current path.
To pay.

【0019】従って、第2電流路を流れる電流量はバイ
パス電流分多くなり、第1電流路及び第2電流路は同一
の第1定電流源に接続されているので、その分第1電流
路を流れる電流が急激に減少することとなる。
Therefore, the amount of current flowing through the second current path increases by the amount of the bypass current, and the first current path and the second current path are connected to the same first constant current source. The electric current flowing through it will decrease sharply.

【0020】また、発振用コンデンサ(C1 )への充電
電流方向が切り替わる際に第3電流路の発振用コンデン
サの接続点の電位が第1電流路の発振用コンデンサ(C
1 )の接続点の電位よりも高い場合には、第3電流路と
対になっている第4電流路へバイパス電流を供給する。
Further, when the charging current direction to the oscillation capacitor (C 1 ) is switched, the potential at the connection point of the oscillation capacitor of the third current path is set to the oscillation capacitor (C 1 of the first current path).
When it is higher than the potential of the connection point of 1 ), the bypass current is supplied to the fourth current path paired with the third current path.

【0021】従って、第4電流路を流れる電流量はバイ
パス電流分多くなり、第3電流路及び第4電流路は同一
の第2定電流源に接続されているので、その分第3電流
路を流れる電流が急激に減少することとなる。
Therefore, the amount of current flowing through the fourth current path increases by the amount of the bypass current, and the third current path and the fourth current path are connected to the same second constant current source. The electric current flowing through it will decrease sharply.

【0022】これらの結果、第1の発明によれば、いず
れの場合においても、充電電流方向の切り替わりが高速
になり、高速な電圧制御発振器を構成することができ
る。また、第2の発明によれば、第1バイパススイッチ
(Q5 )は、発振用コンデンサ(C1 )への充電電流方
向が切り替わる際であって、第1入力段トランジスタ
(Q2 )のコレクタ端子の電位レベルが第3入力段トラ
ンジスタ(Q10)のコレクタ端子の電位レベルよりも高
い場合に閉状態となるので、第2入力段トランジスタ
(Q4 )のコレクタ端子にバイパス電流を供給すること
ができ、第2入力段トランジスタ(Q4 )を流れる電流
量はバイパス電流分多くなる。
As a result, according to the first aspect of the invention, in any case, switching of the charging current direction becomes fast, and a high-speed voltage controlled oscillator can be constructed. According to the second aspect of the invention, the first bypass switch (Q 5 ) is the collector of the first input stage transistor (Q 2 ) when the charging current direction to the oscillation capacitor (C 1 ) is switched. If the potential level of the terminal is higher than the potential level of the collector terminal of the third input stage transistor (Q 10 ), it will be in the closed state, so supply a bypass current to the collector terminal of the second input stage transistor (Q 4 ). Therefore, the amount of current flowing through the second input stage transistor (Q 4 ) increases by the amount of the bypass current.

【0023】この場合、第1入力段トランジスタ
(Q2 )及び第2入力段トランジスタ(Q 4 )は同一の
第1定電流源(Q13)に接続されているので、その分第
1入力段トランジスタ(Q2 )を流れる電流が急激に減
少することとなる。
In this case, the first input stage transistor
(Q2) And a second input stage transistor (Q Four) Are the same
First constant current source (Q13) Is connected to the
1-input stage transistor (Q2) Current is drastically reduced
It will be less.

【0024】また、第2バイパススイッチ(Q6 )は、
発振用コンデンサ(C1 )への充電電流方向が切り替わ
る際であって、前記第3入力段トランジスタ(Q10)の
コレクタ端子の電位レベルが第1入力段トランジスタ
(Q2 )のコレクタ端子の電位レベルよりも高い場合に
閉状態となるので、第4入力段トランジスタ(Q7 )の
コレクタ端子にバイパス電流を供給することができ、第
4入力段トランジスタ(Q7 )を流れる電流量はバイパ
ス電流分多くなる。
The second bypass switch (Q 6 ) is
When the charging current direction to the oscillation capacitor (C 1 ) is switched, the potential level of the collector terminal of the third input stage transistor (Q 10 ) is the potential of the collector terminal of the first input stage transistor (Q 2 ). since the closed state when higher than the level, the fourth can supply bypass current to the collector terminal of the input stage transistor (Q 7), the current amount flowing through the fourth input stage transistor (Q 7) bypass current Increase by minutes.

【0025】この場合、第3入力段トランジスタ
(Q10)及び第4入力段トランジスタ(Q 7 )は同一の
第1定電流源(Q14)に接続されているので、その分第
3入力段トランジスタ(Q10)を流れる電流が急激に減
少することとなる。
In this case, the third input stage transistor
(QTen) And a fourth input stage transistor (Q 7) Are the same
First constant current source (Q14) Is connected to the
3-input stage transistor (QTen) Current is drastically reduced
It will be less.

【0026】これらの結果、第2の発明によれば、いず
れの場合においても、充電電流方向の切り替わりが高速
になり、高速な電圧制御発振器を構成することができ
る。また、第2入力段トランジスタ(Q4 )及び第4入
力段トランジスタ(Q7 )のコレクタ端子へは第1バイ
パススイッチ(Q5 )あるいは第2バイパススイッチ
(Q6 )を介して充電電流方向切換時にも所定のコレク
タ電圧が印加され、安定な状態となるので、アーリ電圧
を考慮することなく所定のデューティ比を有する正確な
発振波形を得ることができる。
As a result, according to the second aspect of the invention, in any case, the switching of the charging current direction becomes fast, and a high-speed voltage controlled oscillator can be constructed. The charge current direction is switched to the collector terminals of the second input stage transistor (Q 4 ) and the fourth input stage transistor (Q 7 ) via the first bypass switch (Q 5 ) or the second bypass switch (Q 6 ). At this time, a predetermined collector voltage is applied and a stable state is achieved, so that an accurate oscillation waveform having a predetermined duty ratio can be obtained without considering the Early voltage.

【0027】[0027]

【実施例】次に図面を参照して本発明の好適な実施例を
説明する。図1に電圧制御発振回路の構成図を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will now be described with reference to the drawings. FIG. 1 shows a block diagram of the voltage controlled oscillator circuit.

【0028】電圧制御回路は、ベース端子にバイアス電
圧が印加され、エミッタ端子が低電位側電源GNDに接
続され、第1定電流源として機能するトランジスタQ13
と、ベース端子にバイアス電圧が印加され、エミッタ端
子が低電位側電源GNDに接続され、第2定電流源とし
て機能するトランジスタQ14と、トランジスタQ13のコ
レクタ端子にエミッタ端子が接続され、ベース端子に第
1入力端子が接続された第1入力段トランジスタQ
2 と、トランジスタQ13のコレクタ端子にエミッタ端子
が接続され、第2入力端子にベース端子が接続された第
2入力段トランジスタQ4 と、トランジスタQ14のコレ
クタ端子にエミッタ端子が接続され、第1入力端子にベ
ース端子が接続された第3入力段トランジスタQ10と、
トランジスタQ14のコレクタ端子にエミッタ端子が接続
され、第2入力端子にベース端子が接続された第4入力
段トランジスタQ7 と、第1入力段トランジスタQ2
コレクタ端子にエミッタ端子が接続され、第1抵抗R1
を介して高電位側電源VCCにコレクタ端子が接続された
第1トランジスタQ1 と、第2入力段トランジスタQ4
のコレクタ端子にエミッタ端子が接続され、第1抵抗R
1 と第1トランジスタQ 1 との中間接続点にコレクタ端
子が接続され、第1トランジスタのベース端子にベース
端子が共通接続された第2トランジスタQ3 と、第3入
力段トランジスタQ10のコレクタ端子にエミッタ端子が
接続され、第2抵抗R2 を介して高電位側電源VCCにコ
レクタ端子が接続された第3トランジスタQ9 と、第4
入力段トランジスタQ7 のコレクタ端子にエミッタ端子
が接続され、第2抵抗R2 と第3トランジスタQ9 の中
間接続点にコレクタ端子が接続され、第3トランジスタ
9のベース端子にベース端子が共通接続された第4ト
ランジスタQ8 と、第1入力段トランジスタQ2 と第1
トランジスタQ1 との中間接続点A及び第3入力段トラ
ンジスタQ10と第3トランジスタQ9 との中間接続点B
の間に接続された発振用コンデンサC1 と、コレクタ端
子が高電位側電源VCCに接続され、ベース端子が抵抗R
1 と第1トランジスタQ1 の中間接続点に接続され、エ
ミッタ端子が第3トランジスタQ9 と第4トランジスタ
8 の共通ベース端子に接続された第1出力段トランジ
スタQ11と、コレクタ端子が高電位側電源VCCに接続さ
れ、ベース端子が抵抗R2 と第3トランジスタQ9 の中
間接続点に接続され、エミッタ端子が第1トランジスタ
1 と第2トランジスタQ3 の共通ベース端子に接続さ
れた第2出力段トランジスタQ12と、第1トランジスタ
1 と第2トランジスタ3との共通接続コレクタ端子に
コレクタ端子が接続され、第1トランジスタQ1 と第2
トランジスタ3 との共通接続ベース端子にベース端子が
接続され、第4トランジスタQ8 と第4入力段トランジ
スタQ7 の中間接続点にエミッタ端子が接続され第1バ
イパススイッチとして機能する第1バイパストランジス
タQ5 と、第3トランジスタQ9 と第4トランジスタQ
8 との共通接続コレクタ端子にコレクタ端子が接続さ
れ、第3トランジスタQ9 と第4トランジスタQ8 との
共通接続ベース端子にベース端子が接続され、第2トラ
ンジスタQ3 と第2入力段トランジスタQ4 の中間接続
点にエミッタ端子が接続され第2バイパススイッチとし
て機能する第2バイパストランジスタQ6 と、を備えて
構成されている。
The voltage control circuit has a bias voltage applied to the base terminal.
Voltage is applied and the emitter terminal is connected to the low potential side power supply GND.
A transistor Q that is connected and functions as a first constant current source.13
And a bias voltage is applied to the base terminal,
The child is connected to the low-potential-side power supply GND, and the second constant current source
Functioning transistor Q14And transistor Q13The
The emitter terminal is connected to the collector terminal and the
First input stage transistor Q with one input terminal connected
2And transistor Q13Collector terminal to emitter terminal
Is connected, and the base terminal is connected to the second input terminal.
2-input stage transistor QFourAnd transistor Q14This
The emitter terminal is connected to the connector terminal and the
Third input stage transistor Q connected to the source terminalTenWhen,
Transistor Q14The emitter terminal is connected to the collector terminal of
And the fourth input with the base terminal connected to the second input terminal
Stage transistor Q7And the first input stage transistor Q2of
The emitter terminal is connected to the collector terminal, and the first resistor R1
High potential side power source VCCThe collector terminal was connected to
First transistor Q1And the second input stage transistor QFour
The emitter terminal is connected to the collector terminal of the first resistor R
1And the first transistor Q 1Collector end at the intermediate connection point with
Child is connected to the base terminal of the first transistor
Second transistor Q whose terminals are commonly connected3And the third
Power stage transistor QTenThe emitter terminal to the collector terminal of
Connected, the second resistor R2High potential side power source VCCTo
Third transistor Q connected to a collector terminal9And the fourth
Input stage transistor Q7Collector terminal to emitter terminal
Is connected to the second resistor R2And the third transistor Q9in
The collector terminal is connected to the connection point, and the third transistor
Q9No. 4 with the base terminal commonly connected to the base terminal of
Langista Q8And the first input stage transistor Q2And the first
Transistor Q1Intermediate connection point A and third input stage tiger
Register QTenAnd the third transistor Q9Intermediate connection point B with
Oscillation capacitor C connected between1And the collector end
The power source V is the high potential sideCCAnd the base terminal is connected to the resistor R
1And the first transistor Q1Connected to the intermediate connection point of
Mitter terminal is the third transistor Q9And the fourth transistor
Q8Output stage transition connected to the common base terminal of the
Star Q11And the collector terminal is the high potential side power supply VCCConnected to
And the base terminal has a resistance R2And the third transistor Q9in
Is connected to the connection point and the emitter terminal is the first transistor
Q1And the second transistor Q3Connected to the common base terminal of
Second output stage transistor Q12And the first transistor
Q1And the second transistor3Common connection with the collector terminal
The collector terminal is connected and the first transistor Q1And the second
Transistor3Common connection with
Connected, the fourth transistor Q8And the 4th input stage transition
Star Q7The emitter terminal is connected to the intermediate connection point of
First bypass transistor that functions as an epass switch
QFiveAnd the third transistor Q9And the fourth transistor Q
8Common connection with the collector terminal is connected to the collector terminal.
And the third transistor Q9And the fourth transistor Q8With
The base terminal is connected to the common connection base terminal,
Register Q3And the second input stage transistor QFourIntermediate connection of
The emitter terminal is connected to the point and it becomes the second bypass switch.
Second bypass transistor Q that functions as6And with
It is configured.

【0029】この場合において、第2出力段トランジス
タQ12は第1出力端子に接続され、第1出力段トランジ
スタQ11は第2出力端子に接続されている。次に動作に
ついて説明する。
In this case, the second output stage transistor Q 12 is connected to the first output terminal, and the first output stage transistor Q 11 is connected to the second output terminal. Next, the operation will be described.

【0030】入力電圧VINは直流電圧であり、その差電
圧、例えば第1入力段トランジスタQ2 のベース電位と
第2入力段トランジスタQ4 のベース電位との差に基づ
いて電流I2 及び電流I4 の大きさが定まり、第4入力
段トランジスタQ7 のベース電位と第3入力段トランジ
スタQ10のベース電位との差に基づいて電流I7 と電流
10の大きさが定まる。
The input voltage V IN is a DC voltage, and the current I 2 and the current I 2 are calculated based on the difference voltage, for example, the difference between the base potential of the first input stage transistor Q 2 and the base potential of the second input stage transistor Q 4. The magnitude of I 4 is determined, and the magnitudes of the currents I 7 and I 10 are determined based on the difference between the base potential of the fourth input stage transistor Q 7 and the base potential of the third input stage transistor Q 10 .

【0031】ここで、電流I2 、I4 、I7 、I10の関
係は以下のようになる。 I2 =I104 =I7 I=I2 +I4 =I7 +I10 いま、図2の等価回路に示すように、発振用コンデンサ
1 に電流Ix が流れて充電が完了した状態(接続点B
の電位が接続点Aよりも電位が低い状態)を初期状態と
して動作を説明する。
Here, the relationships among the currents I 2 , I 4 , I 7 , and I 10 are as follows. I 2 = I 10 I 4 = I 7 I = I 2 + I 4 = I 7 + I 10 Now, as shown in the equivalent circuit of FIG. 2, the current I x flows through the oscillation capacitor C 1 and the charging is completed. (Connection point B
The operation will be described with the initial state being a state in which the potential is lower than the connection point A).

【0032】この時、トランジスタQ1 、Q3 、Q4
5 、Q10、Q11はオフ状態(開状態)であり、トラン
ジスタQ2 、Q6 、Q8 、Q9 、Q12がオン状態(閉状
態)であるとすると、トランジスタQ11のベース電圧V
B は VB =VCC となり、トランジスタQ11のエミッタ電圧VE は VE =VCC−VBE となる。
At this time, the transistors Q 1 , Q 3 , Q 4 ,
If Q 5 , Q 10 , and Q 11 are in the off state (open state) and the transistors Q 2 , Q 6 , Q 8 , Q 9 , and Q 12 are in the on state (closed state), the base of the transistor Q 11 Voltage V
B becomes V B = V CC , and the emitter voltage V E of the transistor Q 11 becomes V E = V CC −V BE .

【0033】一方、第3トランジスタQ9 はオン状態で
あるから、第2出力段トランジスタQ12のエミッタ電圧
E は、 VE =VCC−2IR2 −VBE となる。
On the other hand, since the third transistor Q 9 is in the ON state, the emitter voltage V E of the second output stage transistor Q 12 is V E = V CC -2IR 2 -V BE .

【0034】従って、A点の電位VAAが、 VAA=VCC−2IR2 −2VBE となれば、第1トランジスタQ1 はオン状態となり、第
3トランジスタQ9 はオフ状態となる。
Therefore, when the potential V AA at the point A becomes V AA = V CC -2IR 2 -2V BE , the first transistor Q 1 is turned on and the third transistor Q 9 is turned off.

【0035】また、コンデンサC1 の両端の電位差VC1
は、 VC1=(VCC−2VBE)−(VCC−R2 −2VBE) =R2 I となり、発振の周期Tは、高電位側電源VCCからのコン
デンサC1 への充電電流をIX とすると、次式 T/2=2R2 I/IX を満たすこととなる。よって、 T=4R2 I/IX となる。従って、発振周波数fは、 f=IX /4R2 I となる。
The potential difference V C1 across the capacitor C 1
Is V C1 = (V CC −2V BE ) − (V CC −R 2 −2V BE ) = R 2 I, and the oscillation cycle T is the charging current from the high potential side power supply V CC to the capacitor C 1 . Is I X , the following equation T / 2 = 2R 2 I / I X is satisfied. Therefore, T = 4R 2 I / I X. Therefore, the oscillation frequency f is f = I X / 4R 2 I.

【0036】ところで、初期状態において充電電流IX
は、第2抵抗R2 、第3トランジスタQ9 、コンデンサ
1 、第1入力段トランジスタQ2 、トランジスタQ13
を介して低電位側電源GNDへと流れる。
By the way, in the initial state, the charging current I X
Is a second resistor R 2 , a third transistor Q 9 , a capacitor C 1 , a first input stage transistor Q 2 , and a transistor Q 13.
Through the low potential side power supply GND.

【0037】この時の充電電流IX は、 IX =I−I4 =I2 となる。The charging current I X at this time, the I X = I-I 4 = I 2.

【0038】また、入力電圧をVINとし、トランジスタ
の熱電圧をVT とすると、 I2 /I4 =exp(VIN/VT ) ∴ I2 =I4 exp(VIN/VT ) ……(1) ただし、熱電圧VT は、電荷量をqとし、ボルツマン定
数をkとし、絶対温度Tとすると、 VT =k・T/q である。
When the input voltage is V IN and the thermal voltage of the transistor is V T , I 2 / I 4 = exp (V IN / V T ) ∴I 2 = I 4 exp (V IN / V T ) (1) However, the thermal voltage V T is V T = k · T / q, where q is the charge amount, k is the Boltzmann constant, and T is the absolute temperature.

【0039】同様にして、 I10=I7 exp(VIN/VT ) となる。Similarly, I 10 = I 7 exp (V IN / V T ).

【0040】これらの式より、発振周波数fは、 f=(I−I4 )/(4R2 IC1 ) =1/(4R2 IC1 )×(1−(I4 /I)) ……(2) となる。よって(1)式及び(2)式より、 f=1/(4R2 IC1 ) ×[1−(I/(I(exp(VIN/VT )+1))] =1/(4R2 IC1 ) ×[1−(1/(exp(VIN/VT )+1))] となる。From these equations, the oscillation frequency f is as follows: f = (I-I 4 ) / (4R 2 IC 1 ) = 1 / (4R 2 IC 1 ) × (1- (I 4 / I)) (2) Therefore, from the equations (1) and (2), f = 1 / (4R 2 IC 1 ) × [1- (I / (I (exp (V IN / V T ) +1))] = 1 / (4R 2 IC 1 ) × [1- (1 / (exp (V IN / V T ) +1))].

【0041】また、同様にして、発振周波数fは以下の
ように表現することもできる。 f=(I−I7 )/(4R2 IC1 ) =1/(4R2 IC1 )×(1−(I7 /I)) =1/(4R2 IC1 ) ×[1−(I/(I(exp(VIN/VT )+1))] =1/(4R2 IC1 ) ×[1−(1/(exp(VIN/VT )+1))] 以上の説明のように電圧制御発振回路の発振周波数fは
入力電圧VINの関数となる。
Similarly, the oscillation frequency f can be expressed as follows. f = (I-I 7) / (4R 2 IC 1) = 1 / (4R 2 IC 1) × (1- (I 7 / I)) = 1 / (4R 2 IC 1) × [1- (I / (I (exp (V IN / V T ) +1))] = 1 / (4R 2 IC 1 ) × [1- (1 / (exp (V IN / V T ) +1))] As described above. In addition, the oscillation frequency f of the voltage controlled oscillator circuit is a function of the input voltage V IN .

【0042】電圧制御発振回路を発振させるための発振
用コンデンサC1 への充電が終了すると、A点の電位が
B点の電位よりも低くなり、従って、トランジスタ
1 、Q 3 、Q4 、Q5 、Q11がオン状態、トランジス
タQ6 、Q8 、Q9 、Q12がオフ状態へと徐々に切り替
わることとなる。
Oscillation for oscillating the voltage controlled oscillator circuit
Capacitor C1When charging to the
It is lower than the potential at point B, and therefore the transistor
Q1, Q 3, QFour, QFive, Q11Is on, Transis
Q6, Q8, Q9, Q12Gradually switches to the off state
Will be crossed.

【0043】この時、電流I2 を高速に減少させるため
には、電流I4 を高速に増大させればよい。そこで本実
施例では、発振用コンデンサC1 への充電終了時点では
オン状態にある第2バイパストランジスタQ6 を介し
て、第2入力段トランジスタQ4 側にバイパス電流を供
給することにより、電流I4 を高速に増大させている。
At this time, in order to decrease the current I 2 at high speed, the current I 4 may be increased at high speed. Therefore, in the present embodiment, by supplying a bypass current to the second input stage transistor Q 4 side through the second bypass transistor Q 6 which is in the ON state at the time when the charging of the oscillation capacitor C 1 is completed, the current I Increasing 4 at high speed.

【0044】この結果、バイパス電流は高電位側電源V
CCから第2抵抗R2 、第2バイパストランジスタQ6
介して、第2入力段トランジスタQ4 のコレクタ端子に
流れ込むこととなり、電流I4 が増大し、これに伴って
電流I2 が減少することとなる。
As a result, the bypass current is the high-potential-side power source V
The current flows from CC to the collector terminal of the second input stage transistor Q 4 via the second resistor R 2 and the second bypass transistor Q 6 , and the current I 4 increases, and the current I 2 decreases accordingly. It will be.

【0045】その後、トランジスタQ3 がオン状態にな
り、高電位側電源VCCから、第1抵抗R1 、第2トラン
ジスタQ3 を介して電流が流れ始めると、徐々に第2バ
イパストランジスタQ6 はオフ状態となり、バイパス電
流は徐々に減少しほぼ零になる。
After that, when the transistor Q 3 is turned on and a current starts to flow from the high potential side power source V CC through the first resistor R 1 and the second transistor Q 3 , the second bypass transistor Q 6 is gradually added. Turns off and the bypass current gradually decreases to almost zero.

【0046】これ以後の動作は第2バイパストランジス
タQ6 が存在しない場合と同様である。同様にして、発
振用コンデンサC1 が充電され、再びA点の電位がB点
の電位よりも高くなった場合には、電流I10を高速に減
少させるためには、電流I7 を高速に増大させればよ
い。
The subsequent operation is the same as when the second bypass transistor Q 6 is not present. Similarly, when the oscillating capacitor C 1 is charged and the potential at the point A becomes higher than the potential at the point B again, the current I 7 should be increased at a high speed in order to decrease the current I 10 at a high speed. You can increase it.

【0047】そこで、発振用コンデンサC1 への充電終
了時点ではオン状態にある第1バイパストランジスタQ
5 を介して、第4入力段トランジスタQ7 側にバイパス
電流を供給することにより、電流I7 を高速に増大させ
る。
Therefore, the first bypass transistor Q which is in the ON state at the time when the charging of the oscillation capacitor C 1 is completed.
By supplying the bypass current to the fourth input stage transistor Q 7 side via 5 , the current I 7 is increased at high speed.

【0048】この結果、バイパス電流は高電位側電源V
CCから第1抵抗R1 、第1バイパストランジスタQ5
介して、第4入力段トランジスタQ7 のコレクタ端子に
流れ込むこととなり、電流I7 が増大し、これに伴って
電流I10が減少することとなる。 その後、第4トラン
ジスタQ8 がオン状態になり、高電位側電源VCCから、
第2抵抗R2 、第4トランジスタQ8 を介して電流が流
れ始めるに伴って、第1バイパストランジスタQ5 はオ
フ状態となり、バイパス電流は減少してほぼ零になる。
As a result, the bypass current is the high-potential-side power source V
The current flows from CC to the collector terminal of the fourth input stage transistor Q 7 via the first resistor R 1 and the first bypass transistor Q 5 , and the current I 7 increases, and the current I 10 decreases accordingly. It will be. After that, the fourth transistor Q 8 is turned on, and the high potential side power supply V CC
As the current starts to flow through the second resistor R 2 and the fourth transistor Q 8 , the first bypass transistor Q 5 is turned off and the bypass current decreases to almost zero.

【0049】これ以後の動作は第1バイパストランジス
タQ5 が存在しない場合と同様である。従って、発振用
コンデンサC1 への充電方向が切り替わるタイミングで
バイパス電流が最大となり、切り替わりが高速となり、
より立上がり(あるいは立下がり)速度が高速な電圧制
御発振回路を構成することが可能となる。
The subsequent operation is the same as when the first bypass transistor Q 5 is not present. Therefore, the bypass current becomes maximum at the timing when the charging direction of the oscillating capacitor C 1 is switched, and the switching becomes faster,
It is possible to configure a voltage controlled oscillator circuit having a higher rise (or fall) speed.

【0050】さらに充電電流の方向が切り替わる際に
も、第2入力段トランジスタQ4 あるいはトランジスタ
7 のコレクタ側から第2バイパストランジスタQ6
るいは第1バイパストランジスタQ5 を介してバイパス
電流が供給されるため、第2入力段トランジスタQ4
るいはトランジスタQ7 の電位が不安定になることがな
く、第2入力段トランジスタQ4 のコレクタ−エミッタ
間電圧及び第4入力段トランジスタQ7 のコレクタ−エ
ミッタ間電圧に差が生じないためプロセスばらつきによ
るアーリ電圧の差を考慮する必要が無くなり、発振用コ
ンデンサC1 への充電方向が異なっても、発振周波数は
等しくなり、デューティ比50%の正確な矩形波を発生
させることができる。
Further, even when the direction of the charging current is switched, the bypass current is supplied from the collector side of the second input stage transistor Q 4 or transistor Q 7 via the second bypass transistor Q 6 or the first bypass transistor Q 5. Therefore, the potential of the second input stage transistor Q 4 or the transistor Q 7 does not become unstable, and the collector-emitter voltage of the second input stage transistor Q 4 and the collector-emitter of the fourth input stage transistor Q 7 Since there is no difference in the voltage between the two, it is not necessary to consider the difference in the Early voltage due to the process variation. Even if the charging direction of the oscillation capacitor C 1 is different, the oscillation frequency becomes the same, and an accurate rectangle with a duty ratio of 50% is obtained. Can generate waves.

【0051】以上の説明においては、トランジスタとし
てバイポーラトランジスタを用いていたが、電界効果型
トランジスタ等を用いることも可能である。また、高電
位側電源と低電位側電源を入れ替えて、NPNトランジ
スタをPNPトランジスタに変更しても同様の効果が得
られる。
In the above description, the bipolar transistor is used as the transistor, but it is also possible to use a field effect transistor or the like. Further, the same effect can be obtained even if the high-potential side power source and the low-potential side power source are exchanged and the NPN transistor is changed to the PNP transistor.

【0052】[0052]

【発明の効果】第1の発明または第2の発明のいずれに
よっても、発振用コンデンサへの充電電流方向の切り替
わりを高速に行うことができ、高速な電圧制御発振器を
構成することができる。また、トランジスタ製造時のプ
ロセスばらつきに起因するアーリ電圧差を考慮する必要
なしに正確な発振波形を得ることができる。
According to the first invention or the second invention, the switching of the charging current direction to the oscillation capacitor can be performed at high speed, and a high-speed voltage controlled oscillator can be constructed. In addition, an accurate oscillation waveform can be obtained without having to consider the Early voltage difference due to the process variation at the time of manufacturing the transistor.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の回路構成を示す説明図である。FIG. 1 is an explanatory diagram showing a circuit configuration of an embodiment.

【図2】図1の実施例の等価回路説明図である。FIG. 2 is an equivalent circuit explanatory diagram of the embodiment of FIG.

【図3】従来の回路構成を示す説明図である。FIG. 3 is an explanatory diagram showing a conventional circuit configuration.

【符号の説明】[Explanation of symbols]

1 …発振用コンデンサ GND…低電位側電源 Q1 …第1トランジスタ Q2 …第1入力段トランジスタ Q3 …第2トランジスタ Q4 …第2入力段トランジスタ Q5 …第1バイパストランジスタ Q6 …第2バイパストランジスタ Q7 …第4入力段トランジスタ Q8 …第4トランジスタ Q9 …第3トランジスタ Q10…第3入力段トランジスタ Q11…第1出力段トランジスタ Q12…第2出力段トランジスタ Q13…トランジスタ(第1定電流源) Q14…トランジスタ(第2定電流源) R1 …第1抵抗 R2 …第2抵抗 VCC…高電位側電源C 1 ... oscillation capacitor GND ... a low-potential-side power supply Q 1 ... first transistor Q 2 ... first input stage transistor Q 3 ... second transistor Q 4 ... second input stage transistor Q 5 ... first bypass transistor Q 6 ... second bypass transistor Q 7 ... fourth input stage transistor Q 8 ... fourth transistors Q 9 ... third transistor Q 10 ... third input stage transistor Q 11 ... first output stage transistor Q 12 ... second output stage transistor Q 13 … Transistor (first constant current source) Q 14 … Transistor (second constant current source) R 1 … First resistance R 2 … Second resistance V CC … High potential side power supply

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力制御電圧(VIN)に応じた周波数の
出力信号を出力する電圧制御発振器において、 電流量Iの第1定電流源(Q13)に接続された第1電流
路と、 前記第1定電流源(Q13)に接続され前記第1電流路と
対をなす第2電流路と、 電流量Iの第2定電流源(Q14)に接続され第1電流路
とほぼ同電流が流れる第3電流路と、 前記第2定電流源(Q14)に接続され前記第3電流路と
対をなすとともに、第2電流路とほぼ同電流が流れる第
4電流路と、 前記第1電流路と前記第3電流路の間に接続された発振
用コンデンサ(C1 )と、 前記発振用コンデンサ(C1 )への充電電流方向が切り
替わる際に前記第1電流路あるいは前記第3電流路のい
ずれか一方のうち前記発振用コンデンサ(C1)の接続
点の電位が高い電流路と対になっている電流路へバイパ
ス電流を供給するバイパス電流供給手段(Q5 、Q6
と、 を備えたことを特徴とする電圧制御発振器。
1. A voltage controlled oscillator for outputting an output signal having a frequency according to an input control voltage (V IN ), comprising: a first current path connected to a first constant current source (Q 13 ) having a current amount I; A second current path connected to the first constant current source (Q 13 ) and forming a pair with the first current path; and a second current path connected to the second constant current source (Q 14 ) having a current amount I A third current path through which the same current flows, and a fourth current path that is connected to the second constant current source (Q 14 ) and forms a pair with the third current path and that flows substantially the same current as the second current path; The oscillation capacitor (C 1 ) connected between the first current path and the third current path, and the first current path or the first current path when the charging current direction to the oscillation capacitor (C 1 ) is switched. the third current path the potential high current path of the connection point of the oscillation capacitor (C 1) of one of the Bypass current supply means for supplying a bypass current to the current path in a pair (Q 5, Q 6)
And a voltage-controlled oscillator.
【請求項2】 入力制御電圧(VIN)に応じた周波数の
出力信号を出力する電圧制御発振器において、 一端が低電位側電源(GND)に接続された第1定電流
源(Q13)と、 一端が低電位側電源(GND)に接続された第2定電流
源(Q14)と、 前記第1定電流源(Q13)の他端にエミッタ端子が接続
され、第1入力端子にベース端子が接続された第1入力
段トランジスタ(Q2 )と、 前記第1定電流源(Q13)の他端にエミッタ端子が接続
され、第2入力端子にベース端子が接続された第2入力
段トランジスタ(Q4 )と、 前記第2定電流源(Q14)の他端にエミッタ端子が接続
され、第1入力端子にベース端子が接続された第3入力
段トランジスタ(Q10)と、 前記第2定電流源(Q14)の他端にエミッタ端子が接続
され、第2入力端子にベース端子が接続された第4入力
段トランジスタ(Q7 )と、 前記第1入力段トランジスタ(Q2 )のコレクタ端子に
エミッタ端子が接続され、高電位側電源(VCC)にコレ
クタ端子が接続された第1トランジスタ(Q1)と、 前記第2入力段トランジスタ(Q4 )のコレクタ端子に
エミッタ端子が接続され、前記第1トランジスタ
(Q1 )のコレクタ端子にコレクタ端子が接続された第
2トランジスタ(Q3 )と、 前記第3入力段トランジスタ(Q10)のコレクタ端子に
エミッタ端子が接続され、高電位側電源(VCC)にコレ
クタ端子が接続された第3トランジスタ(Q9)と、 前記第4入力段トランジスタ(Q7 )のコレクタ端子に
エミッタ端子が接続され、前記第3トランジスタ
(Q9 )のコレクタ端子にコレクタ端子が接続された第
4トランジスタ(Q8 )と、 前記第1入力段トランジスタ(Q2 )と前記第1トラン
ジスタ(Q1 )との中間接続点及び前記第3入力段トラ
ンジスタ(Q10)と前記第3トランジスタ(Q 9 )との
中間接続点の間に接続された発振用コンデンサ(C1
と、を備えるとともに、 前記第1トランジスタ(Q1 )のコレクタ端子と前記第
2トランジスタ(Q3)のコレクタ端子との中間接続点
に一端が接続され、前記第4トランジスタ(Q 8 )と前
記第4入力段トランジスタ(Q7 )の中間接続点に他端
が接続され、前記発振用コンデンサ(C1 )への充電電
流方向が切り替わる際であって、前記第1入力段トラン
ジスタ(Q2 )のコレクタ端子の電位レベルが前記第3
入力段トランジスタ(Q10)のコレクタ端子の電位レベ
ルよりも高い場合に閉状態となりバイパス電流を供給す
る第1バイパススイッチ(Q5 )と、 前記第3トランジスタ(Q9 )のコレクタ端子と前記第
4トランジスタ(Q8)のコレクタ端子との中間接続点
に一端が接続され、前記第2トランジスタ(Q 3 )と前
記第2入力段トランジスタ(Q4 )の中間接続点に他端
が接続され、前記発振用コンデンサC1 への充電電流方
向が切り替わる際であって、前記第3入力段トランジス
タ(Q10)のコレクタ端子の電位レベルが前記第1入力
段トランジスタ(Q2 )のコレクタ端子の電位レベルよ
りも高い場合に閉状態となりバイパス電流を供給する第
2バイパススイッチ(Q6 )と、 を備えたことを特徴とする電圧制御発振器。
2. An input control voltage (VIN) According to the frequency
In a voltage controlled oscillator that outputs an output signal, one end of which is a first constant current connected to a low potential power supply (GND).
Source (Q13), And a second constant current whose one end is connected to the low-potential-side power supply (GND)
Source (Q14) And the first constant current source (Q13) Is connected to the other end of the emitter terminal
And the first input with the base terminal connected to the first input terminal
Stage transistor (Q2) And the first constant current source (Q13) Is connected to the other end of the emitter terminal
Second input with the base terminal connected to the second input terminal
Stage transistor (QFour) And the second constant current source (Q14) Is connected to the other end of the emitter terminal
And the third input with the base terminal connected to the first input terminal
Stage transistor (QTen) And the second constant current source (Q14) Is connected to the other end of the emitter terminal
And the fourth input with the base terminal connected to the second input terminal
Stage transistor (Q7) And the first input stage transistor (Q2) To the collector terminal
The emitter terminal is connected and the high potential side power source (VCC)
The first transistor (Q1), And the second input stage transistor (QFour) To the collector terminal
The emitter terminal is connected to the first transistor
(Q1) With the collector terminal connected to the collector terminal of
2 transistors (Q3), And the third input stage transistor (QTen) To the collector terminal
The emitter terminal is connected and the high potential side power source (VCC)
The third transistor (Q9) And the fourth input stage transistor (Q7) To the collector terminal
The emitter terminal is connected to the third transistor
(Q9) With the collector terminal connected to the collector terminal of
4 transistors (Q8) And the first input stage transistor (Q2) And the first tran
Dista (Q1) Intermediate connection point and the third input stage tiger
Register (QTen) And the third transistor (Q 9) With
Oscillation capacitor (C1)
And the first transistor (Q1) Collector terminal and the above
2 transistors (Q3) Intermediate connection point with collector terminal
One end of which is connected to the fourth transistor (Q 8) And before
Note 4th input stage transistor (Q7) The other end to the middle connection point
Is connected to the oscillation capacitor (C1) Charging
When the flow direction is switched, the first input stage
Dista (Q2), The potential level of the collector terminal is the third
Input stage transistor (QTen) Collector terminal potential level
If it is higher than
1st bypass switch (QFive), And the third transistor (Q9) Collector terminal and the above
4 transistors (Q8) Intermediate connection point with collector terminal
Has one end connected to the second transistor (Q 3) And before
Second input stage transistor (QFour) The other end to the middle connection point
Is connected to the capacitor C for oscillation.1Charging current to
When switching the direction, the third input stage transistor
(QTen) Collector terminal potential level is the first input
Stage transistor (Q2) Collector terminal potential level
If it is higher than the
2 Bypass switch (Q6) And a voltage-controlled oscillator.
JP5223474A 1993-09-08 1993-09-08 Voltage controlled oscillator Withdrawn JPH0779136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5223474A JPH0779136A (en) 1993-09-08 1993-09-08 Voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5223474A JPH0779136A (en) 1993-09-08 1993-09-08 Voltage controlled oscillator

Publications (1)

Publication Number Publication Date
JPH0779136A true JPH0779136A (en) 1995-03-20

Family

ID=16798710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5223474A Withdrawn JPH0779136A (en) 1993-09-08 1993-09-08 Voltage controlled oscillator

Country Status (1)

Country Link
JP (1) JPH0779136A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020084A (en) * 1996-09-05 1998-06-25 김광호 Oscillation circuit to prevent damage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020084A (en) * 1996-09-05 1998-06-25 김광호 Oscillation circuit to prevent damage

Similar Documents

Publication Publication Date Title
JPH0324813A (en) Differential relaxation oscillator
US5585764A (en) High-speed voltage controlled oscillator which is insensitive to changes in power supply voltage
US4871985A (en) Low noise relaxation oscillator
US6194955B1 (en) Current source switch circuit
US6222423B1 (en) Voltage controlled ring oscillator delay
KR100263032B1 (en) Ring osillator with variable frequency
JPH0289412A (en) Phase shifter
JPH0779136A (en) Voltage controlled oscillator
EP1109317A1 (en) A controller oscillator system and method
US7446597B2 (en) Voltage-controlled current source and frequency scanner using the same
JPH0786839A (en) Phase shifter and fm receiver using the same
JPH08162911A (en) Voltage controlled oscillator
EP0957584B1 (en) Phase locked loop circuit and control method thereof
JP2973858B2 (en) Frequency divider circuit
JPH1093404A (en) Variable delay circuit
US5349554A (en) Memory element with bipolar transistors in resettable latch
JP2984001B2 (en) Low voltage controlled backup electronics with delayed switch off
JP2573172B2 (en) Voltage controlled oscillator
JPH06216722A (en) Triangular wave oscillating circuit
JPH0732357B2 (en) Logic level setting circuit
JPH0315844B2 (en)
JPH0353803B2 (en)
JPH07152443A (en) Current source start circuit
JPS6362408A (en) Oscillation circuit
JP2002076852A (en) Oscillation circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128