JPH0778845A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0778845A
JPH0778845A JP5160921A JP16092193A JPH0778845A JP H0778845 A JPH0778845 A JP H0778845A JP 5160921 A JP5160921 A JP 5160921A JP 16092193 A JP16092193 A JP 16092193A JP H0778845 A JPH0778845 A JP H0778845A
Authority
JP
Japan
Prior art keywords
wiring layer
outer lead
insulating tape
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5160921A
Other languages
Japanese (ja)
Inventor
Kazuo Yamazaki
和夫 山崎
Seiichi Ichihara
誠一 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP5160921A priority Critical patent/JPH0778845A/en
Publication of JPH0778845A publication Critical patent/JPH0778845A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Abstract

PURPOSE:To obviate the short-circuit defects in the packaging time of semiconductor device thereby enhancing the yield of an electronic device by removing at least a part of the second wiring layer on the periphery of an outer lead hole. CONSTITUTION:A Cu conductor layer and an insulating tape 2 formed on the rear surface are patterned by photolithographic and etching technologies so as to make a device hole and an outer lead hole. At this time, the second wiring layer 4 is removed on the periphery of an outer lead hole. Thus, even if an outer lead 3c is bent on the insulating tape 2 side near the terminal end of the insulating tape 2 to be soldered onto a printed substrate 6, the solder 7 for packaging the outer lead 3c does not come into contact with the second conductor layer 4. Accordingly, the outer lead 3c is not short-circuited with the second conductor layer 4 thereby enabling the short-circuit defects in the packaging time to be obviated further enhancing the yield of an electrode device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、TCP(Tape Carri
er Package)構造を有する半導体装置に関し、特に実
装時の短絡不良の低減に有効な技術に関するものであ
る。
BACKGROUND OF THE INVENTION The present invention relates to TCP (Tape Carri).
The present invention relates to a semiconductor device having an er package structure, and more particularly to a technique effective in reducing short circuit defects during mounting.

【0002】[0002]

【従来の技術】TCP構造の半導体装置は、絶縁テープ
(ポリイミド樹脂等)の表面に配線層が設けられたTA
B(Tape Automated Bonding)テープに半導体ペレ
ットが搭載されたものである。
2. Description of the Related Art A semiconductor device having a TCP structure is a TA in which a wiring layer is provided on the surface of an insulating tape (polyimide resin or the like).
A semiconductor pellet is mounted on a B (Tape Automated Bonding) tape.

【0003】また、2層メタルTABテープは、絶縁テ
ープの両面に配線層が設けられたTABテープであり、
第1配線層は、半導体ペレットの電極と接続されるボン
ディングパッドと、電子装置に実装するためのアウター
リードとを備え、第1配線層とは他の主面に設けられた
第2配線層は、スルーホールで前記ボンディングパッド
と前記アウターリードとをつなぐ絶縁テープ一主面に第
1配線層が設けられ、他の主面に第2配線層が設けられ
たTABテープである。
The double-layer metal TAB tape is a TAB tape having wiring layers provided on both sides of an insulating tape.
The first wiring layer includes a bonding pad connected to the electrode of the semiconductor pellet and an outer lead for mounting on an electronic device. The second wiring layer provided on the main surface other than the first wiring layer is A TAB tape having a first wiring layer provided on one main surface of an insulating tape connecting the bonding pad and the outer lead with a through hole and a second wiring layer provided on the other main surface.

【0004】前記第1配線層は、前記半導体ペレットの
電極と接続されるボンディングパッドと、それにつなが
るインナーリードと、電子装置に実装するためのアウタ
ーリードとからなり、主に半導体装置で処理する信号を
伝える信号ラインとして使用される。
The first wiring layer is composed of a bonding pad connected to the electrode of the semiconductor pellet, an inner lead connected to the bonding pad, and an outer lead for mounting in an electronic device. The signal is mainly processed by the semiconductor device. It is used as a signal line for transmitting.

【0005】前記第2配線層は、所定のスルーホールを
介して前記第1配線層の一部と接続され、アウターリー
ドを通して外部電源に接続されることにより、主に電源
接地ラインとして用いられている。
The second wiring layer is connected to a part of the first wiring layer through a predetermined through hole and is connected to an external power source through an outer lead so that it is mainly used as a power source ground line. There is.

【0006】また、前記アウターリードは、絶縁テープ
の端部で絶縁テープ側に折り曲げられ、その先端には、
隣あったアウターリードどうしが接触しないように、絶
縁テープ及び第2配線層が設けられている。
The outer lead is bent toward the insulating tape at the end of the insulating tape, and the tip of the outer lead is
An insulating tape and a second wiring layer are provided so that adjacent outer leads do not come into contact with each other.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、本発明
者は前記従来技術を検討した結果、以下の問題点がある
ことを見出した。
However, as a result of examining the above-mentioned prior art, the present inventor has found the following problems.

【0008】1.従来の2層メタルTABテープを備え
る半導体装置のアウターリードは、実装面積及び体積を
小さくするため、絶縁テープ終端近くで絶縁テープ側に
折り曲げられ、プリント基板にハンダ付けされている。
このため、アウターリードを実装するためのハンダが絶
縁テープ終端の主面に設けられた第2配線層に接触す
る。このため、前記第1配線層と前記第2配線層とが短
絡してしまう。この結果、実装時の短絡不良により、電
子装置の歩留まりが低下するという問題があった。
1. The outer leads of a semiconductor device including a conventional two-layer metal TAB tape are bent toward the insulating tape near the end of the insulating tape and soldered to a printed circuit board in order to reduce the mounting area and volume.
Therefore, the solder for mounting the outer lead comes into contact with the second wiring layer provided on the main surface of the insulating tape end. Therefore, the first wiring layer and the second wiring layer are short-circuited. As a result, there is a problem that the yield of the electronic device is reduced due to a short circuit failure during mounting.

【0009】2.従来の2層メタルTABテープを備え
る半導体装置は、隣あったアウターリードが互いに接触
しないように、複数のアウターリードの先端部にまたが
って、絶縁テープと、前記第2配線層とが設けられてい
る。これにより、アウターリードをプリント基板にハン
ダ付けした時に、該ハンダが前記第2配線層と接触す
る。このため、複数のアウターリードが、前記第2配線
層を通して短絡する。この結果、実装時の短絡不良によ
り、電子装置の歩留まりが低下するという問題があっ
た。
2. A conventional semiconductor device including a two-layer metal TAB tape is provided with an insulating tape and the second wiring layer across the tips of a plurality of outer leads so that adjacent outer leads do not contact each other. There is. Thus, when the outer lead is soldered to the printed board, the solder comes into contact with the second wiring layer. Therefore, the plurality of outer leads are short-circuited through the second wiring layer. As a result, there is a problem that the yield of the electronic device is reduced due to a short circuit failure during mounting.

【0010】本発明の目的は、半導体装置の実装時に電
子装置の歩留まりを向上することが可能な技術を提供す
ることにある。
An object of the present invention is to provide a technique capable of improving the yield of electronic devices when mounting semiconductor devices.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0013】絶縁テープの一主面にボンディングパッ
ド、インナーリード及びアウターリードからなる第1配
線層を設け、前記絶縁テープの前記一主面とは反対の主
面に前記インナーリードと接続した第2配線層を設け、
前記第2配線層と前記絶縁テープとを除去して前記ボン
ディングパッドを構成するデバイスホールを設け、前記
第2配線層と前記絶縁テープとを除去してアウターリー
ドを構成するアウターリードホールを設け、前記デバイ
スホール側から前記ボンディングパッドに接続して半導
体ペレットを搭載した半導体装置であって、前記アウタ
ーリードホール外縁の前記第2配線層の少なくとも一部
を除去する。
A first wiring layer including a bonding pad, an inner lead and an outer lead is provided on one main surface of the insulating tape, and a second wiring layer is connected to the inner lead on the main surface opposite to the one main surface of the insulating tape. Provide a wiring layer,
A device hole that constitutes the bonding pad is provided by removing the second wiring layer and the insulating tape, and an outer lead hole that constitutes the outer lead is provided by removing the second wiring layer and the insulating tape. In a semiconductor device in which a semiconductor pellet is mounted by connecting to the bonding pad from the device hole side, at least a part of the second wiring layer on the outer edge of the outer lead hole is removed.

【0014】[0014]

【作用】上述した手段により、以下に示す作用がある。The above-mentioned means have the following effects.

【0015】1.前記アウターリードホール外縁の前記
第2配線層の少なくとも一部を除去する。つまり、絶縁
テープ終端の主面に設けられた前記第2配線層が除去さ
れている。これにより、半導体装置の実装面積及び体積
を小さくするため、アウターリードを絶縁テープ終端近
くで絶縁テープ側に折り曲げてプリント基板にハンダ付
けしても、ハンダが前記第2配線層と接触しない。この
ため、前記第1配線層と前記第2配線層が短絡しない。
この結果、半導体装置の実装時の短絡不良が減り、電子
装置の歩留まりを向上することが可能となる。
1. At least a part of the second wiring layer on the outer edge of the outer lead hole is removed. That is, the second wiring layer provided on the main surface at the end of the insulating tape is removed. As a result, in order to reduce the mounting area and volume of the semiconductor device, even if the outer lead is bent toward the insulating tape near the end of the insulating tape and soldered to the printed circuit board, the solder does not come into contact with the second wiring layer. Therefore, the first wiring layer and the second wiring layer do not short-circuit.
As a result, short-circuit defects during mounting of the semiconductor device are reduced, and the yield of electronic devices can be improved.

【0016】2.前記アウターリードホール外縁の前記
第2配線層の少なくとも一部を除去する。つまり、複数
のアウターリードの先端部にまたがって設けられた絶縁
テープ主面の前記第2配線層が除去されている。これに
より、アウターリードをプリント基板にハンダ付けした
時に、該ハンダが前記第2配線層と接触しない。このた
め、複数のアウターリードどうしが前記第2配線層を通
して短絡しない。この結果、実装時の短絡不良が減り、
電子装置の歩留まりを向上することが可能となる。
2. At least a part of the second wiring layer on the outer edge of the outer lead hole is removed. That is, the second wiring layer on the main surface of the insulating tape provided over the tip portions of the plurality of outer leads is removed. Thus, when the outer leads are soldered to the printed board, the solder does not come into contact with the second wiring layer. Therefore, the plurality of outer leads do not short-circuit through the second wiring layer. As a result, short circuit defects during mounting are reduced,
It is possible to improve the yield of electronic devices.

【0017】[0017]

【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0018】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、繰り返し
の説明は省略する。
In all the drawings for explaining the embodiments, parts having the same functions are designated by the same reference numerals, and repeated description will be omitted.

【0019】図1は、本発明による半導体装置の一実施
例の概略構成を示す要部断面図である。
FIG. 1 is a cross-sectional view of essential parts showing a schematic structure of an embodiment of a semiconductor device according to the present invention.

【0020】図2は、本実施例の半導体装置を構成する
2層メタルTABテープの製造工程の途中の2層メタル
TABテープの断面図である。
FIG. 2 is a cross-sectional view of the double-layer metal TAB tape during the manufacturing process of the double-layer metal TAB tape which constitutes the semiconductor device of this embodiment.

【0021】図1及び図2において、1は半導体ペレッ
ト、2は絶縁テープ、3は第1配線層、3aは第1配線
層の一部であるボンディングパッド、3bはインナーリ
ード、3cは外部装置に接続するためのアウターリー
ド、4は第2配線層である、5は半導体ペレット1をボ
ンディングパッド3aに接続するためのバンプである。
6は半導体装置を実装するプリント基板、7はアウター
リード3cをプリント基板に接続するためのハンダ、8
は半導体ペレット1を保護するための保護膜である。
1 and 2, 1 is a semiconductor pellet, 2 is an insulating tape, 3 is a first wiring layer, 3a is a bonding pad which is a part of the first wiring layer, 3b is an inner lead, 3c is an external device. Is a second wiring layer, and 5 is a bump for connecting the semiconductor pellet 1 to the bonding pad 3a.
6 is a printed circuit board on which the semiconductor device is mounted, 7 is solder for connecting the outer leads 3c to the printed circuit board, and 8
Is a protective film for protecting the semiconductor pellet 1.

【0022】9はスルーホール、10はアウターリード
ホール、11は半導体ペレット1を搭載するためのデバ
イスホール、12はエッチング時のマスクとなるレジス
トである。
Reference numeral 9 is a through hole, 10 is an outer lead hole, 11 is a device hole for mounting the semiconductor pellet 1, and 12 is a resist which serves as a mask during etching.

【0023】図2を用いて、本実施例の半導体装置を構
成する2層メタルTABテープの製造方法工程を説明す
る。
A method of manufacturing a two-layer metal TAB tape constituting the semiconductor device of this embodiment will be described with reference to FIG.

【0024】まず、図2(a)に示すように、絶縁テー
プ2の両面にスパッタ技術や無電解めっき技術により薄
いCu膜(Cr、Ni等でも良い)を形成する。
First, as shown in FIG. 2A, a thin Cu film (Cr, Ni or the like may be used) is formed on both surfaces of the insulating tape 2 by a sputtering technique or an electroless plating technique.

【0025】次に、図2(b)に示すように、絶縁テー
プ2の一主面(表面)に、電解めっき技術によりCuを
析出させ、第1配線層3を形成する。この時、Cu層が
不要な部分にはレジスト12を塗布しておき、Cuが析
出しないようにする。次に、絶縁テープ2の表面とは反
対の主面(裏面)から、絶縁テープ2にスルーホール9
をエッチング技術やレーザ加工技術で形成する。
Next, as shown in FIG. 2B, Cu is deposited on one main surface (front surface) of the insulating tape 2 by an electrolytic plating technique to form a first wiring layer 3. At this time, the resist 12 is applied to the portion where the Cu layer is unnecessary so that Cu is not deposited. Next, from the main surface (back surface) opposite to the front surface of the insulating tape 2, the through holes 9 are formed in the insulating tape 2.
Are formed by etching technology or laser processing technology.

【0026】次に、図2(c)に示すように、金属層が
不要な部分にレジスト12を塗布し、電解めっき技術で
スルーホール9を埋めるとともに、第2配線層4を形成
する。
Next, as shown in FIG. 2C, a resist 12 is applied to the portion where the metal layer is unnecessary, the through hole 9 is filled by the electroplating technique, and the second wiring layer 4 is formed.

【0027】次に、図2(d)に示すように、レジスト
12をマスクとして、絶縁テープ2をエッチングし、開
口する。
Next, as shown in FIG. 2D, the insulating tape 2 is etched and opened using the resist 12 as a mask.

【0028】次に、図2(e)に示すように、絶縁テー
プ2上の薄いCu層をエッチングして2層メタルTAB
テープは完成する。
Next, as shown in FIG. 2E, the thin Cu layer on the insulating tape 2 is etched to form a two-layer metal TAB.
The tape is complete.

【0029】本実施例の半導体装置の実装手順を説明す
る。
A mounting procedure of the semiconductor device of this embodiment will be described.

【0030】まず、半導体ペレット1を前記2層メタル
TABテープにマウントし、半導体ペレット1の電極上
に形成したバンプ5をボンディングパッド3aに接続す
る。次に、保護膜8を形成する。保護膜8は、ポッティ
ング装置でポリイミド系樹脂を半導体ペレット1に塗布
し、熱を加え硬化させたものである。
First, the semiconductor pellet 1 is mounted on the two-layer metal TAB tape, and the bumps 5 formed on the electrodes of the semiconductor pellet 1 are connected to the bonding pads 3a. Next, the protective film 8 is formed. The protective film 8 is formed by applying a polyimide-based resin to the semiconductor pellet 1 with a potting device and applying heat to cure the polyimide.

【0031】次に、第1配線層のアウターリード3cを
絶縁テープ2側に折り曲げ、ハンダ7でプリント基板6
に接続する。
Next, the outer leads 3c of the first wiring layer are bent toward the insulating tape 2 and solder 7 is applied to the printed circuit board 6.
Connect to.

【0032】半導体装置を構成する2層メタルTABテ
ープの製造方法を図4を用いて説明する。
A method of manufacturing a two-layer metal TAB tape which constitutes a semiconductor device will be described with reference to FIG.

【0033】次に、ホトリソグラフィ技術及びエッチン
グ技術により、裏面に形成したCu導体層及び絶縁テー
プをパターニングし、デバイスホール11及びアウター
リードホール10を形成し、2層TABテープは完成す
る。
Next, the Cu conductor layer and the insulating tape formed on the back surface are patterned by the photolithography technique and the etching technique to form the device hole 11 and the outer lead hole 10 to complete the two-layer TAB tape.

【0034】以上の説明からわかるように、本実施例に
よれば、アウターリード3c先端部の第2配線層4が除
去され、絶縁テープ2のみが残されている。これによ
り、アウターリード3cをプリント基板6にハンダ付け
した時に、該ハンダ7が第2配線層4と接触し、複数の
アウターリード3cが、第2配線層4を通して短絡する
ことがない。この結果、実装時の短絡不良が減り、歩留
まりを向上させることが可能となる。
As can be seen from the above description, according to this embodiment, the second wiring layer 4 at the tip of the outer lead 3c is removed and only the insulating tape 2 is left. Thus, when the outer leads 3c are soldered to the printed board 6, the solder 7 does not come into contact with the second wiring layer 4 and the plurality of outer leads 3c are not short-circuited through the second wiring layer 4. As a result, short circuit defects during mounting are reduced, and the yield can be improved.

【0035】また、アウターリードホール10の外縁に
おいて第2配線層4が除去されている。これにより、ア
ウターリード3cを絶縁テープ2終端近傍で絶縁テープ
2側に折り曲げ、プリント基板6にハンダ付けしても、
アウターリード3cを実装するためのハンダ7が第2導
体層4に接触しない。このため、アウターリード3cと
第2導体層4が短絡しない。この結果、実装時の短絡不
良が減り、歩留まりを向上することが可能となる。
The second wiring layer 4 is removed at the outer edge of the outer lead hole 10. Thereby, even if the outer lead 3c is bent toward the insulating tape 2 near the end of the insulating tape 2 and soldered to the printed circuit board 6,
The solder 7 for mounting the outer lead 3c does not come into contact with the second conductor layer 4. Therefore, the outer lead 3c and the second conductor layer 4 are not short-circuited. As a result, short-circuit defects during mounting are reduced and the yield can be improved.

【0036】以上発明者によってなされた発明を実施例
にもとづき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0037】[0037]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0038】半導体装置の実装時の短絡不良が減り、電
子装置の歩留まりを向上することが可能となる。
Short circuit defects during mounting of the semiconductor device are reduced, and the yield of the electronic device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明による半導体装置の一実施例の概略構
成を示す要部断面図、
FIG. 1 is a cross-sectional view of an essential part showing a schematic configuration of an embodiment of a semiconductor device according to the present invention,

【図2】 本実施例の半導体装置を構成する2層メタル
TABテープの製造工程の途中の2層メタルTABテー
プの断面図。
FIG. 2 is a cross-sectional view of the double-layer metal TAB tape during the manufacturing process of the double-layer metal TAB tape which constitutes the semiconductor device of this embodiment.

【符号の説明】[Explanation of symbols]

1…半導体ペレット、2…絶縁テープ、3…第1配線
層、3a…ボンディングパッド、3b…インナーリー
ド、3c…アウターリード、4…第2配線層、5…バン
プ、6…プリント基板、7…ハンダ、8…保護膜、9…
スルーホール、10…アウターリードホール、11…デ
バイスホール、12…レジスト。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor pellet, 2 ... Insulation tape, 3 ... 1st wiring layer, 3a ... Bonding pad, 3b ... Inner lead, 3c ... Outer lead, 4 ... 2nd wiring layer, 5 ... Bump, 6 ... Printed circuit board, 7 ... Solder, 8 ... Protective film, 9 ...
Through hole, 10 ... Outer lead hole, 11 ... Device hole, 12 ... Resist.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 絶縁テープの一主面にボンディングパッ
ド、インナーリード及びアウターリードからなる第1配
線層を設け、前記絶縁テープの前記一主面とは反対の主
面に前記インナーリードと接続した第2配線層を設け、
前記第2配線層と前記絶縁テープとを除去して前記ボン
ディングパッドを構成するデバイスホールを設け、前記
第2配線層と前記絶縁テープとを除去してアウターリー
ドを構成するアウターリードホールを設け、前記デバイ
スホール側から前記ボンディングパッドに接続して半導
体ペレットを搭載した半導体装置であって、前記アウタ
ーリードホール外縁の前記第2配線層の少なくとも一部
が除去されていることを特徴とする半導体装置。
1. A first wiring layer including a bonding pad, an inner lead and an outer lead is provided on one main surface of the insulating tape, and the inner lead is connected to the main surface opposite to the one main surface of the insulating tape. Providing a second wiring layer,
A device hole that constitutes the bonding pad is provided by removing the second wiring layer and the insulating tape, and an outer lead hole that constitutes the outer lead is provided by removing the second wiring layer and the insulating tape. A semiconductor device in which a semiconductor pellet is mounted from the device hole side to the bonding pad, wherein at least a part of the second wiring layer at the outer edge of the outer lead hole is removed. .
JP5160921A 1993-06-30 1993-06-30 Semiconductor device Withdrawn JPH0778845A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5160921A JPH0778845A (en) 1993-06-30 1993-06-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5160921A JPH0778845A (en) 1993-06-30 1993-06-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0778845A true JPH0778845A (en) 1995-03-20

Family

ID=15725178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5160921A Withdrawn JPH0778845A (en) 1993-06-30 1993-06-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0778845A (en)

Similar Documents

Publication Publication Date Title
JP2817717B2 (en) Semiconductor device and manufacturing method thereof
JP3981710B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US6492199B2 (en) Method of manufacturing a semiconductor package with improved cross talk and grounding
JP3060896B2 (en) Structure of bump electrode
KR100389314B1 (en) Making method of PCB
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US10426032B1 (en) Multilayer wiring structure and its manufacturing method
JPH11204560A (en) Semiconductor device and manufacture thereof
KR20010075933A (en) Semiconductor package and fabricating method thereof
JPH11191571A (en) Semiconductor device and manufacture thereof
JPH0778845A (en) Semiconductor device
US8102055B2 (en) Semiconductor device
JP3573894B2 (en) Semiconductor device and manufacturing method thereof
JPH1070211A (en) Tape carrier and production thereof
JP3874059B2 (en) Manufacturing method of semiconductor device
JP3578009B2 (en) Tape carrier and manufacturing method thereof
JP4362735B2 (en) Manufacturing method of semiconductor device
JP2869590B2 (en) Intermediate board for mounting circuit components and method of manufacturing the same
JP3057194B2 (en) Semiconductor package manufacturing method
JP2882378B2 (en) Semiconductor package and lead frame
JP2020205365A (en) Electronic device
JPH06140560A (en) Lead frame and manufacture thereof
JPH0685127A (en) Metal foil laminated film
JP2005217443A (en) Semiconductor device and its production process
JP2005217444A (en) Semiconductor device and its production process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905