JPH0775343A - Synchronous follow-up method of inverter - Google Patents

Synchronous follow-up method of inverter

Info

Publication number
JPH0775343A
JPH0775343A JP5238934A JP23893493A JPH0775343A JP H0775343 A JPH0775343 A JP H0775343A JP 5238934 A JP5238934 A JP 5238934A JP 23893493 A JP23893493 A JP 23893493A JP H0775343 A JPH0775343 A JP H0775343A
Authority
JP
Japan
Prior art keywords
signal
phase
frequency
difference
commercial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5238934A
Other languages
Japanese (ja)
Inventor
Hideyuki Amami
秀行 雨海
Takatoshi Komaoka
隆敏 駒岡
Masami Kariyone
正美 苅米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Industry Co Ltd
Original Assignee
Nippon Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Industry Co Ltd filed Critical Nippon Electric Industry Co Ltd
Priority to JP5238934A priority Critical patent/JPH0775343A/en
Publication of JPH0775343A publication Critical patent/JPH0775343A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve synchronous follow-up by adding an analog signal corresponding to the difference between the detection period of a period detecting counter and a reference period to a phase differential signal obtained by converting the signal acquired by addition into a clock signal and varying the clock signal with a reference clock signal. CONSTITUTION:The output from an output counter 24 is converted into a three-phase signal whose phases differ by 120 deg.C, by a three-phase signal generating circuit 25, and the phase difference between the three-phase signal and the square wave signals of zero cross detectors 11-13 is detected by phase difference detectors(PD) 21-23. The outputs from the PDs 21-23 are added by an adder 3, and fed back as a phase difference signal. A frequency difference signal corresponding to the difference between the detection period of a ROM 14 and a reference period is converted into an analog signal by a D/A converter 15. The phase difference signal is adjusted with a reference value in an adder 20, and added to the frequency difference signal converted into an analog signal by an adder 17. The output from the adder 17 is added to the phase difference signal in an adder 18, converted into a clock signal by a V/F conversion circuit 22, and arithmetically operated with the reference clock signal of a voltage dividing circuit 32 by an OR circuit 23.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、商用3相交流電源と
連系運転するインバータにおける同期追従方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous follow-up method in an inverter that is interconnected with a commercial three-phase AC power supply.

【0002】[0002]

【従来の技術】商用3相交流電源と連系運転する従来技
術によるインバータの同期追従方法は、3相のうちの1
相のみにおいて位相追従を行っていた。図5は従来技術
による単相の同期追従方法を示すフローチャートであ
る。図5において、商用3相交流電源の1相から検出し
た電圧波形は、ゼロクロス検出(103)において方形
波に変換され、位相差検出(104)において2つの入
力信号の位相差に対応する電圧信号が出力される。この
電圧信号はローパスフィルタ(105)において高周波
成分を除去されたうえでV/F変換(106)において
入力した電圧信号に対応する周波数信号に変換される。
基準発振(101)から出力される基準周波数信号は商
用交流電源の定格周波数信号に分周(102)され、V
/F変換(106)からの周波数信号と共にクロック加
減算(107)に入力する。商用電源の周波数変動に伴
って基準周波数との位相差が発生すると、この位相差に
対応する周波数信号がV/F変換(106)から出力さ
れ、基準発振(101)からの基準周波数信号との加減
算がクロック加減算(107)において実行され、イン
バータを商用電源に同期追従させる指令信号を出力す
る。
2. Description of the Related Art A conventional synchronous tracking method for an inverter, which operates in conjunction with a commercial three-phase AC power source, is one of three phases.
The phase was followed only in the phase. FIG. 5 is a flowchart showing a conventional single-phase synchronization tracking method. In FIG. 5, a voltage waveform detected from one phase of a commercial three-phase AC power supply is converted into a square wave in zero cross detection (103), and a voltage signal corresponding to the phase difference between two input signals in phase difference detection (104). Is output. This voltage signal is converted into a frequency signal corresponding to the input voltage signal in the V / F conversion (106) after removing a high frequency component in the low pass filter (105).
The reference frequency signal output from the reference oscillation (101) is divided (102) into the rated frequency signal of the commercial AC power source, and V
It is input to the clock addition / subtraction (107) together with the frequency signal from the / F conversion (106). When a phase difference from the reference frequency occurs due to the frequency fluctuation of the commercial power supply, a frequency signal corresponding to this phase difference is output from the V / F conversion (106) and differs from the reference frequency signal from the reference oscillation (101). Addition / subtraction is executed in the clock addition / subtraction (107), and a command signal for synchronizing the inverter to the commercial power source is output.

【0003】[0003]

【発明が解決しようとする課題】従来技術による同期追
従方法は、単相回路のみに設けられた位相追従方法であ
るので応答速度が遅く、50Hz系においては100〜1
50msを要していた。また、商用3相交流電源の周波数
がその定格周波数より大きくずれると、位相追従のみで
は対応不充分でインバータを商用3相交流電源に完全に
同期させることができなかった。この発明は、上述した
従来技術における欠点を解決するためになされたもので
あって、広範囲の周波数変動に対応できる追従特性の優
れたインバータの同期追従方法を提供することを目的と
するものである。
Since the synchronous tracking method according to the prior art is a phase tracking method provided only in a single-phase circuit, the response speed is slow, and 100 to 1 in a 50 Hz system.
It took 50ms. Further, when the frequency of the commercial three-phase AC power supply deviates greatly from its rated frequency, the phase tracking alone is not sufficient and the inverter cannot be completely synchronized with the commercial three-phase AC power supply. The present invention has been made in order to solve the above-mentioned drawbacks in the prior art, and an object of the present invention is to provide a synchronous tracking method for an inverter having excellent tracking characteristics capable of coping with a wide range of frequency fluctuations. .

【0004】[0004]

【課題を解決するための手段】上述した目的を達成する
ために、この発明によるインバータの同期追従方法は、
同期追従の応答を早めるために商用周波数の6倍周波数
信号を使用し、かつ、商用3相交流電源にアンバランス
があるときも追従できるように3相分の位相差検出信号
を加算して平均化された位相差信号を作成し、インバー
タを商用3相交流電源に同期追従させる指令信号にフィ
ードバックさせるようにした。また、商用3相交流電源
の周波数が定格周波数よりも大きくずれたときにも同期
追従できるように、周波数追従方法を加えた。このため
に、周期検出カウンタを使用して商用3相交流電源から
検出した周期と基準周期との差を検出し、その差に対応
するアナログ信号を作り、さらに、位相差信号を加えた
うえでアナログ信号をクロック信号に変換して基準クロ
ック信号との増減を行うことによって同期追従するよう
にした。
In order to achieve the above-mentioned object, the synchronous tracking method for an inverter according to the present invention is
6 times the commercial frequency signal is used to speed up the response of synchronous tracking, and the phase difference detection signals for 3 phases are added and averaged so that tracking can be performed even when the commercial 3-phase AC power supply has imbalance. The generated phase difference signal is created and fed back to the command signal that causes the inverter to synchronously follow the commercial three-phase AC power supply. In addition, a frequency tracking method was added so that synchronous tracking can be performed even when the frequency of the commercial three-phase AC power supply deviates significantly from the rated frequency. For this purpose, the period detection counter is used to detect the difference between the period detected from the commercial three-phase AC power supply and the reference period, an analog signal corresponding to the difference is generated, and a phase difference signal is added. Synchronous tracking is performed by converting an analog signal into a clock signal and increasing or decreasing it with respect to a reference clock signal.

【0005】[0005]

【作用】6倍周波数信号を使用するので追従特性の応答
が早くなり、3相それぞれの位相差検出信号を加えるこ
とによって位相差検出信号の平均化を計っているので、
対象とする商用3相交流電源における3相アンバランス
にも対応できる。また、周波数追従を加えているので商
用3相交流電源の周波数変動に対しても位相差ゼロで追
従でき、かつ、周波数追従信号をアナログ化することに
よって追従特性は円滑化される。
Since the 6 times frequency signal is used, the response of the follow-up characteristic becomes fast, and the phase difference detection signals are averaged by adding the phase difference detection signals for each of the three phases.
It is also possible to deal with 3-phase imbalance in the target commercial 3-phase AC power supply. Further, since the frequency tracking is added, it is possible to follow the frequency fluctuation of the commercial three-phase AC power source with zero phase difference, and the tracking characteristic is smoothed by converting the frequency tracking signal into an analog signal.

【0006】[0006]

【実施例】以下この発明による実施例を図面を参照しな
がら説明する。図1はこの発明によるインバータの同期
追従方法における第1の実施例を示すブロック図であ
る。図1において、商用3相交流電源のU相,V相,W
相から検出した電圧信号はゼロクロス検出回路11 〜1
3 においてゼロクロス変換した方形波信号となり、6倍
周波作成回路5において商用周波数の6倍の周波数信号
(商用50Hz系においては300Hz)に変換され、フリ
ップ・フロップ6に入力する。基準発振回路31から出
力される基準発振周波数(例えば6144KHz)は分周
回路32において分周され(例えば商用50Hz系におい
ては512KHz)、フリップ・フロップ6の2つの出力
信号と共にAND回路7と8に入力する。前記フリップ
・フロップ6、2つのAND回路7と8、および2つの
12ビットカウンタ10と11によって周期検出カウン
タが構成されており、AND回路7と8の出力信号はカ
ウンタ10と11においてカウントされる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of an inverter synchronous tracking method according to the present invention. In FIG. 1, U-phase, V-phase, W of commercial three-phase AC power supply
The voltage signal detected from the phase is the zero cross detection circuit 1 1 to 1
In 3 the signal becomes a zero-cross converted square wave signal, is converted into a frequency signal of 6 times the commercial frequency (300 Hz in the commercial 50 Hz system) in the 6 × frequency generation circuit 5, and is input to the flip-flop 6. The reference oscillation frequency (for example, 6144 KHz) output from the reference oscillation circuit 31 is frequency-divided by the frequency dividing circuit 32 (for example, 512 KHz in the commercial 50 Hz system), and is output to the AND circuits 7 and 8 together with the two output signals of the flip-flop 6. input. The flip-flop 6, the two AND circuits 7 and 8, and the two 12-bit counters 10 and 11 constitute a cycle detection counter. The output signals of the AND circuits 7 and 8 are counted by the counters 10 and 11. .

【0007】6倍周波作成回路5に入力する3相の電圧
波形B,C,D、フリップ・フロップ6から出力される
信号波形EとF、AND回路7と8から出力される信号
波形GとH、および分周回路32からAND回路8へ入
力する基準周波数信号波形Aは図3と図4に示す通りで
ある。図3において、商用3相交流電源のU相,V相,
W相は互いに120°位相の異なる電圧波形B,C,D
であり、フリップ・フロップ6から出力される2つの信
号波形EとFは互いに極性を異にする信号波形である。
図4における信号波形EとFは図3における信号波形を
拡大表示したものであるが、この信号波形EとFはAN
D回路7と8において基準周波数信号波形Aと論理演算
され、AND回路7と8からの出力信号波形GとHにな
る。この信号波形GとHはカウンタ10と11において
交互にカウントされ、それぞれラッチ回路12と13に
おいてカウント・アップした値がラッチされ、ROM1
4へ入力する。
Three-phase voltage waveforms B, C and D input to the 6-fold frequency generation circuit 5, signal waveforms E and F output from the flip-flop 6, and signal waveform G output from the AND circuits 7 and 8. H and the reference frequency signal waveform A input from the frequency dividing circuit 32 to the AND circuit 8 are as shown in FIGS. 3 and 4. In FIG. 3, U-phase, V-phase of commercial 3-phase AC power supply,
The W phase has voltage waveforms B, C, and D that are 120 ° out of phase with each other.
The two signal waveforms E and F output from the flip-flop 6 have different polarities.
The signal waveforms E and F in FIG. 4 are enlarged display of the signal waveforms in FIG. 3, and the signal waveforms E and F are AN.
The D circuits 7 and 8 are logically operated with the reference frequency signal waveform A to obtain output signal waveforms G and H from the AND circuits 7 and 8. The signal waveforms G and H are alternately counted by the counters 10 and 11, and the counted up values are latched by the latch circuits 12 and 13, respectively.
Input to 4.

【0008】ラッチ回路12と13によりラッチされた
カウント数の合計が商用3相交流電源から検出された周
波数信号の1/6周期に対応するものであるから、RO
M14に予め設定してある商用電源の定格周波数に対応
する基準周期の1/6周期と入力した検出周期との差を
求め、その差が設定値を超えた場合には周波数異常信号
(警報信号)を送出させる。なお、警報信号不要の場合
には周波数異常信号(警報信号)は送出させない。
Since the total number of counts latched by the latch circuits 12 and 13 corresponds to 1/6 cycle of the frequency signal detected from the commercial three-phase AC power source, RO
The difference between the input detection cycle and the 1/6 cycle of the reference cycle corresponding to the rated frequency of the commercial power supply preset in M14 is calculated. If the difference exceeds the set value, a frequency abnormality signal (alarm signal ) Is sent. If the alarm signal is not required, the frequency abnormality signal (alarm signal) is not sent.

【0009】12ビットの出力カウンタ24から出力さ
れるインバータ駆動用の指令信号を3相信号作成回路2
5において位相がそれぞれ120°異なる3相信号に変
換し、位相差検出回路21 〜23 へ入力してゼロクロス
検出回路11 〜13 から入力する方形波信号との位相差
を各相ごとに検出する。位相差検出回路21 〜23 の出
力信号は加算器3において合算されるので、その出力信
号は3相分の位相差の平均値となり、ローパスフィルタ
4において出力信号に含まれるリップル分を除去された
うえで位相差信号としてフィードバックされる。従っ
て、商用3相交流電源の3相間の位相にアンバランスが
ある場合にも、3相の平均値の位相差信号によって追従
するので位相追従特性が改善される。
A command signal for driving an inverter output from the 12-bit output counter 24 is converted into a three-phase signal generating circuit 2.
5, the phase difference is converted by 120 ° into three-phase signals, which are input to the phase difference detection circuits 2 1 to 2 3 and the phase difference with the square wave signal input from the zero-cross detection circuits 1 1 to 1 3 for each phase. To detect. Since the output signals of the phase difference detection circuits 2 1 to 2 3 are added up in the adder 3, the output signal becomes an average value of the phase difference for three phases, and the ripple component included in the output signal is removed in the low pass filter 4. Then, it is fed back as a phase difference signal. Therefore, even if there is an imbalance in the phases between the three phases of the commercial three-phase AC power supply, the phase tracking characteristics are improved because the phase difference signal of the average value of the three phases is followed.

【0010】ROM14において検出された検出周期と
基準周期との差に対応する周波数差信号はD/Aコンバ
ータ15においてアナログ信号に変換され、比例要素1
6においてゲイン調整されたうえで加算器17へ入力す
る。ローパスフィルタ4を介してフィードバックされた
位相差信号は、加算器20において基準値(0V )によ
って調整され、ローパスフィルタ19を介して加算器1
7において比例要素16からのアナログ化された周波数
差信号と加算される。この加算器17の出力信号は、比
例要素21を介して入力する前記位相差信号と加算器1
8において加算され、V/F変換回路22に入力してク
ロック信号に変換される。V/F変換回路22から出力
されるクロック信号はOR回路23に入力し、分周回路
32から出力される基準クロック信号と論理演算され
て、出力カウンタ24に入力し、インバータを駆動する
指令信号を出力する。
The frequency difference signal corresponding to the difference between the detection period detected in the ROM 14 and the reference period is converted into an analog signal in the D / A converter 15, and the proportional element 1
The gain is adjusted in 6 and then input to the adder 17. The phase difference signal fed back through the low pass filter 4 is adjusted by the reference value (0 V ) in the adder 20, and is added through the low pass filter 19.
At 7, it is added with the analogized frequency difference signal from the proportional element 16. The output signal of the adder 17 is added to the phase difference signal input via the proportional element 21 and the adder 1
8 is added and input to the V / F conversion circuit 22 and converted into a clock signal. The clock signal output from the V / F conversion circuit 22 is input to the OR circuit 23, logically operated with the reference clock signal output from the frequency dividing circuit 32, and input to the output counter 24 to drive the inverter. Is output.

【0011】なお、ローパスフィルタ19を介して位相
差信号を加算器17においてアナログ化された周波数差
信号に加えてあるので、基準クロックの経年変化による
クロック周波数の変化を防止できる。
Since the phase difference signal is added to the analog frequency difference signal in the adder 17 via the low-pass filter 19, it is possible to prevent the clock frequency from changing due to aging of the reference clock.

【0012】以上の説明においては6倍周波数信号を策
定して追従特性の応答速度を早めているが、6倍周波数
信号に限定されるものではなく、この周波数倍率は適宜
選定することができる。
In the above description, the 6-fold frequency signal is formulated to speed up the response speed of the tracking characteristic, but it is not limited to the 6-fold frequency signal, and this frequency multiplication factor can be appropriately selected.

【0013】図2は、この発明による第2の実施例を示
すブロック図である。図2において、周期検出カウンタ
から検出した検出周期は基準周期データ26との差を加
算器27において検出され、ROM14において周波数
差に変換される。即ち、第1の実施例においては検出周
期と基準周期との差はROM14において検出され、こ
の周期差を使用して爾後の処理を行っているが、第2の
実施例においては、検出周期と基準周期との差はROM
14に入力する前に検出され、ROM14においてはこ
の周期差を周波数差に変換して爾後の処理を行ってい
る。
FIG. 2 is a block diagram showing a second embodiment according to the present invention. In FIG. 2, the difference between the detection cycle detected by the cycle detection counter and the reference cycle data 26 is detected by the adder 27 and converted into a frequency difference by the ROM 14. That is, in the first embodiment, the difference between the detection cycle and the reference cycle is detected in the ROM 14, and the subsequent processing is performed by using this cycle difference. However, in the second embodiment, the difference between the detection cycle and the reference cycle is detected. The difference from the reference cycle is ROM
It is detected before it is input to 14, and in the ROM 14, this period difference is converted into a frequency difference for subsequent processing.

【0014】[0014]

【発明の効果】以上説明したように、この発明によるイ
ンバータの同期追従方法は、同期追従の応答を早めるた
めに商用周波数の6倍の周波数を使用し、商用3相交流
電源にアンバランスがあるときも追従できるように3相
分の位相差信号を検出したうえで合算して平均化された
位相差信号を作成し、周期検出カウンタにより検出した
検出周期と基準周期との差に対応するアナログ信号に前
記位相差信号を加えたうえでクロック信号に変換し、基
準クロック信号との増減を行うことによって同期追従す
るようにした。以上の手段を講ずることによって応答速
度が早くなり、50Hz系においては5〜10msとなるの
でインバータの商用追従連系運転の可能範囲が広がり、
エンジン・ジェネレータ等の周波数変動の大きな電源へ
の追従連系も可能となった。また、追従信号をアナログ
化することによりインバータの制御応答特性がソフト化
され、インバータ運転中に自由に追従運転の入・切操作
が可能となった。
As described above, the inverter synchronous follow-up method according to the present invention uses a frequency six times as high as the commercial frequency in order to speed up the synchronous follow-up response, and the commercial three-phase AC power supply has an imbalance. At this time, the phase difference signals for three phases are detected so that they can be tracked and then added to create an averaged phase difference signal, which corresponds to the difference between the detection cycle detected by the cycle detection counter and the reference cycle. The phase difference signal is added to the signal and then converted into a clock signal, which is synchronized with the reference clock signal by increasing or decreasing. By taking the above measures, the response speed becomes faster, and it becomes 5 to 10 ms in the 50 Hz system, so that the range of commercial follow-up interconnection operation of the inverter expands,
It has become possible to connect to a power source with large frequency fluctuations such as an engine / generator. Also, by making the follow-up signal analog, the control response characteristics of the inverter were softened, and it became possible to freely turn on and off the follow-up operation during inverter operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明によるインバータの同期追従方法の第
1の実施例を示すブロック図。
FIG. 1 is a block diagram showing a first embodiment of an inverter synchronous tracking method according to the present invention.

【図2】この発明による第2の実施例を示すブロック
図。
FIG. 2 is a block diagram showing a second embodiment according to the present invention.

【図3】周期検出カウンタの波形図。FIG. 3 is a waveform diagram of a cycle detection counter.

【図4】周期検出カウンタの波形図。FIG. 4 is a waveform diagram of a cycle detection counter.

【図5】従来のインバータの同期追従方法のフローチャ
ート。
FIG. 5 is a flowchart of a conventional inverter synchronous tracking method.

【符号の説明】[Explanation of symbols]

1 〜13 ゼロクロス検出回路 21 〜23 位相差検出回路 3,17,18,20 加算器 4,19 ローパスフィルタ 5 6倍周波数作成回路 6 フリップ・フロップ 7,8 AND回路 10,11 カウンタ 12,13 ラッチ回路 14 ROM 15 D/Aコンバータ 16,21 比例要素 22 V/F変換回路 23 OR回路 24 出力カウンタ 25 3相信号作成回路1 1 to 1 3 zero-crossing detecting circuit 2 1 to 2 3 phase difference detecting circuit 3,17,18,20 adder 4 and 19 low-pass filter 5 6 times the frequency generating circuit 6 flip-flop 7, 8 the AND circuits 10 and 11 counter 12, 13 Latch circuit 14 ROM 15 D / A converter 16, 21 Proportional element 22 V / F conversion circuit 23 OR circuit 24 Output counter 25 Three-phase signal generation circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 商用3相交流電源と連系運転を行うイン
バータの同期追従方法において、 前記商用3相交流電源から検出したゼロクロス検出信号
を6倍周波数信号に変換したうえで同期検出カウンタに
入力させ、基準発振回路から分周した基準周波数信号を
使用して前記6倍周波数信号の周期を検出し、商用交流
電源の定格周波数の1/6周期に対応する基準周期との
差を検出する手段と、 前記インバータを制御する指令信号から作成した3相の
周波数信号と前記商用3相交流電源から検出したゼロク
ロス検出信号との位相差を各相ごとに検出し、検出した
3相の位相差信号を合算することによって平均化された
位相差信号をローパスフィルタを介して出力する手段
と、 前記検出周期と基準周期との差をアナログ信号に変換
し、前記位相差信号を加えたうえでクロック信号に変換
し、このクロック信号と前記基準発振回路から分周した
基準クロック信号との増減を行うことによりインバータ
を商用3相交流電源に同期追従させる指令信号を送出す
る手段と、 前記検出周期と基準周期との差から変換したアナログ信
号に、ローパスフィルタを介して前記位相差信号を加え
ることにより、基準クロック信号の経年変化によるクロ
ック周波数の変化を防止する手段と、 によって構成し、位相追従と周波数追従を同時に行うこ
とによりインバータを商用3相交流電源に同期追従する
ことを特徴とするインバータの同期追従方法。
1. A synchronous follow-up method for an inverter that is interconnected with a commercial three-phase AC power supply, wherein a zero-cross detection signal detected from the commercial three-phase AC power supply is converted into a 6-fold frequency signal and then input to a synchronous detection counter. Means for detecting the cycle of the 6-fold frequency signal using the reference frequency signal divided by the reference oscillation circuit, and detecting a difference from the reference cycle corresponding to 1/6 cycle of the rated frequency of the commercial AC power supply. And a phase difference between a three-phase frequency signal created from a command signal for controlling the inverter and a zero-crossing detection signal detected from the commercial three-phase AC power source, for each phase, and a detected three-phase phase difference signal Means for outputting an averaged phase difference signal through a low-pass filter by summing, and converting the difference between the detection cycle and the reference cycle into an analog signal, Signal to convert the clock signal into a clock signal, and increase / decrease this clock signal and the reference clock signal divided from the reference oscillation circuit to send a command signal for causing the inverter to follow the commercial three-phase AC power supply in synchronization. Means, to the analog signal converted from the difference between the detection period and the reference period, by adding the phase difference signal through a low-pass filter, means for preventing a change in the clock frequency due to aging of the reference clock signal, The synchronous follow-up method for an inverter characterized in that the inverter follows the commercial three-phase AC power supply synchronously by performing phase follow-up and frequency follow-up at the same time.
【請求項2】 周期検出カウンタによって検出した検出
周期データをROMを使って周波数差データに変換し、
この周波数差データをアナログ変換したうえで位相差信
号を加えて変換したクロック信号と基準発振回路から分
周した基準クロック信号との増減を行うことにより同期
追従を行うことを特徴とする請求項1に記載のインバー
タの同期追従方法。
2. The detection cycle data detected by the cycle detection counter is converted into frequency difference data using a ROM,
The synchronous tracking is performed by increasing or decreasing a clock signal obtained by converting the frequency difference data into an analog signal and adding a phase difference signal to the converted clock signal and a reference clock signal divided by the reference oscillation circuit. The synchronous tracking method of the inverter described in.
JP5238934A 1993-08-31 1993-08-31 Synchronous follow-up method of inverter Pending JPH0775343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5238934A JPH0775343A (en) 1993-08-31 1993-08-31 Synchronous follow-up method of inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5238934A JPH0775343A (en) 1993-08-31 1993-08-31 Synchronous follow-up method of inverter

Publications (1)

Publication Number Publication Date
JPH0775343A true JPH0775343A (en) 1995-03-17

Family

ID=17037455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5238934A Pending JPH0775343A (en) 1993-08-31 1993-08-31 Synchronous follow-up method of inverter

Country Status (1)

Country Link
JP (1) JPH0775343A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259567A (en) * 2006-03-22 2007-10-04 Toshiba Mitsubishi-Electric Industrial System Corp Control device for power conversion circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259567A (en) * 2006-03-22 2007-10-04 Toshiba Mitsubishi-Electric Industrial System Corp Control device for power conversion circuit

Similar Documents

Publication Publication Date Title
EP0771488B1 (en) Dc content control for an inverter
CN109510496B (en) Neutral point voltage balance control method and system for NPC three-level inverter without electrolytic capacitor
JPH02307373A (en) Converter for inverter
JP6300254B2 (en) Control device for power conversion device, power conversion device, and motor drive system, compressor drive system, and gas turbine power generation system using them
JPH09308263A (en) System interconnection inverter
JPH03107373A (en) Power converter and control method thereof
JPH09149660A (en) Controller for pwm control inverter
JPH05260792A (en) Current controller for multiwinding ac motor
JP3236985B2 (en) Control device for PWM converter
JPH0775343A (en) Synchronous follow-up method of inverter
JP4303433B2 (en) Power converter for grid connection
JP2943323B2 (en) Method for detecting output current of PWM inverter
JP5861259B2 (en) Voltage error compensation method for serial multiple PWM inverter device
JPH03103078A (en) Pulse width modulation pulse generator
JP3391180B2 (en) Inverter device
JPS58198165A (en) Detecting method for current of pwm converter
EP3836331B1 (en) Power conversion device
JPH02159993A (en) Reference current waveform generator of synchronous ac servo-motor driving apparatus
JPH0775344A (en) Current loop control type pwm inverter
JPH06261584A (en) Control device of ac motor
JP2738110B2 (en) Driving device for brushless motor
JPS6126316B2 (en)
JPH02164277A (en) Control circuit of voltage type inverter
JP6409945B2 (en) Matrix converter
JPS62181674A (en) Pulse width modulation type inverter apparatus