JPH077247B2 - Driving method of matrix display panel - Google Patents

Driving method of matrix display panel

Info

Publication number
JPH077247B2
JPH077247B2 JP14226586A JP14226586A JPH077247B2 JP H077247 B2 JPH077247 B2 JP H077247B2 JP 14226586 A JP14226586 A JP 14226586A JP 14226586 A JP14226586 A JP 14226586A JP H077247 B2 JPH077247 B2 JP H077247B2
Authority
JP
Japan
Prior art keywords
pulse
voltage
reference voltage
data
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14226586A
Other languages
Japanese (ja)
Other versions
JPS62297896A (en
Inventor
哲也 小林
外与志 河田
博之 宮田
久 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14226586A priority Critical patent/JPH077247B2/en
Priority to EP87108680A priority patent/EP0249954B1/en
Priority to DE8787108680T priority patent/DE3782858T2/en
Publication of JPS62297896A publication Critical patent/JPS62297896A/en
Priority to US08/301,436 priority patent/US5517207A/en
Publication of JPH077247B2 publication Critical patent/JPH077247B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 〔概要〕 マトリックス表示パネルの駆動方法であって、基準電圧
を印加する直前にデータ信号電圧あるいは走査信号電圧
による半選択電圧が重畳された電圧での発光よりも少な
くとも大きく、且つ、それだけでは表示セルを発光しな
いレベルの補償電圧を印加する構成とし、全選択電圧印
加時の発光層内部電界を一定としてパルス全面の輝度バ
ラツキをなくすることを可能とする。
DETAILED DESCRIPTION OF THE INVENTION [Outline] A method for driving a matrix display panel, which is at least larger than light emission at a voltage in which a half-select voltage by a data signal voltage or a scanning signal voltage is superimposed immediately before a reference voltage is applied. In addition, the display cell is configured to apply a compensation voltage at a level that does not emit light by itself, and the electric field inside the light emitting layer at the time of applying all selection voltages can be made constant to eliminate the brightness variation on the entire surface of the pulse.

〔産業上の利用分野〕[Industrial application field]

本発明はマトリックス表示パネルの駆動方法に関し、特
に発光層内部電界を一定としてパルス全面の輝度バラツ
キをなくするようにしたマトリックス表示パネルの駆動
方法に関するものである。
The present invention relates to a method for driving a matrix display panel, and more particularly to a method for driving a matrix display panel in which the electric field inside a light emitting layer is kept constant so as to eliminate the brightness variation over the entire pulse surface.

マトリックス表示パネル、特に薄膜エレクトロルミネッ
センス・パネル(以後ELパネルと記す)は事務用の端末
機や汎用小型計算機等の表示部に適用されようとしてお
り、ELパネルの低価格化,高信頼化とともに、表示品質
の向上が望まれている。
Matrix display panels, especially thin-film electroluminescence panels (hereinafter referred to as EL panels), are about to be applied to the display parts of office terminals and general-purpose small computers, and in addition to cost reduction and high reliability of EL panels, Improvement of display quality is desired.

〔従来の技術〕[Conventional technology]

第6図は従来のELパネルの駆動回路構成図、第7図は従
来の駆動波形図を示している。
FIG. 6 shows a conventional EL panel drive circuit configuration diagram, and FIG. 7 shows a conventional drive waveform diagram.

第6図において、ELパネル1は、図示しない発光層を挟
んで複数のデータ電極D1〜Dmと走査電極S1〜Snが格子状
に配列し、その交点に表示セルを形成している。
In FIG. 6, the EL panel 1 has a plurality of data electrodes D1 to Dm and scan electrodes S1 to Sn arranged in a grid pattern with a light emitting layer (not shown) interposed therebetween, and a display cell is formed at the intersection thereof.

これ等の表示セルを駆動する駆動回路は、データ電極D1
〜Dmにデータパルスを供給するデータ信号発生回路2
と、走査電極S1〜Snに走査パルスを供給する走査電極駆
動回路3とから成っている。
The driving circuit for driving these display cells is the data electrode D1.
~ Data signal generation circuit 2 for supplying data pulse to Dm
And a scan electrode drive circuit 3 which supplies a scan pulse to the scan electrodes S1 to Sn.

データ信号発生回路2は、NチャンネルおよびPチャン
ネルの電界効果型トランジスタ(FET)のプッシュプルI
Cドライバ(以下プッシュプルドライバと記す)4−1
〜4−mと、プッシュプルドライバ4−1〜4−mの直
流電源5とより構成されている。
The data signal generation circuit 2 includes push-pull I of N-channel and P-channel field effect transistors (FETs).
C driver (hereinafter referred to as push-pull driver) 4-1
.About.4-m and the DC power source 5 of the push-pull drivers 4-1 to 4-m.

また、走査電極駆動回路3は、各走査電極S1〜Snのそれ
ぞれにプッシュプルドライバ7−1〜7−nを接続し、
プッシュプルドライバ7−1〜7−nのソース側配線15
に第1の基準電圧発生回路8と第1の走査パルス発生回
路10を、またドレイン側配線16に第2の基準電圧発生回
路9と第2の走査パルス発生回路11を設けている。
Further, the scan electrode drive circuit 3 connects push-pull drivers 7-1 to 7-n to the respective scan electrodes S1 to Sn,
Source side wiring of push-pull drivers 7-1 to 7-n 15
Further, the first reference voltage generating circuit 8 and the first scanning pulse generating circuit 10 are provided, and the drain side wiring 16 is provided with the second reference voltage generating circuit 9 and the second scanning pulse generating circuit 11.

第1および第2の基準電圧発生回路8,9は、負極性で、
且つ同電圧(−165V)の負電源8−1および9−1と、
正極性で、且つ同電圧(+165V)の正電源8−2および
9−2と、前記負電源8−1および9−1と正電源8−
2および9−2とをそれぞれ切換えるスイッチ8−3お
よび9−3とより構成している。
The first and second reference voltage generating circuits 8 and 9 are of negative polarity,
And negative power supplies 8-1 and 9-1 of the same voltage (-165V),
Positive power sources 8-2 and 9-2 having the positive polarity and the same voltage (+ 165V), the negative power sources 8-1 and 9-1 and the positive power source 8-
2 and 9-2, and switches 8-3 and 9-3, respectively.

第1および第2の走査パルス発生回路10,11は、所定の
走査パルス電圧を得るための電源、例えば第1の走査パ
ルス発生回路10には−190V電源10−1と+190V電源10−
2と、両電源を切換えるスイッチ10−3を設け、第2の
走査パルス発生回路11には−165V電源11−1と+215V電
源11−2と、両電源を切換えるスイッチ11−3を設けた
構成としている。
The first and second scan pulse generation circuits 10 and 11 are power supplies for obtaining a predetermined scan pulse voltage, for example, the first scan pulse generation circuit 10 has -190V power supply 10-1 and + 190V power supply 10-.
2 and a switch 10-3 for switching between both power supplies, and the second scanning pulse generating circuit 11 is provided with a -165V power supply 11-1 and a + 215V power supply 11-2, and a switch 11-3 for switching between both power supplies. I am trying.

また、プッシュプルドライバ7−1〜7−nのソース側
配線15とドレイン側配線16との間にツェナダイオード12
を接続してドライバを保護している。
Further, the Zener diode 12 is provided between the source side wiring 15 and the drain side wiring 16 of the push-pull drivers 7-1 to 7-n.
Is connected to protect the driver.

さて次に表示セルの発光動作を第7図の駆動波形図を参
照して説明する。
Now, the light emitting operation of the display cell will be described with reference to the drive waveform diagram of FIG.

第7図の第1フレームにおいて、第6図の第1および第
2の基準電圧発生回路8および9のスイッチ8−3およ
び9−3をそれぞれ−165V電源8−1および9−1にオ
ンし、電源8−1および9−1より出力される−165Vを
プッシュプルドライバ7−1〜7−nのソース側配線15
とドレイン側配線16に印加し、第7図(b)〜(d)に
示すような−165Vの基準電圧VPを作成して全選択状態
を形成し、各走査電極S1,S2・・Snに印加する。
In the first frame of FIG. 7, the switches 8-3 and 9-3 of the first and second reference voltage generating circuits 8 and 9 of FIG. 6 are turned on to the -165V power supplies 8-1 and 9-1, respectively. , -165V output from the power supplies 8-1 and 9-1 is connected to the source side wiring 15 of the push-pull drivers 7-1 to 7-n.
And the drain side wiring 16 to form a reference voltage VP of -165V as shown in FIGS. 7 (b) to 7 (d) to form a fully selected state, and to form each selected scanning electrode S1, S2 ... Sn. Apply.

この全選択状態において、外部より入力される走査切換
信号によって第1および第2の走査パルス発生回路10,1
1のスイッチ10−3および11−3が−190V電源10−1お
よび−165V電源11−1にオンされ、電源10−1と電源11
−1とより−190Vと−165Vがプッシュプルドライバ7−
1〜7−nのソース側配線15とドレイン側配線16とに出
力される。
In this all-selected state, the first and second scan pulse generation circuits 10 and 1 are generated by a scan switching signal input from the outside.
The switches 10-3 and 11-3 of 1 are turned on to the −190V power source 10-1 and the −165V power source 11-1, and the power source 10-1 and the power source 11 are turned on.
Push-pull driver 7-190V and -165V from -1
It is output to the source side wiring 15 and the drain side wiring 16 of 1 to 7-n.

プッシュプルドライバ7−1〜7−nは両入力電圧(−
190V,−165V)の差電圧(−25V)を取出し、外部より入
力される走査位置制御信号によって−25Vの走査パルス
VYを作成し、前記基準電圧−165Vに重畳して各走査電
極S1,S2・Snに順次印加する。
The push-pull drivers 7-1 to 7-n have both input voltages (-
190V, -165V) differential voltage (-25V) is taken out, a scan pulse VY of -25V is created by a scan position control signal input from the outside, and it is superposed on the reference voltage -165V.・ Sequentially apply to Sn.

一方、データ信号発生回路2は、外部よりプッシュプル
ドライバ4−1〜4−mの制御端3に入力されるデータ
制御信号によって、第7図(a)に示す25Vのデータパ
ルスVSを発生し、データ電極側の選択された電極に前
記走査パルスVYと同期して出力する。
On the other hand, the data signal generation circuit 2 generates a 25V data pulse VS shown in FIG. 7A in response to a data control signal externally input to the control terminals 3 of the push-pull drivers 4-1 to 4-m. , Is output to the selected electrode on the data electrode side in synchronization with the scanning pulse VY.

第7図(e)〜(g)は、データ電極iと各走査電極と
の間に合成電圧として印加されるセル駆動波形を示し、
選択された表示セルには基準電圧VP上に走査パルスVY
とデータパルスVSとが重畳されて形成された書込みパ
ルスe1,f1,g1が順次印加され、これによって選択表示セ
ルは発光する。
7 (e) to 7 (g) show cell drive waveforms applied as a composite voltage between the data electrode i and each scan electrode,
The selected display cell has a scan pulse VY on the reference voltage VP.
The write pulses e1, f1, g1 formed by superposing the data pulse VS and the data pulse VS are sequentially applied, whereby the selected display cell emits light.

上記の第1フレームの書込み駆動が終了後、次ぎの第2
フレームの駆動は、各回路に設けられた電源8−2,9−
2,10−2,11−2を利用し、上記と同じ要領によって第1
フレームと逆極性の書込みパルスを作成し、選択表示セ
ルを発光せしめる。
After the above-mentioned writing drive of the first frame is completed, the next second
The frame is driven by the power supplies 8-2 and 9- provided in each circuit.
Use 2,10-2,11-2 and follow the same procedure as above
A write pulse having a polarity opposite to that of the frame is created to cause the selected display cell to emit light.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記のようにフレーム毎に極性が変化する交番基準電圧
を用いた駆動方法においては、実質的に基準電圧が変動
し、第2図に示すように、基準電圧反転時の移動電荷Q2
の量が基準電圧の変動によって変わるため、残った分極
電荷(Q1−Q2)量が変わって発光層内部電界が一定とな
らず、全選択状態でのEL素子(表示セル)の発光輝度が
第3図のA特性に示すように変化し、駆動波形による輝
度バラツキが大きいといった問題がある。
In the driving method using the alternating reference voltage whose polarity changes for each frame as described above, the reference voltage substantially fluctuates, and as shown in FIG.
The amount of remaining polarization charge (Q1-Q2) changes and the electric field inside the light emitting layer does not become constant, and the emission brightness of the EL element (display cell) in the fully selected state is There is a problem in that there is a large variation in luminance due to the drive waveform, which changes as shown by the characteristic A in FIG.

なお、第3図のA特性で分かるように、基準電圧がある
一定電圧以下(150V以下)で変動する場合は一定な発光
輝度となるが、表示セルを発光させるためには、基準電
圧に重畳されるパルス電圧(データパルスまたは走査パ
ルス)が高くなければならず、このパルスを作るために
は高耐圧のトランジスタが必要となり、回路のコストが
高くなるといった問題がある。
As can be seen from the characteristic A in FIG. 3, the light emission brightness is constant when the reference voltage fluctuates below a certain voltage (150 V or less), but in order to make the display cell emit light, it is superimposed on the reference voltage. The generated pulse voltage (data pulse or scan pulse) must be high, and a high breakdown voltage transistor is required to generate this pulse, which causes a problem of high circuit cost.

本発明はこのような点に鑑みて創作されたもので、低コ
ストで且つ、パネル全面の輝度を一定とすることができ
るマトリックス表示パネルの駆動方法を提供することを
目的としている。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for driving a matrix display panel, which is low in cost and can keep the brightness of the entire panel constant.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の基本駆動波形図であり、基準電圧VP
を印加する直前に、つまり基準電圧の極性反転毎に、同
極性で、且つデータパルスVSあるいは走査パルスVYに
よる半選択電圧が重畳された電圧(VB)よりも少なく
とも大きいがそれ単独では発光しないレベル(VD)の
補償電圧パルスDを印加する構成としている。
FIG. 1 is a basic drive waveform diagram of the present invention, in which the reference voltage VP
Immediately before the application of the voltage, that is, every time the polarity of the reference voltage is inverted, the level is the same and is at least larger than the voltage (VB) on which the half-select voltage by the data pulse VS or the scan pulse VY is superimposed, but does not emit light by itself. The compensation voltage pulse D of (VD) is applied.

〔作用〕[Action]

交番基準電圧の極性反転毎に補償電圧パルスDを印加す
ることによって、第2図に示すように、前の全選択状態
の時に一方の電極Aに生じた分極電荷Q1より電荷Q2を他
の一方の電極Bに移動せしめ、残った分極電荷(Q1−Q
2)を一定とする。これにより、全選択電圧印加時の発
光層内部電界を一定にし、第3図のB特性に示すような
基準電圧の変動に影響されることなく一定の輝度とす
る。
By applying the compensating voltage pulse D at every polarity reversal of the alternating reference voltage, as shown in FIG. 2, the charge Q2 is changed from the polarization charge Q1 generated in one electrode A in the previous full selection state to the other. Of the remaining polarization charge (Q1-Q
Keep 2) constant. As a result, the electric field inside the light emitting layer when the full selection voltage is applied is made constant, and the luminance is kept constant without being affected by the fluctuation of the reference voltage as shown by the B characteristic in FIG.

〔実施例〕〔Example〕

第4図は本発明の駆動方法を実現する駆動回路の一例構
成図、第5図はその駆動波形であるが、第6図と同一部
位は同一符号をもって示している。
FIG. 4 is a diagram showing an example of the configuration of a drive circuit for realizing the drive method of the present invention, and FIG. 5 shows the drive waveform. The same parts as those in FIG. 6 are designated by the same reference numerals.

本駆動方法では、プッシュプルドライバ7−1〜7−n
のソース側配線15およびドレイン側配線16に第1の補償
電圧発生回路13および第2の補償電圧発生回路14を付設
している。
In this driving method, push-pull drivers 7-1 to 7-n are used.
A first compensation voltage generation circuit 13 and a second compensation voltage generation circuit 14 are attached to the source side wiring 15 and the drain side wiring 16.

第1の補償電圧発生回路13は−195Vの電源13−1と+19
5V電源13−2とスイッチ13−3とで構成し、第2の補償
電圧発生回路14は−195Vの電源14−1と+195V電源14−
2とスイッチ14−3とで構成している。
The first compensating voltage generating circuit 13 is -195V power supply 13-1 and +19.
It is composed of a 5V power supply 13-2 and a switch 13-3, and the second compensation voltage generating circuit 14 has a -195V power supply 14-1 and a + 195V power supply 14-.
2 and switch 14-3.

なお、補償電圧発生回路の出力電圧195Vは基準電圧165V
と走査パルス電圧25Vまたはデータパルス電圧25Vの和19
0Vよりも高いが、表示セルを発光する電圧よりは低く従
って発光能力のない電圧である。
The output voltage 195V of the compensation voltage generator is 165V, the reference voltage.
And scan pulse voltage 25V or data pulse voltage 25V 19
It is higher than 0V but lower than the voltage for emitting light from the display cell, and thus has no light emitting ability.

このように構成された駆動回路の動作を第5図の駆動波
形を参照して説明する。
The operation of the drive circuit thus configured will be described with reference to the drive waveforms in FIG.

第5図の第1フレームにおいて、いま基準電圧が正極性
より負極性に反転するものとすると、第4図を参照して
まず外部より入力される走査制御信号によってスイッチ
13−3およびスイッチ14−3がそれぞれ−195V電源13−
1および14−1にオンされ、両電源より出力される−19
5Vがプッシュプルドライバ7−1〜7−nのソース側配
線15とドレイン側配線16に入力される。
In the first frame of FIG. 5, assuming that the reference voltage is now inverted from the positive polarity to the negative polarity, referring to FIG. 4, the switch is first performed by the scan control signal input from the outside.
13-3 and switch 14-3 are -195V power supply 13-
It is turned on by 1 and 14-1, and is output from both power supplies −19
5V is input to the source side wiring 15 and the drain side wiring 16 of the push-pull drivers 7-1 to 7-n.

これによってプッシュプルドライバ7−1〜7−nは、
第5図(b)〜(d)のb1,c1,d1に示すような−195Vの
補償電圧パルスを作成し、走査電極S1〜Smのそれぞれに
同時に印加する。
As a result, the push-pull drivers 7-1 to 7-n are
Compensation voltage pulses of -195V as shown by b1, c1, d1 in FIGS. 5B to 5D are created and applied to the scan electrodes S1 to Sm at the same time.

次に、この補償電圧パルスの印加後、従来例で説明した
動作により、前記走査電極S1〜Smには基準電圧VP(−16
5V)および走査パルスVY(−25V)を、また、データ電
極D1〜Dmにはデータパルす(25V)を印加し、第5図の
(e)〜(f)の書込みパルスe1,f1,g1(215V)を作成
して第1フレームの選択表示セルを発光せしめる。
Next, after applying this compensation voltage pulse, the reference voltage VP (−16) is applied to the scan electrodes S1 to Sm by the operation described in the conventional example.
5V) and scan pulse VY (-25V), and data pulse (25V) is applied to data electrodes D1 to Dm, and write pulses e1, f1, g1 shown in (e) to (f) of FIG. (215V) is created to cause the selected display cell in the first frame to emit light.

次ぎの第2フレームにおいては、+195V電源13−2およ
び14−2を利用し、第1のフレームと逆極性の+195Vの
補償電圧パルスb1,c1,d1を基準電圧を印加する前に各走
査電極に印加する。
In the next second frame, the + 195V power supplies 13-2 and 14-2 are used, and the + 195V compensation voltage pulse b1, c1, d1 of the opposite polarity to the first frame is applied to each scan electrode before applying the reference voltage. Apply to.

このように、基準電圧(165V)を印加する前にそれと同
極性の補償電圧パルス(195V)を印加することにより、
第2図に示すように、前の全選択状態の時に一方の電極
Aに生じた分極電荷Q1より電荷Q2を他の一方の電極Bに
移動せしめ、残った分極電荷(Q1−Q2)を一定とる。こ
れにより、全選択電圧印加時の発光層内部電界を一定に
し、第3図のB特性に示すような基準電圧の変動に影響
されることなく一定の輝度とする。
In this way, by applying the compensation voltage pulse (195V) of the same polarity as that before applying the reference voltage (165V),
As shown in FIG. 2, the polarization charge Q1 generated in one electrode A in the previous full selection state is moved from the charge Q2 to the other electrode B, and the remaining polarization charge (Q1-Q2) is kept constant. To take. As a result, the electric field inside the light emitting layer when the full selection voltage is applied is made constant, and the luminance is kept constant without being affected by the fluctuation of the reference voltage as shown by the B characteristic in FIG.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、基準電圧の変動に
よるる輝度のばらつきをなくすことができ、マトリック
ス表示パネルの表示品質を向上できる。
As described above, according to the present invention, it is possible to eliminate the variation in luminance due to the variation in the reference voltage and improve the display quality of the matrix display panel.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の基本駆動波形図、 第2図は分極電荷の移動を説明するための図、 第3図は基準電圧と輝度との関係を示す図 第4図は本発明を実施するための駆動回路の一例構成
図、 第5図はその一実施例の駆動波形図、 第6図は従来の駆動回路構成図、 第7図は従来の駆動波形図である。 図において、1はELパネル、2はデータ信号発生回路、
3は制御端、4−1〜4−mはプッシュプルICドライ
バ、7−1〜7−nプッシュプルドライバ、8,9は第1
および第2の基準電圧発生回路、8−1,9−1は−165V
電源、8−2,9−2は+165V電源、10は第1の走査パル
ス発生回路、11は第2の走査パルス発生回路、10−1は
−190V電源、10−2は+190V電源、11−1は−165V電
源、11−2は+215V電源、12はツエナダイドード、15は
ソース側配線、16はドレイン側配線、8−3,9−3,10−
3,11−3,13−3,14−3はスイッチ、13は第1の補償電圧
発生回路、14は第2の補償電圧発生回路、13−1,14−1
は−195V電源、13−2,14−2は+195V電源を示してい
る。
FIG. 1 is a basic driving waveform diagram of the present invention, FIG. 2 is a diagram for explaining the movement of polarization charge, FIG. 3 is a diagram showing a relationship between a reference voltage and brightness, and FIG. 4 is a diagram for carrying out the present invention. FIG. 5 is a drive waveform diagram of the embodiment, FIG. 6 is a conventional drive circuit configuration diagram, and FIG. 7 is a conventional drive waveform diagram. In the figure, 1 is an EL panel, 2 is a data signal generation circuit,
3 is a control terminal, 4-1 to 4-m are push-pull IC drivers, 7-1 to 7-n push-pull drivers, 8 and 9 are first
And the second reference voltage generation circuit, 8-1, 9-1 is -165V
Power supply, 8-2, 9-2 are + 165V power supply, 10 is the first scanning pulse generation circuit, 11 is the second scanning pulse generation circuit, 10-1 is -190V power supply, 10-2 is + 190V power supply, 11- 1 is -165V power supply, 11-2 is + 215V power supply, 12 is Zener diode, 15 is source side wiring, 16 is drain side wiring, 8-3,9-3,10-
3, 11-3, 13-3, 14-3 are switches, 13 is a first compensation voltage generation circuit, 14 is a second compensation voltage generation circuit, 13-1, 14-1
Indicates a -195V power supply, and 13-2 and 14-2 indicate a + 195V power supply.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】格子状に配列した複数の走査電極(S1〜S
m)とデータ電極(D1〜Dm)との各交叉部に電気光学体
を介在して複数のの表示セルを形成し、前記走査電極,
データ電極間に負極性と正極性の基準電圧(VP)を交互
に印加する手段(8,9)を有し、走査電極に印加された
基準電圧(VP)に重畳して順次走査パルス(VY)に印加
し、前記データ電極の選択された電極には前記走査パル
スに同期させてデータパルス(VS)を印加することによ
り、それら電極間で定まる選択表示セルに対し全選択状
態の書込パルス(e1,f1,g1)を加えて発光させるように
したマトリックス表示パネルの駆動方法において、 前記基準電圧(VP)の極性反転毎に、その基準電圧の直
前にそれと同極性で、かつ該基準電圧に、データパルス
あるいは走査パルスの半選択電圧が重畳された電圧より
も大きいが、それ単独では前記表示セルを発光し得ない
レベルの補償電圧パルス(VD)を印加するようにした
ことを特徴とするマトリックス表示パネルの駆動方法。
1. A plurality of scanning electrodes (S1 to S) arranged in a grid pattern.
m) and the data electrodes (D1 to Dm) at the intersections with electro-optical bodies to form a plurality of display cells.
A means (8, 9) for alternately applying a negative polarity and a positive polarity reference voltage (VP) is provided between the data electrodes, and the scanning pulse (VY) is superimposed on the reference voltage (VP) applied to the scan electrodes. ), And a data pulse (VS) is applied to the selected electrode of the data electrodes in synchronization with the scan pulse, so that the write pulse in the all-selected state for the selected display cell determined between those electrodes is applied. In the method for driving a matrix display panel, which is configured to emit light by adding (e1, f1, g1), each time the polarity of the reference voltage (VP) is reversed, the reference voltage has the same polarity immediately before the reference voltage and the reference voltage. In addition, a compensation voltage pulse (VD) of a level, which is higher than the superimposed voltage of the half-selection voltage of the data pulse or the scan pulse but cannot emit light to the display cell by itself, is applied. Matrix Method of driving a display panel.
JP14226586A 1986-06-17 1986-06-17 Driving method of matrix display panel Expired - Fee Related JPH077247B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14226586A JPH077247B2 (en) 1986-06-17 1986-06-17 Driving method of matrix display panel
EP87108680A EP0249954B1 (en) 1986-06-17 1987-06-16 Driving a matrix type display device
DE8787108680T DE3782858T2 (en) 1986-06-17 1987-06-16 CONTROL FOR A DISPLAY DEVICE IN MATRIX FORM.
US08/301,436 US5517207A (en) 1986-06-17 1994-09-08 Method and a system for driving a display panel of matrix type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14226586A JPH077247B2 (en) 1986-06-17 1986-06-17 Driving method of matrix display panel

Publications (2)

Publication Number Publication Date
JPS62297896A JPS62297896A (en) 1987-12-25
JPH077247B2 true JPH077247B2 (en) 1995-01-30

Family

ID=15311321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14226586A Expired - Fee Related JPH077247B2 (en) 1986-06-17 1986-06-17 Driving method of matrix display panel

Country Status (1)

Country Link
JP (1) JPH077247B2 (en)

Also Published As

Publication number Publication date
JPS62297896A (en) 1987-12-25

Similar Documents

Publication Publication Date Title
JP3829778B2 (en) Electronic circuit, electro-optical device, and electronic apparatus
JP2001142413A (en) Active matrix type display device
US20090146913A1 (en) Display device
JP3526244B2 (en) Liquid crystal display
US5627556A (en) Circuit for driving alternating current thin film electroluminescence device using relative potential difference
JP2000122610A (en) Load driving device and el element driving device
GB2034953A (en) MOS-FET array drive for liquid crystal matrix display
JP2914234B2 (en) EL display device
JPH077247B2 (en) Driving method of matrix display panel
US5233340A (en) Method of driving a display device
JP4406969B2 (en) EL display device
JP2571766B2 (en) Matrix display panel
JP2897695B2 (en) EL device driving device
JPS636596A (en) Driving of matrix display panel
JP3244060B2 (en) Matrix display panel driving method
JP3301379B2 (en) EL display device
JPH0795225B2 (en) Matrix display panel drive circuit
JP2714794B2 (en) Matrix display panel drive circuit
JP2892540B2 (en) Display drive
JPH05333815A (en) Driving method for display device
JPS6318397A (en) Driving of matrix display panel
JPS62297898A (en) Driving of matrix dispaly panel
EP0419184A2 (en) Method and apparatus for driving a display device
JP2691531B2 (en) Driving method of matrix display device
JPH07109543B2 (en) Display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees