JP2897695B2 - EL device driving device - Google Patents
EL device driving deviceInfo
- Publication number
- JP2897695B2 JP2897695B2 JP20634495A JP20634495A JP2897695B2 JP 2897695 B2 JP2897695 B2 JP 2897695B2 JP 20634495 A JP20634495 A JP 20634495A JP 20634495 A JP20634495 A JP 20634495A JP 2897695 B2 JP2897695 B2 JP 2897695B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- switching means
- electrode
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、EL(エレクトロ
ルミネッセンス)素子の駆動装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device for an EL (electroluminescence) element.
【0002】[0002]
【従来の技術および発明が解決しようとする課題】図7
にEL素子の模式的な断面構成を示す。EL素子100
は、ガラス基板101上に積層形成された、透明電極1
02、第1絶縁層103、発光層104、第2絶縁層1
05、背面電極106から構成されており、透明電極1
02、背面電極106間に交流電圧が印加されて発光す
る。2. Description of the Related Art FIG.
FIG. 1 shows a schematic cross-sectional configuration of an EL element. EL element 100
Is a transparent electrode 1 laminated on a glass substrate 101.
02, first insulating layer 103, light emitting layer 104, second insulating layer 1
05, the back electrode 106, and the transparent electrode 1
02, an AC voltage is applied between the back electrodes 106 to emit light.
【0003】ここで、背面電極106を接地した場合、
透明電極102に正負の交流電圧を印加すればEL素子
に交流電圧を印加することができる。このように一方の
電極に正負の交流電圧を印加する場合、通常、正負2種
類の電源が必要となり、電源回路が大型化するという問
題がある。本発明は上記問題に鑑みたもので、EL素子
に交流電圧を出力する際に、正負2種類の電源を用いず
に1つの電源を用いてEL素子に正負の交流電圧を印加
することを目的とする。When the back electrode 106 is grounded,
When a positive or negative AC voltage is applied to the transparent electrode 102, an AC voltage can be applied to the EL element. When a positive or negative AC voltage is applied to one of the electrodes as described above, two types of power supplies are normally required, and there is a problem that the power supply circuit becomes large. The present invention has been made in view of the above-mentioned problems, and has an EL element.
To when outputting an AC voltage, an object of applying the positive and negative AC voltage to the EL element by using a single power source without using the positive and negative two power.
【0004】[0004]
【発明の概要】上記目的を達成するため、本発明は、電
源の陽極と第1の基準電圧の接続を開閉する第1のスイ
ッチング手段と、電源の陰極と第2の基準電圧の接続を
開閉する第2のスイッチング手段とを、制御信号に応じ
て択一的にオン作動させ、第1のスイッチング手段がオ
フで第2のスイッチング手段がオンしているときに、電
源の陽極とEL素子の一方の電極を接続してEL素子の
一方の電極に正極性の電圧を印加し、この後、電源の陰
極とEL素子の一方の電極を接続してEL素子に蓄積さ
れた電荷を第2のスイッチング手段を介して放電させ、
また第1のスイッチング手段がオンで第2のスイッチン
グ手段がオフしているときに、電源の陰極とEL素子の
一方の電極を接続してEL素子の一方の電極に負極性の
電圧を印加し、この後、電源の陽極とEL素子の一方の
電極を接続してEL素子に蓄積された電荷を第1のスイ
ッチング手段を介して放電させるようにした点を第1の
特徴としている。SUMMARY OF THE INVENTION To achieve the above object, the present invention comprises a first switching means for opening and closing a connection between an anode of a power supply and a first reference voltage, and a switching means for opening and closing a connection between a cathode of the power supply and a second reference voltage. The second switching means is selectively turned on in response to the control signal, and the first switching means is turned on.
When the second switching means is on in the
Connect the anode of the source and one electrode of the EL element to
A positive voltage is applied to one of the electrodes.
The electrode is connected to one electrode of the EL element and
Discharging the charged electric charge through the second switching means,
Also, the first switching means is on and the second switching means
The power supply cathode and the EL element
Connect one electrode to one electrode of the EL element
Voltage and then the anode of the power supply and one of the EL elements
By connecting the electrodes, the electric charge accumulated in the EL element is
The first feature is that the discharge is performed via the switching means .
【0005】このことにより、第1のスイッチング手段
がオン作動した時には、電源の陰極より第1の基準電圧
を基準にした負極性側の電圧が作成され、第2のスイッ
チング手段がオン作動した時には、電源の陽極より第2
の基準電圧を基準にした正極性側の電圧が作成される。
従って、1つの電源で正負の交流電圧が出力され、その
出力によりEL素子を駆動することができる。Thus, when the first switching means is turned on, a voltage on the negative polarity side based on the first reference voltage is generated from the cathode of the power supply, and when the second switching means is turned on. , Second from the anode of the power supply
, A voltage on the positive polarity side based on the reference voltage is generated.
Accordingly, alternating positive and negative voltages with a single power supply is output, it is possible to drive the EL element by the output.
【0006】また、第1、第2のスイッチング手段は双
方向性のものが一般的であるが、本発明では寄生ダイオ
ードを有するトランジスタを用いることにより、その寄
生ダイードの作動を利用し回路を簡易化することができ
る。また、本発明は、第1の電源と第2の電源を有し、
第1の電源の陽極と基準電圧の接続を開閉する第1のス
イッチング手段と、第2の電源の陽極と第1の電源の陰
極の接続を開閉する第2のスイッチング手段とを、制御
信号に応じて択一的にオン作動させ、第1のスイッチン
グ手段がオフで第2のスイッチング手段がオンしている
正のフィールド時に、第1の電源の陽極とEL素子の一
方の電極を接続してEL素子の一方の電極に正極性の走
査電圧を印加し、この後、第1の電源の陰極とEL素子
の一方の電極を接続してEL素子に蓄積された電荷を第
2のスイッチング手段を介して放電させ、また第1のス
イッチング手段がオンで第2のスイッチング手段がオフ
している負のフィールド時に、第1の電源の陰極とEL
素子の一方の電極を接続してEL素子の一方の電極に負
極性の走査電圧を印加し、この後、電源の陽極とEL素
子の一方の電極を接続してEL素子に蓄積された電荷を
第1のスイッチング手段を介して放電させ、また第2の
電源の陽極の電圧を用いてEL素子の他方の電極にデー
タ電圧を出力するようにした点を第2の特徴としてい
る。The first and second switching means are generally bidirectional, but in the present invention, by using a transistor having a parasitic diode, the circuit is simplified by utilizing the operation of the parasitic diode. Can be Further, the present invention has a first power supply and a second power supply,
A first switching means for opening and closing the connection between the anode of the first power supply and the reference voltage, and a second switching means for opening and closing the connection between the anode of the second power supply and the cathode of the first power supply, as control signals. The first switch is turned on in response to the
The switching means is off and the second switching means is on
During the positive field, the anode of the first power supply and one of the EL elements
Connected to one electrode of the EL element and
A scanning voltage is applied, and then the cathode of the first power supply and the EL element
Of the EL element by connecting one electrode of
Discharge through the second switching means and the first switch.
The switching means is on and the second switching means is off
During the negative field, the cathode of the first power supply and the EL
Connect one electrode of the element and
Polar scanning voltage is applied, and then the anode of the power supply and the EL element
Connect one of the electrodes of the
Discharging through the first switching means;
Data is applied to the other electrode of the EL element using the voltage of the anode of the power supply.
The second feature is that the power supply voltage is output .
【0007】このことにより、第1のスイッチング手段
がオン作動した時には、第1の電源の陽極より基準電圧
が出力され、陰極より基準電圧を基準にした負極性側の
電圧が出力される。また、第2のスイッチング手段がオ
ン作動した時には、第1の電源の陽極より第1、第2の
電源のそれぞれの電圧の和となる正極性側の電圧が出力
され、陰極より第2の電源の電圧が出力される。Thus, when the first switching means is turned on, a reference voltage is output from the anode of the first power supply, and a negative voltage based on the reference voltage is output from the cathode. When the second switching means is turned on, a positive voltage that is the sum of the voltages of the first and second power supplies is output from the anode of the first power supply, and the second power supply is output from the cathode. Is output.
【0008】従って、第1、第2のスイッチング手段の
作動により、第1の電源から4つの異なる電圧を出力す
ることができ、その出力電圧によりEL素子の一方の電
極の駆動電圧とし、さらに第2の電源の電圧を用いてE
L素子の他方の電極の駆動電圧とすることにより、EL
素子に正負のフィールドで極性の異なる交流電圧を印加
してEL素子を発光させることができる。その場合、第
2の電源をそれぞれの駆動電圧の作成に用いて回路の簡
素化を図ることができる。[0008] Therefore, by operating the first and second switching means, four different voltages can be output from the first power supply, and the output voltages are used as drive voltages for one electrode of the EL element. E using the power supply voltage of
By setting the driving voltage of the other electrode of the L element to EL,
An EL element can emit light by applying AC voltages having different polarities to the element in positive and negative fields. In that case, the circuit can be simplified by using the second power supply for generating the respective drive voltages.
【0009】[0009]
(第1実施形態)図1は本発明の第1実施形態を示す回
路図である。この図1に示す電源回路において、単一の
電源1を有し、その陽極はNチャンネルFET(第1の
スイッチング手段)2を介して接地され、陰極はPチャ
ンネルFET(第2のスイッチング手段)3を介して接
地されるように構成されている。また、この電源1と並
列に平滑用のコンデンサ4が設けられている。(First Embodiment) FIG. 1 is a circuit diagram showing a first embodiment of the present invention. The power supply circuit shown in FIG. 1 has a single power supply 1, the anode of which is grounded via an N-channel FET (first switching means) 2, and the cathode of which is a P-channel FET (second switching means). 3 to be grounded. Further, a smoothing capacitor 4 is provided in parallel with the power supply 1.
【0010】NチャンネルFET2には、入力端子S1
から制御信号が入力され、PチャンネルFET3には、
入力端子S2からカップリングコンデンサ5を介して制
御信号が入力される。なお、入力保護用として、ツェナ
ーダイオード6、7、抵抗8が設けられている。この電
源回路の出力段には出力回路9が設けられており、その
出力電圧がEL素子100の一方の電極に印加される。
また、EL素子100の他方の電極は接地されている。An N-channel FET 2 has an input terminal S1
And a control signal is input to the P-channel FET3.
A control signal is input from the input terminal S2 via the coupling capacitor 5. Note that Zener diodes 6, 7 and a resistor 8 are provided for input protection. An output circuit 9 is provided at an output stage of the power supply circuit, and the output voltage is applied to one electrode of the EL element 100.
The other electrode of the EL element 100 is grounded.
【0011】上記構成において、その作動を図2に示す
タイミングチャートを参照して説明する。なお、図2中
のGNDは接地電圧を示している。入力端子S1、S2
には、図2に示すように、ハイレベルとローレベルの制
御信号が入力される。制御信号が共にローレベルの時に
は、NチャンネルFET2がオフし、PチャンネルFE
T3がオンする。従って、+端子には電源1の電圧Vが
出力され−端子には接地電圧が出力される。The operation of the above arrangement will be described with reference to a timing chart shown in FIG. Note that GND in FIG. 2 indicates a ground voltage. Input terminals S1, S2
As shown in FIG. 2, a high-level and low-level control signal is input to the. When the control signals are both at the low level, the N-channel FET 2 turns off and the P-channel FE
T3 turns on. Accordingly, the voltage V of the power supply 1 is output to the + terminal, and the ground voltage is output to the − terminal.
【0012】また、制御信号が共にハイレベルの時に
は、NチャンネルFET2がオンし、PチャンネルFE
T3がオフする。従って、+端子には接地電圧が出力さ
れ、−端子には−Vの電圧が出力される。一方、出力回
路9は、制御信号と連動して図2に示すタイミングでT
1とT2のスイッチ状態に交互に切り換わる。その切り
換えに伴い、±Vの電圧と接地電圧とによる図2の交流
電圧が出力される。その交流電圧は、EL素子100の
一方に印加されるため、EL素子100が発光する。When both control signals are at a high level, the N-channel FET 2 is turned on and the P-channel FE
T3 turns off. Therefore, the ground voltage is output to the + terminal, and the voltage of −V is output to the − terminal. On the other hand, the output circuit 9 operates at the timing shown in FIG.
The state is alternately switched to the switch state of 1 and T2. With the switching, the AC voltage shown in FIG. 2 is output by the voltage of ± V and the ground voltage. Since the AC voltage is applied to one of the EL elements 100, the EL element 100 emits light.
【0013】S1、S2がハイレベルの時、Nチャンネ
ルFET2がオンしているので、この時、T1がオンし
ていれば出力はGNDになる。S1、S2がローレベル
になるとPチャンネルFET3がオンしているので、T
1はそのままだと出力はVになる。S1、S2がそのま
までT1からT2がオンすると出力はGNDになり、E
L素子の電荷はT2からFET3の寄生ダイオードを通
ってGNDに流れる。スイッチT1、T2の切り換えタ
イミングとS1、S2の状態変化によって電圧が出力さ
れる時間(パルス幅)TP 、TN が決定される。When S1 and S2 are at a high level, the N-channel FET 2 is on. At this time, if T1 is on, the output becomes GND. When S1 and S2 become low level, the P-channel FET 3 is turned on.
If 1 remains unchanged, the output will be V. When T2 is turned on from T1 while S1 and S2 remain as they are, the output becomes GND and E
The charge of the L element flows from T2 to GND through the parasitic diode of FET3. Times (pulse widths) T P and T N for outputting a voltage are determined by the switching timing of the switches T1 and T2 and the state changes of S1 and S2.
【0014】図3に上記した出力回路9の具体的な構成
を示す。出力回路9は、PチャンネルFET9a、Nチ
ャンネルFET9bを有しており、入力端子9c、9d
から入力されるハイレベル、ローレベルの信号(入力端
子S1、S2に入力される制御信号と連動した信号)に
応じて、いずれかのFETがオンし、+端子、−端子の
電圧の一方を出力するように構成されている。なお、図
中の9e、9fは寄生ダイオードである。FIG. 3 shows a specific configuration of the output circuit 9 described above. The output circuit 9 has a P-channel FET 9a and an N-channel FET 9b, and has input terminals 9c, 9d
Either of the FETs is turned on in response to a high-level signal or a low-level signal (a signal interlocked with a control signal input to the input terminals S1 and S2), and one of the voltages at the + terminal and the − terminal is changed. It is configured to output. Note that 9e and 9f in the figure are parasitic diodes.
【0015】上記した実施形態においては、接地電圧を
基準にして、±Vの交流電圧を出力するものを示した
が、FET2、3を介して電源1に接続される電圧を接
地電圧でなく所定の基準電圧を発生する第2の電源とす
れば、その基準電圧を中心とした交流電圧を出力するこ
とができる。この場合、EL素子の他方の電極に上記し
たき基準電圧と同一の電圧を印加しておけば、上記した
実施形態と同様にEL素子100を発光させることがで
きる。 (第2実施形態)上記第1実施形態においては、EL素
子を単に発光させる回路について示したが、EL素子に
よりセグメント表示、あるいはマトリクス表示を行うこ
ともできる。本実施形態においては、EL素子によりマ
トリクス表示を行うものについて説明する。In the above-described embodiment, the output of the AC voltage of ± V with respect to the ground voltage has been described. However, the voltage connected to the power supply 1 via the FETs 2 and 3 is not a ground voltage but a predetermined voltage. If the second power supply generates the reference voltage, an AC voltage centered on the reference voltage can be output. In this case, if the same voltage as the above-described reference voltage is applied to the other electrode of the EL element, the EL element 100 can emit light as in the above-described embodiment. (Second Embodiment) In the first embodiment, a circuit for simply emitting light from an EL element has been described. However, segment display or matrix display can be performed by the EL element. In the present embodiment, an example in which a matrix display is performed by using an EL element will be described.
【0016】図4にこの第2実施形態を示すEL表示装
置の全体構成を示す。このEL表示装置におけるEL表
示パネル100’は、図7に示すEL素子の透明電極1
02、背面電極106を行列上に複数配置して走査電極
およびデータ電極として構成されている。図4は、行方
向に奇数走査電極201、202、…、偶数走査電極3
01、302、…が形成され、列方向にデータ電極40
1、402、403、…が形成されている例である。FIG. 4 shows the overall structure of an EL display device according to the second embodiment. The EL display panel 100 'in this EL display device has a transparent electrode 1 of the EL element shown in FIG.
02, a plurality of back electrodes 106 are arranged in a matrix to constitute a scanning electrode and a data electrode. FIG. 4 shows odd-numbered scan electrodes 201, 202,...
, Are formed, and the data electrodes 40 are arranged in the column direction.
1, 402, 403,... Are formed.
【0017】走査電極201、301、202、30
2、…とデータ電極401、402、403、…とのそ
れぞれの交差領域には、画素としてのEL素子111、
112、…121、…が形成されている。なお、EL素
子は容量性の素子であるため、図ではコンデンサの記号
で表している。このEL表示パネル100’の表示駆動
を行うために、走査側ドライバIC20、30およびデ
ータ側ドライバIC40が設けられている。Scan electrodes 201, 301, 202, 30
.. And the data electrodes 401, 402, 403,.
.., 121,... Are formed. Since the EL element is a capacitive element, it is represented by a capacitor symbol in the figure. To perform display driving of the EL display panel 100 ', scanning driver ICs 20 and 30 and a data driver IC 40 are provided.
【0018】走査側ドライバIC20は、プッシュプル
タイプの駆動回路であり、奇数走査電極201、20
2、…に接続されたPチャンネルFET21a、22
a、…とNチャンネルFET21b、22b、…を有
し、制御回路200からの出力に従って奇数走査電極2
01、202、…に走査電圧を印加する。また、FET
21a、21b、22a、22b、…のそれぞれには、
寄生ダイオード21c、21d、22c、22d、…が
形成されており、走査電極の電圧を所望の基準電圧に設
定する。The scanning-side driver IC 20 is a push-pull type driving circuit, and has odd-numbered scanning electrodes 201 and 20.
P-channel FETs 21a, 22 connected to 2,.
, and N-channel FETs 21b, 22b,..., and odd scan electrodes 2 according to the output from the control circuit 200.
Scan voltages are applied to 01, 202,. Also, FET
Each of 21a, 21b, 22a, 22b,.
Parasitic diodes 21c, 21d, 22c, 22d,... Are formed to set the voltage of the scan electrode to a desired reference voltage.
【0019】走査側ドライバIC30も同様の構成で、
制御回路300、PチャンネルFET31a、32a、
…とNチャンネルFET31b、32b、…を有して、
偶数走査電極301、302、…に走査電圧を供給す
る。データ側ドライバIC40も同様に、制御回路40
0、PチャンネルFET41a、42a、…とNチャン
ネルFET41b、42b、…を有して、データ電極4
01、402、403、…にデータ電圧を供給する。The scanning driver IC 30 has the same configuration.
Control circuit 300, P-channel FETs 31a, 32a,
, And N-channel FETs 31b, 32b,.
A scanning voltage is supplied to the even-numbered scanning electrodes 301, 302,. Similarly, the data-side driver IC 40
0, P-channel FETs 41a, 42a,... And N-channel FETs 41b, 42b,.
01, 402, 403,...
【0020】図5に、上記した走査側ドライバIC2
0、30、データ側ドライバIC40に電圧供給を行う
電圧供給回路Aの構成を示す。図5において、電圧供給
回路Aには、電圧Vmを出力する第2の電源10が設け
られており、電源1(以下、この第2実施形態において
は第1の電源という)は、PチャンネルFET3がオン
した時、その陰極と第2の電源10の陽極が接続され、
電圧Vmを基準とした電圧を第1の電源の陽極から出力
する。FIG. 5 shows the scanning driver IC 2 described above.
0, 30 and the configuration of a voltage supply circuit A for supplying a voltage to the data side driver IC 40. In FIG. 5, a voltage supply circuit A is provided with a second power supply 10 for outputting a voltage Vm, and a power supply 1 (hereinafter, referred to as a first power supply in the second embodiment) is a P-channel FET 3. Is turned on, its cathode and the anode of the second power supply 10 are connected,
A voltage based on the voltage Vm is output from the anode of the first power supply.
【0021】第2の電源10は、電圧供給ラインL3、
L4を介して電圧Vm、接地電圧をデータ側ドライバI
C40に供給する。また、第1の電源1は、電圧供給ラ
インL1、L2を介して走査電圧を形成するための電圧
を走査側ドライバIC20、30に供給する。なお、第
1の電源1は、本実施形態においてはVr−Vmの電圧
を有するものとしている。ここで、Vrは発光に必要な
駆動電圧を示す。The second power supply 10 has a voltage supply line L3,
The voltage Vm and the ground voltage are applied to the data side driver I via L4.
Supply to C40. Further, the first power supply 1 supplies a voltage for forming a scanning voltage to the scanning driver ICs 20 and 30 via voltage supply lines L1 and L2. Note that the first power supply 1 has a voltage of Vr-Vm in the present embodiment. Here, Vr indicates a driving voltage required for light emission.
【0022】また、NチャンネルFET2およびPチャ
ンネルFET3には、フィルタ回路11、12を介して
制御信号が入力されるようになっており、その他の構成
で図1に示すものと同一の符号が付された部分について
は、図1に示すものと同一又は均等の構成を示してい
る。図1の電源1は発光に十分な電圧が必要であるが、
図5の電源1は発光しきい値以下の必要がある。A control signal is input to the N-channel FET 2 and the P-channel FET 3 via the filter circuits 11 and 12, and the other components are denoted by the same reference numerals as those shown in FIG. The same portions as those shown in FIG. 1 have the same or equivalent configurations. The power supply 1 in FIG. 1 needs a sufficient voltage for light emission,
The power supply 1 in FIG. 5 needs to be lower than the light emission threshold.
【0023】上記構成において、図1に示すものと同
様、入力端子S1、S2にローレベルの制御信号が入力
されると、NチャンネルFET2がオフし、Pチャンネ
ルFET3がオンする。従って、第1の電源1の陰極か
ら第2の電源10の電圧Vmが電圧供給ラインL2に出
力され、また陽極から電圧Vr(=Vr−Vm+Vm)
が電圧供給ラインL1に出力される。In the above configuration, as shown in FIG. 1, when a low-level control signal is input to the input terminals S1 and S2, the N-channel FET 2 turns off and the P-channel FET 3 turns on. Therefore, the voltage Vm of the second power supply 10 is output from the cathode of the first power supply 1 to the voltage supply line L2, and the voltage Vr (= Vr−Vm + Vm) is output from the anode.
Is output to the voltage supply line L1.
【0024】また、入力端子S1、S2にハイレベルの
制御信号が入力されると、NチャンネルFET2がオン
し、PチャンネルFET3がオフする。従って、第1の
電源1の陰極から−Vr+Vmの電圧が電圧供給ライン
L2に出力され、また陽極から接地電圧が電圧供給ライ
ンL1に出力される。従って、後述する正フィールドの
駆動の場合(入力端子S1、S2への制御信号が共にロ
ーレベルの場合)には、電圧供給ラインL1、L2から
VrとVmの電圧がそれぞれ出力され、後述する負フィ
ールドの駆動の場合(入力端子S1、S2への制御信号
が共にハイレベルの場合)には、電圧供給ラインL1、
L2から接地電圧と−Vr+Vmの電圧がそれぞれ出力
される。When a high-level control signal is input to the input terminals S1 and S2, the N-channel FET 2 turns on and the P-channel FET 3 turns off. Accordingly, a voltage of -Vr + Vm is output from the cathode of the first power supply 1 to the voltage supply line L2, and a ground voltage is output from the anode to the voltage supply line L1. Therefore, in the case of driving the later-described positive field (when the control signals to the input terminals S1 and S2 are both at low level), the voltages Vr and Vm are output from the voltage supply lines L1 and L2, respectively, and the negative voltage described later is In the case of driving the field (when the control signals to the input terminals S1 and S2 are both at a high level), the voltage supply lines L1 and L2
A ground voltage and a voltage of -Vr + Vm are output from L2.
【0025】上記構成において、EL素子を正負のフィ
ールドでマトリクス駆動する場合の作動について図6の
タイミングチャートを参照して説明する。 (正フィールド)図5の入力端子S1、S2への制御信
号を共にローレベルにする。このことにより上記したよ
うに電圧供給ラインL1、L2からVrとVmの電圧が
それぞれ出力される。また、電圧供給ラインL3、L4
からVmの電圧と接地電圧がそれぞれ出力される。With reference to the timing chart of FIG. 6, description will be given of the operation of the above configuration in which the EL elements are driven in a matrix in positive and negative fields. (Positive field) Both control signals to the input terminals S1 and S2 in FIG. 5 are set to low level. As a result, the voltages Vr and Vm are output from the voltage supply lines L1 and L2, respectively, as described above. Further, the voltage supply lines L3, L4
Output a voltage of Vm and a ground voltage.
【0026】この時、走査電極201、301、20
2、302、…の電圧は、走査側ドライバIC20、3
0のFETの寄生ダイオードの作動により、電圧Vmと
なっている。また、データ側ドライバIC40のFET
41a、42a、43a、…側をオンし、データ電極の
電圧をVmにする。この状態では、全てのEL素子に印
加される電圧が0Vになるため、EL素子は発光しな
い。At this time, the scanning electrodes 201, 301, 20
The voltages of 2, 302,...
The voltage is Vm due to the operation of the parasitic diode of the zero FET. Also, the FET of the data side driver IC 40
.. Are turned on, and the voltage of the data electrode is set to Vm. In this state, the voltage applied to all the EL elements becomes 0 V, so that the EL elements do not emit light.
【0027】この後、正フィールドでの発光動作を開始
する。まず、1行目の走査電極201に接続されている
走査側ドライバIC20のPチャンネルFET21aを
オンにして、走査電極201の電圧をVrにする。ま
た、他の走査電極に接続されている走査側ドライバIC
20、30の出力段FETを全てオフにしそれらの走査
電極をフローティング状態にする。Thereafter, the light emission operation in the positive field is started. First, the P-channel FET 21a of the scanning driver IC 20 connected to the scanning electrode 201 in the first row is turned on, and the voltage of the scanning electrode 201 is set to Vr. A scanning driver IC connected to another scanning electrode;
All the output stage FETs 20 and 30 are turned off, and their scan electrodes are brought into a floating state.
【0028】また、データ電極401、402、40
3、…のうち発光させたいEL素子のデータ電極に接続
されているデータ側ドライバIC40のPチャンネルF
ETをオフ、NチャンネルFETをオンにし、発光させ
たくないEL素子のデータ電極に接続されているデータ
側ドライバIC40のPチャンネルFETをオン、Nチ
ャンネルFETをオフにする。The data electrodes 401, 402, 40
3, P channel F of the data side driver IC 40 connected to the data electrode of the EL element to emit light
The ET is turned off, the N-channel FET is turned on, and the P-channel FET of the data driver IC 40 connected to the data electrode of the EL element that does not want to emit light is turned on and the N-channel FET is turned off.
【0029】このことにより、発光させたいEL素子の
データ電極の電圧が接地電圧になるため、EL素子にし
きい値電圧以上の電圧VrがかかりEL素子が発光す
る。また、発光させたくないEL素子のデータ電極の電
圧はVmのままとなり、EL素子にはVr−Vmの電圧
が印加される。このVr−Vmの電圧は、しきい値電圧
より低く設定されておりEL素子は発光しない。As a result, the voltage of the data electrode of the EL element desired to emit light becomes the ground voltage, so that a voltage Vr higher than the threshold voltage is applied to the EL element, and the EL element emits light. In addition, the voltage of the data electrode of the EL element that does not want to emit light remains at Vm, and a voltage of Vr-Vm is applied to the EL element. The voltage of Vr-Vm is set lower than the threshold voltage, and the EL element does not emit light.
【0030】図6のタイミングチャートでは、データ側
ドライバIC40のPチャンネルFET41aをオフ、
NチャンネルFET41bをオンにして、EL素子11
1にVrの電圧を印加し、EL素子111を発光させる
状態を示している。この後、1行目の走査電極201に
接続されている走査側ドライバIC20のPチャンネル
FET21aをオフにし、NチャンネルFET21bを
オンすることにより、走査電極201上のEL素子に蓄
積した電荷を放電する。In the timing chart of FIG. 6, the P-channel FET 41a of the data side driver IC 40 is turned off,
When the N-channel FET 41b is turned on, the EL element 11
1 shows a state in which a voltage of Vr is applied to the EL element 111 to cause the EL element 111 to emit light. Thereafter, by turning off the P-channel FET 21a and turning on the N-channel FET 21b of the scanning driver IC 20 connected to the scanning electrode 201 in the first row, the electric charge accumulated in the EL element on the scanning electrode 201 is discharged. .
【0031】次に、2行目の走査電極301に接続され
ている走査側ドライバIC3のPチャンネルFET31
aをオンして、走査電極301の電圧をVrにする。ま
た、他の走査電極に接続されている走査側ドライバIC
20、30の出力段FETを全てオフにしそれらの走査
電極をフローティング状態にする。また、データ電極4
01、402、403、…の電圧レベルを、発光させた
いEL素子と発光させたくないEL素子に応じた電圧レ
ベルとすることにより、上記したのと同様にして2行目
のEL素子の発光駆動を行う。Next, the P-channel FET 31 of the scanning driver IC 3 connected to the scanning electrode 301 in the second row
a is turned on to set the voltage of the scanning electrode 301 to Vr. A scanning driver IC connected to another scanning electrode;
All the output stage FETs 20 and 30 are turned off, and their scan electrodes are brought into a floating state. In addition, data electrode 4
By setting the voltage levels of 01, 402, 403,... To the voltage levels corresponding to the EL elements to be caused to emit light and the EL elements not to be caused to emit light, light emission driving of the EL elements in the second row is performed in the same manner as described above. I do.
【0032】図6のタイミングチャートでは、データ側
ドライバIC40のPチャンネルFET41aをオン、
NチャンネルFET41bをオフにし、データ電極40
1の電圧をVmとして、EL素子121にVr−Vmの
電圧を印加し、EL素子121を発光させない状態を示
している。この後、2行目の走査電極301に接続され
ている走査側ドライバIC3のPチャンネルFET31
aをオフにし、NチャンネルFET31bをオンするこ
とにより、走査電極301上のEL素子に蓄積した電荷
を放電する。In the timing chart of FIG. 6, the P-channel FET 41a of the data side driver IC 40 is turned on,
The N-channel FET 41b is turned off, and the data electrode 40
1 shows a state in which a voltage of Vr-Vm is applied to the EL element 121 with the voltage of 1 being Vm, and the EL element 121 does not emit light. Thereafter, the P-channel FET 31 of the scanning driver IC3 connected to the scanning electrode 301 in the second row
By turning off a and turning on the N-channel FET 31b, the electric charge accumulated in the EL element on the scan electrode 301 is discharged.
【0033】以後、同様にして、最後の走査線に至るま
で上記作動を繰り返す、線順次走査を行う。 (負フィールド)図5の入力端子S1、S2への制御信
号を共にハイレベルにする。このことにより上記したよ
うに電圧供給ラインL1、L2から接地電圧と−Vr+
Vmの電圧がそれぞれ出力される。Thereafter, line-sequential scanning is repeated in the same manner until the last scanning line is reached. (Negative field) The control signals to the input terminals S1 and S2 in FIG. As a result, as described above, the ground voltage and -Vr + are applied from the voltage supply lines L1 and L2.
Vm is output.
【0034】この時、走査ドライバIC20、30の寄
生ダイオードの作動により、走査電極は接地電圧とな
る。また、データ側ドライバIC40のFET41b、
42b、43b…側をオンし、データ電極の電圧を接地
電圧にする。この状態では、全てのEL素子に印加され
る電圧が0Vになるため、EL素子は発光しない。以
下、負フィールドも正フィールドと同様に線順次走査を
行う。At this time, the scan electrodes are set to the ground voltage by the operation of the parasitic diodes of the scan driver ICs 20 and 30. Further, the FET 41b of the data side driver IC 40,
42b, 43b... Side are turned on, and the voltage of the data electrode is set to the ground voltage. In this state, the voltage applied to all the EL elements becomes 0 V, so that the EL elements do not emit light. Hereinafter, the negative field performs line sequential scanning similarly to the positive field.
【0035】表示選択を行う行の走査電極には−Vr+
Vmを印加する。データ電極側においては、正フィール
ドとは逆に、発光させたいデータ電極の電圧をVmに
し、発光させたくないデータ電極に対しては接地電圧の
ままにする。従って、−Vr+Vmの電圧が印加されて
いる走査電極に対し、データ電極に電圧Vmが印加され
ると、それに対するEL素子に−Vrの電圧が印加され
EL素子が発光する。また、データ電極の電圧が接地電
圧であると、EL素子にしきい値電圧より低い−Vr+
Vmが印加されるためEL素子は発光しない。The scanning electrode of the row for which display selection is to be performed is -Vr +
Vm is applied. On the data electrode side, contrary to the positive field, the voltage of the data electrode to emit light is set to Vm, and the data electrode not to emit light is kept at the ground voltage. Therefore, when the voltage Vm is applied to the data electrode with respect to the scan electrode to which the voltage of -Vr + Vm is applied, the voltage of -Vr is applied to the corresponding EL element, and the EL element emits light. Further, when the voltage of the data electrode is the ground voltage, the voltage of -Vr + lower than the threshold voltage is applied to the EL element.
Since Vm is applied, the EL element does not emit light.
【0036】そして、上記した正負フィールドの駆動に
より1サイクルの表示動作が終了し、これを繰り返し行
う。この第2実施形態において、正フィールド時の駆動
に用いる電圧Vmはオフセット電圧として機能する。す
なわち、走査側ドライバIC20、30には、正フィー
ルドにおいてVrーVmの電圧が印加され、負フィール
ドにおいて−Vr+Vmの電圧が印加される。従って、
走査側ドライバIC20、30の耐圧を、オフセット電
圧Vm分だけ低くすることができ、走査側ドライバIC
20、30の低耐圧化を図ることができる。One cycle of the display operation is completed by driving the positive and negative fields described above, and this operation is repeated. In the second embodiment, the voltage Vm used for driving in the positive field functions as an offset voltage. That is, a voltage of Vr−Vm is applied to the scanning driver ICs 20 and 30 in the positive field, and a voltage of −Vr + Vm is applied in the negative field. Therefore,
The withstand voltage of the scanning driver ICs 20 and 30 can be reduced by the offset voltage Vm.
20 and 30 can be reduced in withstand voltage.
【0037】また、発光タイミング時にオフセット電圧
Vmから駆動用の電圧Vrに変化させているため、その
電圧変化を小さくすることができ、EL素子に流れるピ
ーク電流を低くでき、EL素子の信頼性を向上させるこ
とができる。セグメント表示における実施形態として
は、図5においてデータ側ドライバICをなくし、EL
素子の電極の一方をGNDにする。そして、電源10も
なくしFET3のソースをGNDにする。この場合、電
源供給回路Aは図1に相当する。なお、この時はELを
発光させるために電源1は発光に十分な電圧である必要
がある。Since the offset voltage Vm is changed from the offset voltage Vm to the driving voltage Vr at the time of light emission, the voltage change can be reduced, the peak current flowing through the EL element can be reduced, and the reliability of the EL element can be reduced. Can be improved. As an embodiment of the segment display, the data side driver IC is eliminated in FIG.
One of the electrodes of the element is set to GND. Then, the power supply 10 is eliminated, and the source of the FET 3 is set to GND. In this case, the power supply circuit A corresponds to FIG. At this time, in order to make the EL emit light, the power supply 1 needs to have a voltage sufficient for light emission.
【0038】なお、上記した種々の実施形態において
は、本発明をEL素子の駆動回路に適用するものを示し
たが、1つの出力線から正負の交流電圧を受けて動作す
る負荷を駆動するものであれば、EL素子以外にも本発
明を適用することができる。その場合、第1実施形態に
示すものにおいて、作成される正負の電圧をプッシュプ
ル動作で選択的に出力して負荷駆動するようにしてもよ
い。In the various embodiments described above, the present invention is applied to the driving circuit of the EL element. However, the present invention is applied to a driving circuit which operates by receiving a positive or negative AC voltage from one output line. Then, the present invention can be applied to other than the EL element. In that case, in the configuration shown in the first embodiment, the generated positive and negative voltages may be selectively output by push-pull operation to drive the load.
【0039】また、ドライバICはPチャンネルFET
とNチャンネルFETを接続した構造のプッシュプルで
あるが、NチャンネルFETのみで構成されたプッシュ
プルドライバでもよい。また、NチャンネルFET2、
PチャンネルFET3のかわりにNPNとPNPのバイ
ポーラトランジスタをそれぞれ用いてもよい。The driver IC is a P-channel FET
And a push-pull driver composed of only N-channel FETs. Also, N-channel FET2,
NPN and PNP bipolar transistors may be used instead of the P-channel FET3.
【図1】本発明の第1実施形態を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】図1中の各部の作動を示すタイミングチャート
である。FIG. 2 is a timing chart showing the operation of each unit in FIG.
【図3】図1中の出力回路の具体的構成を示す回路図で
ある。FIG. 3 is a circuit diagram showing a specific configuration of an output circuit in FIG. 1;
【図4】本発明の第2実施形態を示すEL表示装置の全
体構成図である。FIG. 4 is an overall configuration diagram of an EL display device according to a second embodiment of the present invention.
【図5】本発明の第2実施形態に係る電圧供給回路の構
成を示す構成図である。FIG. 5 is a configuration diagram illustrating a configuration of a voltage supply circuit according to a second embodiment of the present invention.
【図6】図4の構成における駆動タイミングチャートで
ある。FIG. 6 is a driving timing chart in the configuration of FIG. 4;
【図7】EL素子の模式的な断面構成図である。FIG. 7 is a schematic sectional configuration diagram of an EL element.
1、10…電源、2…NチャンネルFET、3…Pチャ
ンネルFET、9…出力回路、20、30…走査側ドラ
イバIC、40…データ側ドライバIC、100…EL
素子、100’…EL表示パネル。1, 10 power supply, 2 N channel FET, 3 P channel FET, 9 output circuit, 20, 30 scanning driver IC, 40 data driver IC, 100 EL
Element, 100 '... EL display panel.
フロントページの続き (56)参考文献 特開 昭63−199396(JP,A) 特開 昭63−235991(JP,A) 実開 昭62−57293(JP,U) (58)調査した分野(Int.Cl.6,DB名) G09G 3/00 - 3/38 Continuation of the front page (56) References JP-A-63-199396 (JP, A) JP-A-63-235991 (JP, A) Japanese Utility Model Showa 62-57293 (JP, U) (58) Fields investigated (Int) .Cl. 6 , DB name) G09G 3/00-3/38
Claims (7)
のスイッチング手段(2)と、 前記電源の陰極と第2の基準電圧の接続を開閉する第2
のスイッチング手段(3)とを備え、 前記第1、第2のスイッチング手段は、制御信号に応じ
て択一的にオン作動するようになっており、前記第1のスイッチング手段がオフで前記第2のスイッ
チング手段がオンしているときに、前記電源の陽極とE
L素子の一方の電極を接続して前記EL素子の一方の電
極に正極性の電圧を印加し、この後、前記電源の陰極と
前記EL素子の一方の電極を接続して前記EL素子に蓄
積された電荷を前記第2のスイッチング手段を介して放
電させ、また前記第1のスイッチング手段がオンで前記
第2のスイッチング手段がオフしているときに、前記電
源の陰極と前記EL素子の一方の電極を接続して前記E
L素子の一方の電極に負極性の電圧を印加し、この後、
前記電源の陽極と前記EL素子の一方の電極を接続して
前記EL素子に蓄積された電荷を前記第1のスイッチン
グ手段を介して放電させる回路(9、20、30) を備
えたことを特徴とするEL素子の駆動装置。A power supply (1), a first power supply for opening and closing a connection between an anode of the power supply and a first reference voltage.
Switching means (2), and a second means for opening and closing the connection between the cathode of the power supply and a second reference voltage.
Switching means (3), wherein the first and second switching means are selectively turned on in response to a control signal, and the first switching means is off when the first switching means is off. 2 switches
When the switching means is on, the anode of the power source
One electrode of the L element is connected to connect one electrode of the EL element.
A positive voltage is applied to the pole, after which the cathode of the power supply is
One electrode of the EL element is connected and stored in the EL element.
Discharging the accumulated electric charge via the second switching means.
And when the first switching means is on, the
When the second switching means is off,
The cathode of the source is connected to one electrode of the EL element,
A negative voltage is applied to one electrode of the L element, and thereafter,
Connect the anode of the power supply and one electrode of the EL element
The charge accumulated in the EL element is transferred to the first switch.
A driving device for an EL element, comprising: a circuit (9, 20, 30) for discharging via a switching means .
であることを特徴とする請求項1に記載のEL素子の駆
動装置。2. The driving device for an EL element according to claim 1, wherein the first and second reference voltages are the same voltage.
Motion device .
圧であることを特徴とする請求項2に記載のEL素子の
駆動装置。3. The EL device according to claim 2, wherein the first and second reference voltages are both ground voltages .
Drive .
る電圧であることを特徴とする請求項1に記載のEL素
子の駆動装置。4. The EL element according to claim 1, wherein the first and second reference voltages are different from each other.
Child drive .
寄生ダイオードを有するトランジスタであることを特徴
とする請求項1乃至4のいずれか1つに記載のEL素子
の駆動装置。 5. The first and second switching means comprises:
Features a transistor with a parasitic diode
The EL device according to claim 1, wherein
Drive .
フィルードで異なる極性の駆動電圧を印加するようにし
たEL素子の駆動装置において、 第1、第2の電源(1、10)と、 前記第1の電源(1)の陽極と基準電圧の接続を開閉す
る第1のスイッチング手段(2)と、 前記第2の電源(10)の陽極と前記第1の電源の陰極
の接続を開閉する第2のスイッチング手段(3)とを備
え、 前記第1、第2のスイッチング手段は、制御信号に応じ
て択一的にオン作動するようになっており、 前記第1のスイッチング手段がオフで前記第2のスイッ
チング手段がオンしている正のフィールド時に、前記第
1の電源の陽極とEL素子の一方の電極を接続して前記
EL素子の一方の電極に正極性の走査電圧を印加し、こ
の後、前記第1の電源の陰極と前記EL素子の一方の電
極(201、301…)を接続して前記EL素子に蓄積
された電荷を前記第2のスイッチング手段を介して放電
させ、また前記第1のスイッチング手段がオンで前記第
2のスイッチング手段がオフしている負のフィールド時
に、前記第1の電源の陰極と前記EL素子の一方の電極
を接続して前記EL素子の一方の電極に負極性の走査電
圧を印加し、この後、前記電源の陽極と前記EL素子の
一方の電極を接続して前記EL素子に蓄積された電荷を
前記第1のスイッチング手段を介して放電させる第1の
駆動回路(20、30)と、 前記第2の電源の陽極の電圧を用いて前記EL素子の他
方の電極(401、402…)にデータ電圧を出力する
第2の駆動回路(40)とを備えたことを特徴とするE
L素子の駆動装置。 6. An EL element arranged in a matrix has positive and negative
Apply drive voltages of different polarities in the field.
And a connection between the first and second power supplies (1, 10) and the anode of the first power supply (1) and a reference voltage.
First switching means (2), an anode of the second power supply (10) and a cathode of the first power supply
Second switching means (3) for opening and closing the connection of
For example, the first, second switching means, in response to the control signal
Alternatively, the second switch is turned on when the first switching means is turned off.
When the positive field is turned on when the
1 by connecting the anode of the power supply and one electrode of the EL element.
A positive scanning voltage is applied to one electrode of the EL element,
After that, the cathode of the first power supply and one of the EL elements
Connect the poles (201, 301 ...) and store in the EL element
Discharged through the second switching means.
And when the first switching means is on, the
At the time of the negative field where the switching means 2 is off
A cathode of the first power supply and one electrode of the EL element;
And a negative scanning electrode is applied to one electrode of the EL element.
Pressure and then the anode of the power supply and the EL element
By connecting one of the electrodes, the charge stored in the EL element is
A first discharging means for discharging through the first switching means;
A driving circuit (20, 30) and the other of the EL element using the voltage of the anode of the second power supply.
Output a data voltage to the other electrode (401, 402 ...)
E comprising a second drive circuit (40).
Drive device for L element.
の陽極と陰極から電圧供給ラインを介して電圧が供給さ
れるドライバICで構成されていることを特徴とする請
求項6に記載のEL素子の駆動装置。 7. The first power supply circuit according to claim 1, wherein the first drive circuit comprises a first power supply.
Voltage is supplied from the anode and cathode through the voltage supply line.
And a driver IC.
The driving device for an EL element according to claim 6.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20634495A JP2897695B2 (en) | 1995-08-11 | 1995-08-11 | EL device driving device |
US08/675,672 US5847516A (en) | 1995-07-04 | 1996-07-03 | Electroluminescent display driver device |
US08/855,396 US6121943A (en) | 1995-07-04 | 1997-05-13 | Electroluminescent display with constant current control circuits in scan electrode circuit |
US09/204,169 US6064158A (en) | 1995-07-04 | 1998-12-03 | Electroluminescent display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20634495A JP2897695B2 (en) | 1995-08-11 | 1995-08-11 | EL device driving device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0954565A JPH0954565A (en) | 1997-02-25 |
JP2897695B2 true JP2897695B2 (en) | 1999-05-31 |
Family
ID=16521754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20634495A Expired - Lifetime JP2897695B2 (en) | 1995-07-04 | 1995-08-11 | EL device driving device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2897695B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867755B2 (en) * | 2000-04-28 | 2005-03-15 | Yazaki Corporation | Device and method for driving EL device |
KR100515330B1 (en) | 2003-01-29 | 2005-09-15 | 삼성에스디아이 주식회사 | Plasma display panel and driving apparatus and method thereof |
EP1746567A4 (en) * | 2004-04-21 | 2008-07-30 | Bridgestone Corp | Information display device drive method and information display device using the same |
JP4984021B2 (en) * | 2005-09-30 | 2012-07-25 | 株式会社デンソー | Display device drive circuit |
JP5012422B2 (en) * | 2007-10-31 | 2012-08-29 | 株式会社デンソー | Display device |
-
1995
- 1995-08-11 JP JP20634495A patent/JP2897695B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0954565A (en) | 1997-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5847516A (en) | Electroluminescent display driver device | |
US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
US4864182A (en) | Driving circuit for thin film EL display device | |
TWI248052B (en) | Capacitive load drive circuit and plasma display apparatus | |
US6121943A (en) | Electroluminescent display with constant current control circuits in scan electrode circuit | |
US20030141823A1 (en) | Display panel drive circuit and plasma display | |
JP4081912B2 (en) | Display device | |
JP2000356973A (en) | Driving circuit for display device | |
JP2000122610A (en) | Load driving device and el element driving device | |
JP2897695B2 (en) | EL device driving device | |
JP2914234B2 (en) | EL display device | |
JP3039378B2 (en) | EL display device | |
JP4406969B2 (en) | EL display device | |
JP4790895B2 (en) | Drive method and drive device for organic EL display device | |
JP3598650B2 (en) | EL display device | |
JP3301379B2 (en) | EL display device | |
JP2571766B2 (en) | Matrix display panel | |
JP2000066631A (en) | Display panel driver | |
JPH0620318Y2 (en) | Driving circuit for thin film EL display device | |
JP2672295B2 (en) | Matrix type display panel drive circuit | |
JPH0654415B2 (en) | Driving circuit for thin film EL display device | |
JPH05333815A (en) | Driving method for display device | |
JP2628758B2 (en) | Display device | |
JP5012422B2 (en) | Display device | |
JPH0748134B2 (en) | Driving circuit for thin film EL display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |