JPH0770940B2 - Variable capacity device - Google Patents

Variable capacity device

Info

Publication number
JPH0770940B2
JPH0770940B2 JP19900387A JP19900387A JPH0770940B2 JP H0770940 B2 JPH0770940 B2 JP H0770940B2 JP 19900387 A JP19900387 A JP 19900387A JP 19900387 A JP19900387 A JP 19900387A JP H0770940 B2 JPH0770940 B2 JP H0770940B2
Authority
JP
Japan
Prior art keywords
capacitance
switch
circuit
basic
common terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19900387A
Other languages
Japanese (ja)
Other versions
JPS6442906A (en
Inventor
博一 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19900387A priority Critical patent/JPH0770940B2/en
Publication of JPS6442906A publication Critical patent/JPS6442906A/en
Publication of JPH0770940B2 publication Critical patent/JPH0770940B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Filters And Equalizers (AREA)
  • Electronic Switches (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、無線機や発振装置に用いるスイッチをオン
・オフすることにより容量値を切り換える可変容量装置
に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable capacitance device that switches a capacitance value by turning on / off a switch used in a radio device or an oscillator.

〔従来の技術〕[Conventional technology]

第3図は従来の可変容量装置の基本回路を示す回路図で
あり、図において、1は入力信号を反転するインバー
タ、2は基板に設けられたスイッチとしてのPチャンネ
ルトランジスタ、3はスイッチとしてのNチャンネルト
ランジスタで、Nチャンネルトランジスタ3のゲートお
よびゲート配線8に“H"レベルの信号を入力すると、N
チャンネルトランジスタ3のソースまたは拡散層16とこ
の拡散層16の端部17との間の抵抗値が下がり、ショート
状態になる。また、ゲート配線8に“L"レベルの信号を
入力すると、その抵抗値が大きくなり、スイッチ断の状
態になる。Pチャンネルトランジスタ2の動作は、上記
とは逆で、Pチャンネルトランジスタ2のゲートおよび
ゲート配線11に“H"レベルの信号を入力するとスイッチ
断の状態になり、“L"レベルの信号を入力するとショー
ト状態になる。
FIG. 3 is a circuit diagram showing a basic circuit of a conventional variable capacitance device, in which 1 is an inverter for inverting an input signal, 2 is a P-channel transistor as a switch provided on a substrate, and 3 is a switch. When an "H" level signal is input to the gate of the N-channel transistor 3 and the gate wiring 8 in the N-channel transistor, N
The resistance value between the source of the channel transistor 3 or the diffusion layer 16 and the end portion 17 of the diffusion layer 16 decreases, and a short-circuit state occurs. Further, when an "L" level signal is input to the gate wiring 8, its resistance value increases and the switch is turned off. The operation of the P-channel transistor 2 is the reverse of the above. When the “H” level signal is input to the gate of the P-channel transistor 2 and the gate wiring 11, the switch is disconnected, and when the “L” level signal is input. It becomes a short state.

4は容量(コンデンサ)で、ポリシリコン9を誘電体と
してアルミ電極10と基板との間に作られる。5はポリシ
リコン9の電位を、後述の負電圧電源端子に印加するた
めのアルミ配線、6は上記各トランジスタ2,3の接続,
切断を行なわせる“L"または“H"レベルの制御信号を印
加する制御端子、7はコモン端子、8は上記のゲートお
よびゲート配線、9は誘電体としての上記のポリシリコ
ン、10は上記のアルミ電極、11は上記のゲートおよびゲ
ート配線、12は半導体基板のN領域(N層)、13はP領
域(P層)、14はアルミ配線5とポリシリコン9との接
続コンタクト、15は、トランジスタと配線の接続コンタ
クト、16はNチャンネルトランジスタ3のソースまたド
レイン領域(拡散層)、17はこのソースまたはドレイン
領域の上記端部、18はPチャンネルトランジスタ2のソ
ースまたはドレイン領域、19はこのソースまたはドレイ
ン領域の端部である。
Reference numeral 4 is a capacitor, which is formed between the aluminum electrode 10 and the substrate by using the polysilicon 9 as a dielectric. 5 is an aluminum wiring for applying the potential of the polysilicon 9 to a negative voltage power supply terminal which will be described later, 6 is a connection between the above transistors 2 and 3,
A control terminal for applying a control signal of "L" or "H" level for cutting, 7 is a common terminal, 8 is the above gate and gate wiring, 9 is the above polysilicon as a dielectric, and 10 is the above An aluminum electrode, 11 is the above gate and gate wiring, 12 is an N region (N layer) of the semiconductor substrate, 13 is a P region (P layer), 14 is a connection contact between the aluminum wiring 5 and the polysilicon 9, and 15 is A connection contact between a transistor and a wiring, 16 is a source or drain region (diffusion layer) of the N-channel transistor 3, 17 is the end of the source or drain region, 18 is a source or drain region of the P-channel transistor 2, and 19 is this. It is the edge of the source or drain region.

また、第4図は第3図に示した可変容量装置を構成する
基本回路の等価回路であり、第3図に示したものと同一
の回路部分には同一符号を付して、その重複する説明を
省略する。
Further, FIG. 4 is an equivalent circuit of the basic circuit constituting the variable capacitance device shown in FIG. 3, and the same circuit parts as those shown in FIG. The description is omitted.

また、第5図は第3図に示す基本回路と同様の複数の基
本回路21〜24を、同一基板内に並設した従来の可変容量
装置を示す。同図において、25はNチャンネルトランジ
スタ3および容量4を含むP領域における容量の基準
点、つまり基準容量点で、負電圧電位に固定されてい
る。26はN領域における基準容量点で、正電圧電位に固
定されている。また、6a〜6dは各基本回路21〜24のスイ
ッチ制御端子である。
Further, FIG. 5 shows a conventional variable capacitance device in which a plurality of basic circuits 21 to 24 similar to the basic circuit shown in FIG. 3 are arranged side by side on the same substrate. In the figure, reference numeral 25 is a capacitance reference point in the P region including the N-channel transistor 3 and the capacitance 4, that is, a reference capacitance point, which is fixed to a negative voltage potential. Reference numeral 26 is a reference capacitance point in the N region, which is fixed to a positive voltage potential. Further, 6a to 6d are switch control terminals of the respective basic circuits 21 to 24.

なお、電源(正電圧電源、負電圧電源)、アース端子
は、電子回路において、交流的に無視できる低インピー
ダンスで交流的にショートされているので、この端子か
ら隣接する基本回路と等しい距離にあって、基本回路上
の容量(コンデンサの容量値)の基準点が、上記の基準
容量点である。
Since the power supply (positive voltage power supply, negative voltage power supply) and the ground terminal are AC short-circuited in the electronic circuit with a low impedance that can be neglected AC, they are at the same distance from the adjacent basic circuit. The reference point of the capacitance (capacitor capacitance value) on the basic circuit is the above reference capacitance point.

31はポリシリコン9および基準容量点の電位を固定する
ための負電圧電源端子、32は基本回路21のコモン端子7
に継がるコモン端子で、スイッチ制御端子6a〜6dの制御
信号により、このコモン端子32の容量を変えるようにし
てある。33は基準容量点26の電位を固定する正電圧電源
端子、34はコモン端子32に接続された容量で、各トラン
ジスタ2,3がオフ時の、可変容量装置におけるコモン端
子32側の寄生容量を含む容量である。なお、第3図〜第
5図に記載の可変容量装置は、コモン端子7を介して他
の回路と接続される。
31 is a negative voltage power supply terminal for fixing the potentials of the polysilicon 9 and the reference capacitance point, and 32 is a common terminal 7 of the basic circuit 21.
The common terminal is connected to the switch control terminals 6a to 6d, and the capacity of the common terminal 32 is changed. 33 is a positive voltage power supply terminal for fixing the potential of the reference capacitance point 26, 34 is a capacitance connected to the common terminal 32, and is a parasitic capacitance on the common terminal 32 side in the variable capacitance device when the transistors 2 and 3 are off. It is the capacity including. The variable capacitance device shown in FIGS. 3 to 5 is connected to other circuits via the common terminal 7.

次に動作について説明する。第3図および第4図におい
て、いまスイッチ制御端子6に“L"レベルの信号が印加
された場合には、インバータ1の出力は“H"レベルとな
り、Nチャンネルトランジスタ3のゲートおよびゲート
配線が“H"レベルになり、Pチャンネルトランジスタ2
のゲートおよびゲート配線11が“L"レベルになり、各ト
ランジスタ2,3はショート状態となり、容量4がこのス
イッチ回路を通しコモン端子7に接続される。
Next, the operation will be described. In FIG. 3 and FIG. 4, when the “L” level signal is applied to the switch control terminal 6, the output of the inverter 1 becomes “H” level, and the gate of the N-channel transistor 3 and the gate wiring are It goes to "H" level and P-channel transistor 2
The gate and the gate wiring 11 become "L" level, the transistors 2 and 3 are short-circuited, and the capacitor 4 is connected to the common terminal 7 through this switch circuit.

逆に、スイッチ制御端子に“H"レベルの信号が印加され
ると、Pチャンネルトランジスタ2のゲートおよびゲー
ト配線11に“H"レベルの信号が、またNチャンネルトラ
ンジスタ3のゲートおよびゲート配線8には“L"レベル
の信号がそれぞれ印加される。このため、スイッチ回路
がオフ状態となって、容量がコモン端子7に接続されな
い。
On the contrary, when the "H" level signal is applied to the switch control terminal, the "H" level signal is applied to the gate and gate wiring 11 of the P-channel transistor 2 and to the gate and gate wiring 8 of the N-channel transistor 3. Is applied with an "L" level signal. Therefore, the switch circuit is turned off and the capacitance is not connected to the common terminal 7.

いま、この可変容量装置の基本回路21における上記ショ
ート状態およびオフ状態での変化容量値は、各トランジ
スタ2,3の寄生容量C2-21,C3-21および容量4の容量C
4-21を加えた容量C21となる。すなわち、下式のように
なる。
Now, the variable capacitance value in the basic circuit 21 of this variable capacitance device in the short-circuited state and the off-state is the parasitic capacitances C 2-21 and C 3-21 of the transistors 2 and 3 and the capacitance C of the capacitance 4.
It becomes the capacity C 21 which added 4-21 . That is, it becomes like the following formula.

C21=C2-21+C3-21+C4-21 第5図では、第3図に示した基本回路21と同様の基本回
路22〜24を同一基板内に並設してあり、コモン端子32の
コモン端子容量を、各スイッチ制御端子6a〜6dに入力す
る“H"レベルまたは“L"レベルの印加信号に応じて取り
出している。例えば、基本回路21,22,23がオンの場合に
は、コモン端子容量は、 CC1=C34+C21+C22+C23 ……(1) で、基本回路21のみがオンの場合には、コモン端子容量
は、 CC2=C34+C21 となり、容量変化量はC22+C23となる。
C 21 = C 2-21 + C 3-21 + C 4-21 In FIG. 5, basic circuits 22 to 24 similar to the basic circuit 21 shown in FIG. 32 common terminal capacities are taken out according to the “H” level or “L” level applied signals input to the switch control terminals 6a to 6d. For example, when the basic circuits 21, 22, and 23 are on, the common terminal capacitance is C C1 = C 34 + C 21 + C 22 + C 23 (1), and when only the basic circuit 21 is on, The common terminal capacitance is C C2 = C 34 + C 21 , and the capacitance change amount is C 22 + C 23 .

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

従来の可変容量装置は以上のように構成されているの
で、各基本回路21〜24の容量C21〜C24は、基準容量点2
5,26を基準に設定しているが、これらが各基本回路21〜
24の半導体チップ内の抵抗を介して接続されているた
め、容量値の基準は基準容量点25,26から各基本回路21
〜24までの距離に比例し、各基本回路21〜24が同一で
も、上記距離の違いにより容量値が異なるという問題点
があった。
Since the conventional variable capacity device is configured as described above, the capacities C 21 to C 24 of the basic circuits 21 to 24 are the reference capacity points 2 respectively.
Although set based on 5,26, these are basic circuits 21 ~
Since the capacitors are connected via the resistors in the 24 semiconductor chips, the reference of the capacitance value is from the reference capacitance points 25 and 26 to each basic circuit 21.
There is a problem that the capacitance value is different due to the difference in the distance, even if the basic circuits 21 to 24 are the same, in proportion to the distance to.

すなわち、これを第6図に等価的に示す回路図について
説明すると、基本回路の容量値C21は、 となり、基本回路21,22が同一の場合、C21′=C22′で
あるため、C22=C21となる。一方、基本回路23の容量値
C23は、 となり、C21′=C23′でも、C21≠C23となる。
That is, when explaining the circuit diagram equivalently shown in FIG. 6, the capacitance value C 21 of the basic circuit is When the basic circuits 21 and 22 are the same, C 21 ′ = C 22 ′, and therefore C 22 = C 21 . On the other hand, the capacitance value of the basic circuit 23
C 23 is Therefore, even if C 21 ′ = C 23 ′, C 21 ≠ C 23 .

つまり、上記のように基本回路と基準容量点との距離の
違いにより、容量値が異なるという問題点があった。
That is, there is a problem in that the capacitance value is different due to the difference in the distance between the basic circuit and the reference capacitance point as described above.

この発明は上記のような問題点を解消するためになされ
たものであり、各々の基本回路と基準容量点との距離を
同一にすることにより容量値を一定に維持できる可変容
量装置を得ることを目的とする。
The present invention has been made to solve the above problems, and to obtain a variable capacitance device capable of maintaining a constant capacitance value by making the distance between each basic circuit and the reference capacitance point the same. With the goal.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る可変容量装置は、複数ある基本回路のそ
れぞれに対し、各基本回路のトランジスタのオンまたは
オフ時の容量変化が等しくなる等距離の位置に、基準容
量点を配置するようにしたものである。
In the variable capacitance device according to the present invention, a reference capacitance point is arranged for each of a plurality of basic circuits at equidistant positions where the capacitance changes when the transistors of each basic circuit are turned on or off are equal. Is.

〔作用〕[Action]

この発明における基準容量点は、いずれの基本回路に対
しても等距離となる同一半導体チップ(基板)上の位置
に1つまたは2つ以上位置することにより、各基本回路
のトランジスタであるスイッチがオン,オフすることに
よる容量変化、特にコモン端子における容量変化を、各
基本回路ごとに等しくしかも高精度に設定できるように
作用する。
In the present invention, one or two or more reference capacitance points are located at positions on the same semiconductor chip (substrate) that are equidistant to any of the basic circuits, so that the switches, which are transistors of each basic circuit, are It acts so that the capacitance change due to turning on and off, especially the capacitance change at the common terminal, can be set equally and highly accurately for each basic circuit.

〔実施例〕〔Example〕

以下に、この発明の一実施例を図について説明する。第
1図において、46〜49は第3図に示した基本回路21と同
一構成の基本回路で、これらの内部回路は、第3図中、
C−D線を中心として左右対称の構成(パターン)とな
っている。そして、これらの各基本回路46〜49のそれぞ
れに対して、等距離となる位置に、基準容量点50〜53を
それぞれ配置してあり、これにより、各基本回路46〜49
を構成するスイッチ(半導体スイッチ)としてのトラン
ジスタがオン,オフするときに変化する容量変化を、す
べての基本回路について等しくするようになっている。
ここで、41〜44はスイッチ制御端子、45はコモン端子、
54は正電圧電源端子、55は負電圧電源端子である。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 46 to 49 are basic circuits having the same structure as the basic circuit 21 shown in FIG. 3, and these internal circuits are shown in FIG.
The structure (pattern) is symmetrical with respect to the line C-D. Then, reference capacitance points 50 to 53 are arranged at positions equidistant from each of these basic circuits 46 to 49, respectively.
The capacitance change that changes when a transistor as a switch (semiconductor switch) that configures is turned on and off is made equal for all basic circuits.
Here, 41 to 44 are switch control terminals, 45 is a common terminal,
54 is a positive voltage power supply terminal and 55 is a negative voltage power supply terminal.

ここで、等距離とは基準容量点から基本回路間の距離が
等しいことを示す。電気的には基準容量点「半導体の場
合、半導体基板に穴を開けた点で基板(バルク)との接
続点」と、基板回路内のコンデンサ(容量値)の基準容
量点側電極間が電気的にインピーダンスが等しいことを
示す。
Here, equidistant means that the distance between the basic circuit and the basic circuit is equal. Electrically, in the case of a semiconductor, in the case of a semiconductor, there is an electrical connection between the substrate (bulk) connection point at the point where a hole is made in the semiconductor substrate and the reference capacitance point side electrode of the capacitor (capacitance value) in the substrate circuit. It shows that the impedances are equal.

また、上記基本回路および基準容量点は、シリコンまた
はガリウム砒素基板上に容易に精度良く作ることができ
る集積回路を中心とするものであるが、集積回路以外で
も例えば、第1図、第2図に示す基本回路を1枚の基板
上に構成した場合、このプリント基板上で配線すること
により、集積回路と同様の等価回路となり、同様の効果
を得ることができる。
The basic circuit and the reference capacitance point are mainly integrated circuits that can be easily and accurately formed on a silicon or gallium arsenide substrate. However, other than the integrated circuits, for example, FIGS. When the basic circuit shown in (1) is formed on one board, wiring is performed on this printed board to form an equivalent circuit similar to an integrated circuit, and similar effects can be obtained.

次に作用につい述べる。第1図に示す基本回路46〜49の
それぞれは、これらのトランジスタや容量などの回路部
分から、同一電位にある各基準容量点50〜53のそれぞれ
に対して同一距離にあるため、同一チップ内のバルク抵
抗は同一値となる。従って、基本回路46〜49のそれぞれ
が同一構成をとれば、これらが同一チップ内のどの位置
にあっても、各基準容量点にもとづいて同一容量値を設
定できる。この結果、上記トランジスタがオンまたはオ
フするときに変化する容量値も、各基本回路ごとに等し
くしかも高精度に設定できる。
Next, the operation will be described. Since each of the basic circuits 46 to 49 shown in FIG. 1 is at the same distance from each of the reference capacitance points 50 to 53 at the same potential from the circuit portion such as these transistors and capacitors, the same circuit is provided in the same chip. Have the same bulk resistance. Therefore, if each of the basic circuits 46 to 49 has the same configuration, the same capacitance value can be set based on each reference capacitance point regardless of where they are located in the same chip. As a result, the capacitance value that changes when the transistor is turned on or off can be set equally and highly accurately for each basic circuit.

また、各基本回路46〜49のそれぞれの構成が左右対称で
ない場合に、例えば、第1図において、基本回路46,47
をA−B線に対して対称となるように、回路を構成すれ
ばよい。
When the respective basic circuits 46 to 49 are not symmetrically arranged, for example, in FIG.
The circuit may be configured so that is symmetrical with respect to the line AB.

第2図はこの発明の他の実施例を示す。これによれば、
基本回路46以外の3つの基本回路47〜49を共通のスイッ
チ制御端子56に接続することにより、1つの基本回路46
に比べて3倍の容量値を精度良く容量制御を行なうこと
ができる。
FIG. 2 shows another embodiment of the present invention. According to this
By connecting three basic circuits 47 to 49 other than the basic circuit 46 to the common switch control terminal 56, one basic circuit 46
It is possible to accurately control the capacity with a capacity value three times larger than that of

なお、上記基本回路は第4図に示したものと同様の回路
構成を採用できるものであり、互いに相補特性のPチャ
ンネルトランジスタ2とNチャンネルトランジスタ3の
スイッチの共通な一方の端子をコモン端子7に接続し、
共通な他方の端子にコンデンサ4を接続したものとする
ことができる。また、このほかにPチャンネルトランジ
スタ2およびNチャンネルトランジスタ3のいずれか一
方を半導体スイッチとして用い、これの一方の端子を基
準電圧が印加されるコモン端子7に接続し、他方の端子
にコンデンサ4を接続したものとすることができる。そ
して、これらの各トランジスタ2,3をオン・オフするこ
とによって容量制御を行なうことができる。
The above basic circuit can employ the same circuit configuration as that shown in FIG. 4, and one common terminal of the switches of the P-channel transistor 2 and the N-channel transistor 3 having complementary characteristics is connected to the common terminal 7. Connect to
It is possible to connect the capacitor 4 to the other common terminal. In addition, one of the P-channel transistor 2 and the N-channel transistor 3 is used as a semiconductor switch, one terminal of which is connected to the common terminal 7 to which a reference voltage is applied, and the other terminal is connected to the capacitor 4. It can be connected. The capacitance can be controlled by turning on / off each of these transistors 2 and 3.

また、上記容量4はスイッチとしてのPチャンネルトラ
ンジスタ2やNチャンネルトランジスタ3に、上記のよ
うに直列接続したり、図示しないが並列接続したりある
いは2個を直並列接続したりすることもできる。
Further, the capacitance 4 can be connected in series to the P-channel transistor 2 or the N-channel transistor 3 as a switch as described above, or can be connected in parallel (not shown) or can be connected in series-parallel.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明によれば、複数ある基本回路の
それぞれに対して、各基本回路のスイッチのオンまたは
オフ時の容量変化が等しくなる等距離の位置に、基準容
量点を配置するように構成したので、上記スイッチのオ
ンまたはオフ時における容量変化を各基本回路ごとに等
しくすることができ、容量値精度の高い可変容量装置が
得られ、動作の安定した無線機や発振装置を作ることが
できるものが得られる効果がある。
As described above, according to the present invention, the reference capacitance points are arranged at equidistant positions with respect to each of the plurality of basic circuits so that the capacitance changes when the switches of the respective basic circuits are turned on or off are equal. Since it is configured as described above, it is possible to equalize the capacitance change when the above switch is turned on or off for each basic circuit, and obtain a variable capacitance device with high capacitance value accuracy, and make a radio device or an oscillation device with stable operation. There is an effect that what can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例による可変容量装置を示す
ブロック接続図、第2図はこの発明の他の実施例を示す
ブロック接続図、第3図は従来およびこの発明で用いら
れる基本回路の構成図、第4図は基本回路の等価回路
図、第5図は従来の可変容量装置を示す構成図、第6図
は第5図の等価回路図である。 2,3はスイッチ(半導体スイッチ)、4は容量、46〜49
は基本回路、50〜53は基準容量点。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block connection diagram showing a variable capacitance device according to an embodiment of the present invention, FIG. 2 is a block connection diagram showing another embodiment of the present invention, and FIG. 3 is a basic circuit used in the prior art and the present invention. FIG. 4, FIG. 4 is an equivalent circuit diagram of a basic circuit, FIG. 5 is a block diagram showing a conventional variable capacitance device, and FIG. 6 is an equivalent circuit diagram of FIG. 2, 3 are switches (semiconductor switches), 4 are capacitors, 46-49
Is the basic circuit, 50 to 53 are the reference capacity points. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】回路を接続または切断するスイッチおよび
このスイッチに接続された容量とからなる基本回路を複
数個並列接続し、上記容量の基準となる正電圧電源また
は負電圧電源の設定電位に固定した基準容量点を有する
可変容量装置において、上記スイッチの接続または切断
による容量変化が上記各基本回路ごとに等しくするよう
に、上記各基本回路に対して基準容量点を等距離の位置
に配置したことを特徴とする可変容量装置。
1. A plurality of basic circuits each consisting of a switch for connecting or disconnecting a circuit and a capacitor connected to the switch are connected in parallel and fixed to a set potential of a positive voltage power source or a negative voltage power source serving as a reference of the capacitance. In the variable capacitance device having the reference capacitance point, the reference capacitance point is arranged at an equal distance position with respect to each of the basic circuits so that the capacitance change due to the connection or disconnection of the switch is equal for each of the basic circuits. A variable capacitance device characterized in that
【請求項2】上記スイッチを半導体スイッチとしたこと
を特徴とする特許請求の範囲第1項記載の可変容量装
置。
2. The variable capacitance device according to claim 1, wherein the switch is a semiconductor switch.
【請求項3】基本回路および基準容量点を集積回路で構
成したことを特徴とする特許請求の範囲第1項記載の可
変容量装置。
3. The variable capacitance device according to claim 1, wherein the basic circuit and the reference capacitance point are formed by an integrated circuit.
【請求項4】スイッチが相補特性を有し、かつ互いに並
列接続された2つの半導体スイッチからなり、各半導体
スイッチの共通な一方の端子がコモン端子に接続され、
共通な他方の端子には所定容量のコンデンサが接続され
ていることを特徴とする特許請求の範囲第1項記載の可
変容量装置。
4. The switch is composed of two semiconductor switches having complementary characteristics and connected in parallel with each other, and one common terminal of each semiconductor switch is connected to a common terminal.
The variable capacitance device according to claim 1, wherein a capacitor having a predetermined capacitance is connected to the other common terminal.
【請求項5】スイッチが1つの半導体スイッチからな
り、これの一方の端子が基準電圧が印加されるコモン端
子に接続され、他方の端子にコンデンサが接続されてい
ることを特徴とする特許請求の範囲第1項記載の可変容
量装置。
5. The switch comprises one semiconductor switch, one terminal of which is connected to a common terminal to which a reference voltage is applied, and the other terminal of which is connected a capacitor. A variable capacitance device according to claim 1.
JP19900387A 1987-08-11 1987-08-11 Variable capacity device Expired - Fee Related JPH0770940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19900387A JPH0770940B2 (en) 1987-08-11 1987-08-11 Variable capacity device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19900387A JPH0770940B2 (en) 1987-08-11 1987-08-11 Variable capacity device

Publications (2)

Publication Number Publication Date
JPS6442906A JPS6442906A (en) 1989-02-15
JPH0770940B2 true JPH0770940B2 (en) 1995-07-31

Family

ID=16400484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19900387A Expired - Fee Related JPH0770940B2 (en) 1987-08-11 1987-08-11 Variable capacity device

Country Status (1)

Country Link
JP (1) JPH0770940B2 (en)

Also Published As

Publication number Publication date
JPS6442906A (en) 1989-02-15

Similar Documents

Publication Publication Date Title
US6255852B1 (en) Current mode signal interconnects and CMOS amplifier
US20080012640A1 (en) Unilateralized amplifier
US7495529B2 (en) Phase shift circuit, high frequency switch, and phase shifter
JP3745901B2 (en) Switch circuit using MESFET
JPH02168715A (en) Driver circuit device
JPH0365016B2 (en)
EP1840913A1 (en) Capacitor and electronic circuit
US6064253A (en) Multiple stage self-biasing RF transistor circuit
JPS63238713A (en) Delay circuit
JPH11298295A (en) Unbalance-balance converter and balanced mixer
EP0398331B1 (en) Oscillator circuit incorporated in a semiconductor circuit
JP2000124770A (en) Filter circuit
US5517140A (en) Sample and hold circuit
US6380644B1 (en) Switching circuitry providing improved signal performance at high frequencies and method of operation thereof
JPH0770940B2 (en) Variable capacity device
JP3940063B2 (en) Variable capacitance element and integrated circuit incorporating variable capacitance element
US5796148A (en) Integrated circuits
JPH08213893A (en) Semiconductor integrated circuit
JP2792849B2 (en) Variable capacitance device in semiconductor integrated circuit
JPS6062153A (en) Resistive gate type field effect transistor logic circuit
US4578629A (en) Monolithic microwave "split load" phase inverter for push-pull monolithic FET amplifier circuits
JP2003037458A (en) Differential amplifier circuit
JPH0766609A (en) Impedance matching circuit
JP2852051B2 (en) Complementary clock donand circuit
JP2001274327A (en) Capacitor circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees