JPH0769391B2 - 論理回路シミユレ−シヨン装置 - Google Patents
論理回路シミユレ−シヨン装置Info
- Publication number
- JPH0769391B2 JPH0769391B2 JP61304642A JP30464286A JPH0769391B2 JP H0769391 B2 JPH0769391 B2 JP H0769391B2 JP 61304642 A JP61304642 A JP 61304642A JP 30464286 A JP30464286 A JP 30464286A JP H0769391 B2 JPH0769391 B2 JP H0769391B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pld
- module
- circuit module
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路モジュールを用いて大規模回路の動
作を確認するための論理回路シミュレーション装置に関
するものである。
作を確認するための論理回路シミュレーション装置に関
するものである。
従来の論理回路シミュレーション装置としては、コンピ
ュータを用いてソフトウェア的に行なうソフトウェア・
シミュレータや、汎用のハードウェア・シミュレータで
高速化したもの、実装機をモデルとした専用の装置によ
るシミュレータ等が用いられている。一般に使用されて
いるソフトウェア・シミュレータにおいては、大きな回
路や長いユニット・タイムのシミュレーションにはかな
りの時間と計算費用を要し、またタイミング等において
実際との対応が十分でない面がある。また、入力・出力
の処理を計算機で行ない、演算部分をハードウェア化し
て高速化した汎用のハードウェア・シミュレータは、高
速ではあるが非常に高価である。そして、さらに別途ブ
レッド・ボードを作って、それで回路を組んだ専用ボー
ドで実際の動作を確認する。また、ソフトウェア・シミ
ュレーションで確認後、プログラマブル・ロジック・デ
バイス（Programmable Logic Device,以下「PLD」とい
う）等を用いてそのシミュレーション結果をもとにコー
ドを発生し、それをPLDに書き込み、ユーザの実機で確
認することも行なわれている。しかし、上述したような
方法では、必要な装置を製作するコストが高く、開発期
間も長くなる。
ュータを用いてソフトウェア的に行なうソフトウェア・
シミュレータや、汎用のハードウェア・シミュレータで
高速化したもの、実装機をモデルとした専用の装置によ
るシミュレータ等が用いられている。一般に使用されて
いるソフトウェア・シミュレータにおいては、大きな回
路や長いユニット・タイムのシミュレーションにはかな
りの時間と計算費用を要し、またタイミング等において
実際との対応が十分でない面がある。また、入力・出力
の処理を計算機で行ない、演算部分をハードウェア化し
て高速化した汎用のハードウェア・シミュレータは、高
速ではあるが非常に高価である。そして、さらに別途ブ
レッド・ボードを作って、それで回路を組んだ専用ボー
ドで実際の動作を確認する。また、ソフトウェア・シミ
ュレーションで確認後、プログラマブル・ロジック・デ
バイス（Programmable Logic Device,以下「PLD」とい
う）等を用いてそのシミュレーション結果をもとにコー
ドを発生し、それをPLDに書き込み、ユーザの実機で確
認することも行なわれている。しかし、上述したような
方法では、必要な装置を製作するコストが高く、開発期
間も長くなる。
第４図は、従来のPLD書込みシステムを示す系統図であ
る。このシステムにおいては、PLDライタ装置でPLDにデ
ータを書き込み、それを第５図に示す専用のユーザ・ボ
ード（従来の論理回路シミュレーション装置の一部を構
成する）へ差し込んで、その動作を確認する場合の装置
である。
る。このシステムにおいては、PLDライタ装置でPLDにデ
ータを書き込み、それを第５図に示す専用のユーザ・ボ
ード（従来の論理回路シミュレーション装置の一部を構
成する）へ差し込んで、その動作を確認する場合の装置
である。
第４図において、１は論理回路図、２は図形入力処理
部、３はキー入力装置、４はCPU・メモリ・入出力イン
タフェース等を含むコンピュータ本体、５は磁気固定デ
ィスク等の補助メモリ、６はグラフィック・ディスプレ
イ等の表示装置、７はフロッピーディスク、８は結果を
表示するプリンタ・プロッタ等の出力装置、９は論理接
続のデータをもとに変換して書き込むPLDライタ装置10
とコンピュータ本体４とを接続するインタフェース部、
11はPLDである。また第５図において、12は実機に備え
るユーザ・ボード、13はPLDが抜差しされるPLDソケット
部である。
部、３はキー入力装置、４はCPU・メモリ・入出力イン
タフェース等を含むコンピュータ本体、５は磁気固定デ
ィスク等の補助メモリ、６はグラフィック・ディスプレ
イ等の表示装置、７はフロッピーディスク、８は結果を
表示するプリンタ・プロッタ等の出力装置、９は論理接
続のデータをもとに変換して書き込むPLDライタ装置10
とコンピュータ本体４とを接続するインタフェース部、
11はPLDである。また第５図において、12は実機に備え
るユーザ・ボード、13はPLDが抜差しされるPLDソケット
部である。
このように構成されたPLD書込みシステムにおいては、
論理回路図１が図形入力処理部２を介してコンピュータ
本体４に入力される。この場合、キー入力装置３によっ
て各操作の命令が与えられる。補助メモリ５に蓄えられ
ている論理シミュレーション・プログラムが実行され、
この結果エラーがあると、論理回路図１または入力デー
タの異常なところを修正しながら、シミュレーションの
実行を繰返し行なう。通常、論理回路の動作条件として
クロック信号，入力信号が与えられると、出力信号とし
て予測される値が決まる。それで、もし論理回路の誤
り，入力ミス，設計の時の考え違いがあると、シミュレ
ーション結果は予想値と異なってくるので、これにより
以上の所を見つけていく。また、予想値とシミュレーシ
ョンによって得られたデータが一致すれば、シミュレー
ションは終了する。この結果をもとにPLDへの変換を行
ない、PLDライタ装置10のインタフェース部９を介してP
LDライタ装置10へデータが送られ、PLDライタ装置10に
備えられているPLD11に書き込まれる。データの書き込
まれたPLD11はユーザ・ボード12のPLDソケット部13にセ
ットされる。そして、ユーザの実機によって実際の動作
が正しいかどうか最終的に確認される。
論理回路図１が図形入力処理部２を介してコンピュータ
本体４に入力される。この場合、キー入力装置３によっ
て各操作の命令が与えられる。補助メモリ５に蓄えられ
ている論理シミュレーション・プログラムが実行され、
この結果エラーがあると、論理回路図１または入力デー
タの異常なところを修正しながら、シミュレーションの
実行を繰返し行なう。通常、論理回路の動作条件として
クロック信号，入力信号が与えられると、出力信号とし
て予測される値が決まる。それで、もし論理回路の誤
り，入力ミス，設計の時の考え違いがあると、シミュレ
ーション結果は予想値と異なってくるので、これにより
以上の所を見つけていく。また、予想値とシミュレーシ
ョンによって得られたデータが一致すれば、シミュレー
ションは終了する。この結果をもとにPLDへの変換を行
ない、PLDライタ装置10のインタフェース部９を介してP
LDライタ装置10へデータが送られ、PLDライタ装置10に
備えられているPLD11に書き込まれる。データの書き込
まれたPLD11はユーザ・ボード12のPLDソケット部13にセ
ットされる。そして、ユーザの実機によって実際の動作
が正しいかどうか最終的に確認される。
以上のような従来の論理回路シミュレーション装置に規
模の大きな論理回路を適用すると、１回のシミュレーシ
ョンにかなりの時間を要し、異常、そのシミュレーショ
ンを何回も繰返し行なわねばならないので、その計算機
費は増加し、シミュレーション期間が長くなる。また、
従来の論理回路シミュレーション装置においては、タイ
ミング等を実際の集積回路に近いものに合わせることが
困難である。動作の確認は、ブレット・ボードのトラン
ジスタ,IC等使ってボードを作り、実機で行なう必要が
あるが、この場合、そのボードや実機を作る費用・工数
をかなり要する。さらに、別途、高速でシミュレーショ
ンを行なうには、高価なコンピュータおよびハードウェ
ア・シミュレータを用いねばならないので、多額の投資
を要する。
模の大きな論理回路を適用すると、１回のシミュレーシ
ョンにかなりの時間を要し、異常、そのシミュレーショ
ンを何回も繰返し行なわねばならないので、その計算機
費は増加し、シミュレーション期間が長くなる。また、
従来の論理回路シミュレーション装置においては、タイ
ミング等を実際の集積回路に近いものに合わせることが
困難である。動作の確認は、ブレット・ボードのトラン
ジスタ,IC等使ってボードを作り、実機で行なう必要が
あるが、この場合、そのボードや実機を作る費用・工数
をかなり要する。さらに、別途、高速でシミュレーショ
ンを行なうには、高価なコンピュータおよびハードウェ
ア・シミュレータを用いねばならないので、多額の投資
を要する。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、仕様変更・修正が容易で高速に
リアルタイムのシミュレーションが可能な集積回路シミ
ュレーション装置を提供することにある。
の目的とするところは、仕様変更・修正が容易で高速に
リアルタイムのシミュレーションが可能な集積回路シミ
ュレーション装置を提供することにある。
このような目的を達成するために本発明は、集積回路モ
ジュールを用いて大規模回路の動作を確認するための集
積回路シミュレーション装置において、必要な集積回路
モジュールを指定するためのモジュール・コントロール
部と、指定された集積回路モジュールのPLDに大規模集
積回路の構成を示す論理仕様に対応するコード・データ
を書き込むPLDリード・ライト機能部と、集積回路モジ
ュールの基板の規定の端子を介して入力信号を任意に与
えるパルス発生部と、入力信号が与えられたときの出力
信号を直ちに検出・表示する表示装置とを設けるように
したものである。
ジュールを用いて大規模回路の動作を確認するための集
積回路シミュレーション装置において、必要な集積回路
モジュールを指定するためのモジュール・コントロール
部と、指定された集積回路モジュールのPLDに大規模集
積回路の構成を示す論理仕様に対応するコード・データ
を書き込むPLDリード・ライト機能部と、集積回路モジ
ュールの基板の規定の端子を介して入力信号を任意に与
えるパルス発生部と、入力信号が与えられたときの出力
信号を直ちに検出・表示する表示装置とを設けるように
したものである。
本発明に係わる論理回路シミュレーション装置は、大規
模回路をリアルタイムで高速にシミュレーションするこ
とができる。
模回路をリアルタイムで高速にシミュレーションするこ
とができる。
本発明に係わる論理回路シミュレーション装置は、PLD,
EPROM,RAM等規則的なICを含み多種のシリーズ化した集
積回路モジュールを選択的に付加できるように構成され
ている。そして本装置は、集積回路モジュールを選択
し、任意の大規模回路の構成を示す各種データからなる
論理仕様のコードをPLDに書き込み制御し、高速動作を
チェックする手段を用い、消去・再書込み・シミュレー
ションを行ないうるようにし、大規模の論理回路を高速
にリアルタイムでシミュレーションができ、仕様変更・
修正を直ちに行なえるようにしたものである。
EPROM,RAM等規則的なICを含み多種のシリーズ化した集
積回路モジュールを選択的に付加できるように構成され
ている。そして本装置は、集積回路モジュールを選択
し、任意の大規模回路の構成を示す各種データからなる
論理仕様のコードをPLDに書き込み制御し、高速動作を
チェックする手段を用い、消去・再書込み・シミュレー
ションを行ないうるようにし、大規模の論理回路を高速
にリアルタイムでシミュレーションができ、仕様変更・
修正を直ちに行なえるようにしたものである。
第１図は本発明に係わる論理回路シミュレーション装置
の一実施例を示す系統図である。第１図において、9aは
PLD機能インタフェース部、10aはPLDリード・ライト機
能部、20はパルス発生インタフェース部、21はCRTイン
タフェース部、22はパルス発生部、23は信号検出調整
部、24はPLDモジュールその他を含む集積回路モジュー
ル、25はモジュール・コントロール部、26はモジュール
選択キー部、27はパルス発生部22の出力信号が規定のピ
ンに対応するように接続を定めるピン指定部、28は指定
された集積回路モジュールを選ぶ集積回路モジュール選
択部である。また第１図において第４図と同一部分又は
相当部分には同一符号が付してある。
の一実施例を示す系統図である。第１図において、9aは
PLD機能インタフェース部、10aはPLDリード・ライト機
能部、20はパルス発生インタフェース部、21はCRTイン
タフェース部、22はパルス発生部、23は信号検出調整
部、24はPLDモジュールその他を含む集積回路モジュー
ル、25はモジュール・コントロール部、26はモジュール
選択キー部、27はパルス発生部22の出力信号が規定のピ
ンに対応するように接続を定めるピン指定部、28は指定
された集積回路モジュールを選ぶ集積回路モジュール選
択部である。また第１図において第４図と同一部分又は
相当部分には同一符号が付してある。
第２図は集積回路モジュールの一例を示す系統図であ
る。第２図において、30はPLD、31は任意の容量のEPRO
M、32はPLD30とEPROM31のインタフェース部、33はPLD30
と任意のメモリ容量RAM34のインタフェース部、35はイ
ンタフェース部32,33を制御するインタフェースコント
ロール部、36は集積回路モジュール基板、37は入力端
子、38は出力端子である。
る。第２図において、30はPLD、31は任意の容量のEPRO
M、32はPLD30とEPROM31のインタフェース部、33はPLD30
と任意のメモリ容量RAM34のインタフェース部、35はイ
ンタフェース部32,33を制御するインタフェースコント
ロール部、36は集積回路モジュール基板、37は入力端
子、38は出力端子である。
第３図はCPUを含む集積回路モジュールの一例を示す系
統図である。第３図において、41はEPROM、42はRAM、43
はEPROM41とPLD45,46のインタフェース部、44はRAM42と
PLD46,47のインタフェース部、48はCPU、49は入出力回
路、50,51は入出力端子、52は信号端子、53は集積回路
モジュール基板である。
統図である。第３図において、41はEPROM、42はRAM、43
はEPROM41とPLD45,46のインタフェース部、44はRAM42と
PLD46,47のインタフェース部、48はCPU、49は入出力回
路、50,51は入出力端子、52は信号端子、53は集積回路
モジュール基板である。
次に、本装置の動作について第１図と第２図を用いて説
明する。第１図において、設計者によって作られた論理
回路図１が入力されると、図形入力処理部２の処理を経
て、キー入力装置３のコマンドによりコンピュータ本体
４に取り込まれる。補助メモリ５に蓄えられているシミ
ュレーション制御プログラムにより、キー入力装置３の
コマンドに応じてシミュレーション用のデータの形成を
行なう。またシミュレーション用の入力パターンデータ
も正しいことを確認して補助メモリ５またはフロッピー
ディスク７へ蓄える。
明する。第１図において、設計者によって作られた論理
回路図１が入力されると、図形入力処理部２の処理を経
て、キー入力装置３のコマンドによりコンピュータ本体
４に取り込まれる。補助メモリ５に蓄えられているシミ
ュレーション制御プログラムにより、キー入力装置３の
コマンドに応じてシミュレーション用のデータの形成を
行なう。またシミュレーション用の入力パターンデータ
も正しいことを確認して補助メモリ５またはフロッピー
ディスク７へ蓄える。
このような状態で前述のシミュレーション用データのネ
ットワークデータ等をコンパイル言語に処理する。この
データをコンパイルした後、規定のフォーマットをもつ
PLD用コードに処理する。このPLD用コードのデータは、
入力指定により、コンピュータ本体４の出力ポート（図
示せず）を経てPLDリード・ライト機能部10aに転送す
る。前もって準備されている集積回路モジュール24とし
て機能シリーズを何種類かセットしておく。この中から
仕様にあったものをモジュール選択キー部26により指定
すると、モジュール・コントロール部25,集積回路モジ
ュール選択部28の制御を経て、集積回路モジュール24の
中から必要なモジュールが選ばれ、PLDリード・ライト
機能部10aに一時蓄えられたデータが、その選ばれた集
積回路モジュール24のPLD部分に書き込まれる。そし
て、前もってPLDの論理に対応する期待値が入力されて
いる場合は、その期待値と比較し、その結果をチェック
する。チェックの結果が「良」でないときは、異常部を
変更して同様な操作を繰り返す。
ットワークデータ等をコンパイル言語に処理する。この
データをコンパイルした後、規定のフォーマットをもつ
PLD用コードに処理する。このPLD用コードのデータは、
入力指定により、コンピュータ本体４の出力ポート（図
示せず）を経てPLDリード・ライト機能部10aに転送す
る。前もって準備されている集積回路モジュール24とし
て機能シリーズを何種類かセットしておく。この中から
仕様にあったものをモジュール選択キー部26により指定
すると、モジュール・コントロール部25,集積回路モジ
ュール選択部28の制御を経て、集積回路モジュール24の
中から必要なモジュールが選ばれ、PLDリード・ライト
機能部10aに一時蓄えられたデータが、その選ばれた集
積回路モジュール24のPLD部分に書き込まれる。そし
て、前もってPLDの論理に対応する期待値が入力されて
いる場合は、その期待値と比較し、その結果をチェック
する。チェックの結果が「良」でないときは、異常部を
変更して同様な操作を繰り返す。
上記動作を第２図で説明する。まず集積回路モジュール
基板36をモジュール選択キー部26によって選択し、集積
回路モジュール基板36にセットされているPLD30に書き
込む。このとき、EPROM31には前もってある仕様のプロ
グラムのコードを書き込んでおく。インタフェースコン
トロール部35は、PLD30とEPROM31のインタフェース部32
の接続のスイッチとPLD30とRAM34のインタフェース部33
の接続のスイッチとを制御し、仕様に合った接続を与え
る。このようにして、仕様に合った集積回路モジュール
の構成がつくられる。このときの動作に必要なクロック
と各入力パルス信号がパルス発生部22からピン指定部27
を介して集積回路モジュール基板36の入力端子37から与
えられる。このとき、集積回路モジュール基板36の出力
端子38の信号が入力端子37の信号と同期をとって信号検
出調整部23でCRTインタフェース部21を介して表示装置
６に送られ、それぞれの入出力信号のタイミングが表示
される。これらの表示により、設計の予測値をもとに直
ちに正しいかどうかの判定ができる。もしエラーがあれ
ば、その関連部分をチェックし、修正を行なう。次に、
同様な繰返しデバッグを行ない、設計仕様どおりになれ
ばシミュレーションは終了する。
基板36をモジュール選択キー部26によって選択し、集積
回路モジュール基板36にセットされているPLD30に書き
込む。このとき、EPROM31には前もってある仕様のプロ
グラムのコードを書き込んでおく。インタフェースコン
トロール部35は、PLD30とEPROM31のインタフェース部32
の接続のスイッチとPLD30とRAM34のインタフェース部33
の接続のスイッチとを制御し、仕様に合った接続を与え
る。このようにして、仕様に合った集積回路モジュール
の構成がつくられる。このときの動作に必要なクロック
と各入力パルス信号がパルス発生部22からピン指定部27
を介して集積回路モジュール基板36の入力端子37から与
えられる。このとき、集積回路モジュール基板36の出力
端子38の信号が入力端子37の信号と同期をとって信号検
出調整部23でCRTインタフェース部21を介して表示装置
６に送られ、それぞれの入出力信号のタイミングが表示
される。これらの表示により、設計の予測値をもとに直
ちに正しいかどうかの判定ができる。もしエラーがあれ
ば、その関連部分をチェックし、修正を行なう。次に、
同様な繰返しデバッグを行ない、設計仕様どおりになれ
ばシミュレーションは終了する。
次に第３図の集積回路モジュール基板53が選択された場
合について説明する。第２図の場合と同様に、EPROM41,
RAM42,CPU48,入出力回路49に対するランダム論理部とし
てPLD45〜47等に必要な論理データ・コードを書き込ん
だものを用意し、これを集積回路モジュールの構成とし
て必要な機能をチェックすることができる。
合について説明する。第２図の場合と同様に、EPROM41,
RAM42,CPU48,入出力回路49に対するランダム論理部とし
てPLD45〜47等に必要な論理データ・コードを書き込ん
だものを用意し、これを集積回路モジュールの構成とし
て必要な機能をチェックすることができる。
第３図に示す集積回路モジュールでは、例えばマイクロ
コンピュータのような各種の命令コードをシミュレーシ
ョンする場合には、PLDで命令コードをつくっておい
て、このコードに従ってEPROM41,RAM42,CPU48,入出力回
路49の動作信号がパルス発生部22から与えられる。この
とき、これに対応するクロックに同期してマシンサイク
ルの信号，リード・ライト信号，アドレス信号等のデー
タ信号を信号検出調整部23より検出し、これらの信号の
タイミングをCRTインタフェース部21を介して表示装置
６に表示することにより、正常に動作しているかどうか
をチェックすることができる。異常があれば、すぐにPL
Dの論理を書き替え、再びチェックすることができる。
このようにして各命令について同様なチェック・修正の
デバッグができるので、システム全体の動作を非常に速
いターンアラウンド・タイムでデバッグすることができ
る。さらに、命令コードその他の仕様を変更した場合で
も、PLDの書替えにより、すぐにその対応が可能であ
る。
コンピュータのような各種の命令コードをシミュレーシ
ョンする場合には、PLDで命令コードをつくっておい
て、このコードに従ってEPROM41,RAM42,CPU48,入出力回
路49の動作信号がパルス発生部22から与えられる。この
とき、これに対応するクロックに同期してマシンサイク
ルの信号，リード・ライト信号，アドレス信号等のデー
タ信号を信号検出調整部23より検出し、これらの信号の
タイミングをCRTインタフェース部21を介して表示装置
６に表示することにより、正常に動作しているかどうか
をチェックすることができる。異常があれば、すぐにPL
Dの論理を書き替え、再びチェックすることができる。
このようにして各命令について同様なチェック・修正の
デバッグができるので、システム全体の動作を非常に速
いターンアラウンド・タイムでデバッグすることができ
る。さらに、命令コードその他の仕様を変更した場合で
も、PLDの書替えにより、すぐにその対応が可能であ
る。
以上のように、本装置では、時間のかかるソフトウェア
・シミュレータや高価なハードウェア・シミュレータを
用いないで集積回路モジュールを任意に選択できるよう
に前もって準備し、必要に応じて追加できるようにして
おく。そして、集積回路モジュールに任意の論理対応の
コードを書き込むことにより、仕様・機能をみたすシス
テムをつくることができ、従来のシミュレータでは出来
ないようなリアルタイムで動作シミュレーションを即座
に行なうことができる。従って実機のICボード等を従来
のようにその都度製作しなくても、一度或るシリーズを
カバーするボードを作っておけば、仕様の変更に速く対
応し、大きな回路を高速でシミュレーションできる。
・シミュレータや高価なハードウェア・シミュレータを
用いないで集積回路モジュールを任意に選択できるよう
に前もって準備し、必要に応じて追加できるようにして
おく。そして、集積回路モジュールに任意の論理対応の
コードを書き込むことにより、仕様・機能をみたすシス
テムをつくることができ、従来のシミュレータでは出来
ないようなリアルタイムで動作シミュレーションを即座
に行なうことができる。従って実機のICボード等を従来
のようにその都度製作しなくても、一度或るシリーズを
カバーするボードを作っておけば、仕様の変更に速く対
応し、大きな回路を高速でシミュレーションできる。
なお、上記実施例では、PLDを含む集積回路モジュール2
4を選択する場合の構成として、モジュール選択キー部2
6のような構成を示したが、これに対応する機能は、キ
ー入力装置３からコンピュータ本体４を介して、モジュ
ール・コントロール部25へ接続することも可能である。
また、第２図，第３図の例では集積回路モジュールを単
一モジュールで示したが、モジュールがさらに大規模に
なれば、複数モジュールで対応することも可能である。
さらに、ROM,RAM,PLD,I/Oを用いる例を示したが、ある
程度仕様を限定すれば、アナログ回路を含んだモジュー
ルを作成しておくことにより、これらを混合して適用す
ることも可能である。
4を選択する場合の構成として、モジュール選択キー部2
6のような構成を示したが、これに対応する機能は、キ
ー入力装置３からコンピュータ本体４を介して、モジュ
ール・コントロール部25へ接続することも可能である。
また、第２図，第３図の例では集積回路モジュールを単
一モジュールで示したが、モジュールがさらに大規模に
なれば、複数モジュールで対応することも可能である。
さらに、ROM,RAM,PLD,I/Oを用いる例を示したが、ある
程度仕様を限定すれば、アナログ回路を含んだモジュー
ルを作成しておくことにより、これらを混合して適用す
ることも可能である。
以上説明したように本発明は、必要な集積回路モジュー
ルを指定し、指定された集積回路モジュールのPLDに大
規模集積回路の構成を示す論理仕様に対応するコード・
データを書き込み、集積回路モジュールの基板の規定の
端子を介して入力信号を任意に与え、この入力信号が与
えられたときの出力信号を直ちに検出・表示することに
より、従来は困難であった大規模回路のリアルタイム高
速シミュレーションが可能となり、大きな規模の集積回
路の設計・シミュレーションを効率的に行なうことがで
き、開発期間の短縮・低コスト化等を図ることができる
効果がある。
ルを指定し、指定された集積回路モジュールのPLDに大
規模集積回路の構成を示す論理仕様に対応するコード・
データを書き込み、集積回路モジュールの基板の規定の
端子を介して入力信号を任意に与え、この入力信号が与
えられたときの出力信号を直ちに検出・表示することに
より、従来は困難であった大規模回路のリアルタイム高
速シミュレーションが可能となり、大きな規模の集積回
路の設計・シミュレーションを効率的に行なうことがで
き、開発期間の短縮・低コスト化等を図ることができる
効果がある。
第１図は本発明に係わる論理回路シミュレーション装置
の一実施例を示す系統図、第２図および第３図は集積回
路モジュールの例を示す系統図、第４図は従来のPLD書
込みシステムを示す系統図、第５図は従来の論理回路シ
ミュレーション装置の一部を示す構成図である。 １……論理回路図、２……図形入力処理部、３……キー
入力装置、４……コンピュータ本体、５……補助メモ
リ、６……表示装置、７……フロッピーディスク、８…
…出力装置、9a……PLD機能インタフェース部、10a……
PLDリード・ライト機能部、20……パルス発生インタフ
ェース部、21……CRTインタフェース部、22……パルス
発生部、23……信号検出調整部、24……集積回路モジュ
ール、25……モジュール・コントロール部、26……モジ
ュール選択キー部、27……ピン指定部、28……集積回路
モジュール選択部。
の一実施例を示す系統図、第２図および第３図は集積回
路モジュールの例を示す系統図、第４図は従来のPLD書
込みシステムを示す系統図、第５図は従来の論理回路シ
ミュレーション装置の一部を示す構成図である。 １……論理回路図、２……図形入力処理部、３……キー
入力装置、４……コンピュータ本体、５……補助メモ
リ、６……表示装置、７……フロッピーディスク、８…
…出力装置、9a……PLD機能インタフェース部、10a……
PLDリード・ライト機能部、20……パルス発生インタフ
ェース部、21……CRTインタフェース部、22……パルス
発生部、23……信号検出調整部、24……集積回路モジュ
ール、25……モジュール・コントロール部、26……モジ
ュール選択キー部、27……ピン指定部、28……集積回路
モジュール選択部。
Claims (2)
- 【請求項１】集積回路モジュールを用いて大規模集積回
路の動作を確認するための論理回路シミュレーション装
置において、 必要な集積回路モジュールを指定するためのモジュール
・コントロール部と、 前記指定された集積回路モジュールPLDに、前記大規模
集積回路の構成を示す論理仕様に対応するコード・デー
タを書き込むPLDリード・ライト機能部と、 前記集積回路モジュールの基板の規定の端子を介して入
力信号を任意に与えるパルス発生部と、 前記入力信号が与えられたときの出力信号を直ちに検出
・表示する表示装置とを備えたことを特徴とする論理回
路シミュレーション装置。 - 【請求項２】モジュール選択キー部により、集積回路モ
ジュールの特定仕様の機能が任意に選択されることを特
徴とする特許請求の範囲第１項記載の論理回路シミュレ
ーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304642A JPH0769391B2 (ja) | 1986-12-19 | 1986-12-19 | 論理回路シミユレ−シヨン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304642A JPH0769391B2 (ja) | 1986-12-19 | 1986-12-19 | 論理回路シミユレ−シヨン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157072A JPS63157072A (ja) | 1988-06-30 |
| JPH0769391B2 true JPH0769391B2 (ja) | 1995-07-31 |
Family
ID=17935490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61304642A Expired - Lifetime JPH0769391B2 (ja) | 1986-12-19 | 1986-12-19 | 論理回路シミユレ−シヨン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0378076A (ja) * | 1989-08-21 | 1991-04-03 | Fujitsu Ten Ltd | シミユレータ装置 |
-
1986
- 1986-12-19 JP JP61304642A patent/JPH0769391B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63157072A (ja) | 1988-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0153445B1 (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US5051938A (en) | Simulation of selected logic circuit designs | |
| US5758123A (en) | Verification support system | |
| EP0129017B1 (en) | Method and apparatus for modeling systems of complex circuits | |
| US5193068A (en) | Method of inducing off-circuit behavior in a physical model | |
| US6453276B1 (en) | Method and apparatus for efficiently generating test input for a logic simulator | |
| Klein | Miami: a hardware software co-simulation environment | |
| JP3737662B2 (ja) | システムｌｓｉのテストデータ最適化生成方式 | |
| JPH0769391B2 (ja) | 論理回路シミユレ−シヨン装置 | |
| JPS62232583A (ja) | 集積回路用シミユレ−タ | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPH01251173A (ja) | テストデータ編集装置 | |
| EP0150258A2 (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
| JP2924080B2 (ja) | 論理シミュレーション支援システム | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JPH0634212B2 (ja) | テストデ−タ編集機能付ｃａｄ装置 | |
| JPH10254915A (ja) | 電子回路テスト用システム | |
| JP2507294B2 (ja) | 制御盤の検査方法 | |
| JPS6378271A (ja) | シミユレ−シヨン機能付ｃａｄ装置 | |
| Hörbst et al. | Engagement of interactive graphic tools in a CAD-system for digital units | |
| JPS6398042A (ja) | シミユレ−シヨン方法 | |
| JPH0863510A (ja) | 論理シミュレーション装置 | |
| JPS61117628A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPS6375879A (ja) | テストデ−タ編集機能付ｃａｄ装置 | |
| JPH02309428A (ja) | 論理シミュレータ |