JPH0766993A - エッジ強調装置 - Google Patents

Abstract

(57)【要約】 【構成】 入力画像信号から画像のエッジ位置を抽出す
るエッジ位置抽出部８及びこのエッジ位置に基づいてエ
ッジ範囲を抽出するエッジ範囲抽出部９と、これら抽出
部８，９の出力に基づいてエッジの強度を検出するエッ
ジ強度抽出部１０と、抽出部８，９の出力とエッジ強度
抽出部１０の出力とに基づき、エッジ領域の画像信号に
高域成分を追加することで画像のエッジを強調する変形
処理部１１とを有する。 【効果】 雑音の影響を受けにくい（ノイズが目立たな
い）エッジ強調を可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル画像信号の
強調、先鋭化処理に関するものであり、特に画像のエッ
ジ部分を強調するエッジ強調装置に関するものである。

【０００２】

【従来の技術】従来より、ディジタル画像信号を強調、
先鋭化する場合には、例えば、供給されたディジタル画
像信号に対して微分演算を施すことによる方法が提案さ
れている。

【０００３】すなわち、上記微分演算による強調では、
例えばいわゆるラプラシアンなどの微分演算子を用い
て、画像の空間周波数の高い成分を持ち上げる処理を行
う。

【０００４】

【発明が解決しようとする課題】しかし、画像を強調、
先鋭化する場合において、上述のようにむやみに微分演
算を用いて空間周波数の高域部分を持ち上げて強調する
のは、望ましくない。なぜならば、一般的に画像信号に
は雑音成分が含まれており、このため、上記微分演算を
用いて強調を行うと、例えば画像のエッジ部分のように
高い周波数成分を多く含む部分においては、画像信号よ
り雑音が強くなることが多いからである。

【０００５】また、ディジタル画像のエッジ部分（急激
な変化のある信号）の劣化は、画像信号を得るためのカ
メラ等の撮像系の光学的伝達関数（OTF :optical trans
ferfunction) や、アナログ画像信号からディジタル画
像信号へのＡ／Ｄ変換時の帯域制限フィルタ、各種信号
処理による帯域制限などによって生ずる場合が多く、上
記帯域制限によって完全に欠如した画像信号の空間周波
数の高域成分を上記微分演算によって強調、復元するこ
とは不可能である。

【０００６】なお、現在行われている強調処理は、人間
の視覚特性（マッハ効果など）を利用した強調であり、
信号自身を補正する処理ではない。

【０００７】そこで、本発明は、上述したようなことに
鑑み、ノイズを目立たせずに画像のエッジ部分の強調を
行うことのできるエッジ強調装置を提供することを目的
としている。

【０００８】

【課題を解決するための手段】本発明のエッジ強調装置
は、上述の目的を達成するために提案されたものであ
り、入力画像信号から画像のエッジ領域を検出するエッ
ジ領域検出手段と、上記エッジ領域検出手段の出力に基
づいてエッジの強度を検出するエッジ強度検出手段と、
上記エッジ領域検出手段の出力とエッジ強度検出手段の
出力とに基づき、上記エッジ領域の画像信号に対して高
域成分を追加することで画像のエッジを強調する変形処
理手段とを有するものである。

【０００９】ここで、上記エッジ領域検出手段は、画像
のエッジ位置を抽出するエッジ位置抽出手段と、上記エ
ッジ位置に基づいてエッジ範囲を抽出するエッジ範囲抽
出手段とからなる。

【００１０】また、上記変形処理手段は、上記エッジ領
域検出手段の出力とエッジ強度検出手段の出力とに基づ
いて上記エッジ領域の画像信号に正規化を施す正規化手
段と、上記正規化されたエッジ領域の画像信号に対して
信号変化を急峻にする処理を施す変形手段と、上記変形
手段の出力信号に対して上記正規化に対応する逆正規化
を施す逆正規化手段と、上記逆正規化手段からの出力信
号に対して信号波形の不連続部分を滑らかにする後処理
を施す後処理手段とからなる。なお、上記変形処理手段
は、上記画像のエッジを強調するための情報として基準
波形データと上記高域成分の強調波形データとの複数の
除算値を保持し、上記エッジ領域検出手段の出力とエッ
ジ強度検出手段の出力とに応じた除算値を上記エッジ領
域の入力画像信号に対して乗算することで上記画像のエ
ッジを強調したり、或いは、上記画像のエッジを強調す
るための情報として基準波形データと上記高域成分の強
調波形データとの複数の差分値を保持し、上記エッジ領
域検出手段の出力とエッジ強度検出手段の出力とに応じ
た差分値を上記エッジ領域の入力画像信号に対して加算
することで上記画像のエッジを強調するものとすること
ができる。

【００１１】さらに、本発明のエッジ強調装置は、上記
エッジ領域検出手段でのエッジ領域の検出に不必要な信
号成分或いは雑音成分を減衰させる前処理を、当該エッ
ジ領域検出手段への入力画像信号に対して施す前処理手
段をも有している。

【００１２】

【作用】本発明によれば、入力画像信号から画像のエッ
ジ領域を検出し、このエッジ検出出力に基づいてエッジ
の強度を検出し、これらエッジ検出出力とエッジ強度検
出出力とに基づいて、エッジ領域の画像信号に対して高
域成分を追加することで画像のエッジを強調する。すな
わち、エッジ領域で高域成分を追加することにより、エ
ッジの強調と共に雑音対信号のレベル差を大きくするよ
うにしている。

【００１３】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。

【００１４】ここでは、ディジタル画像信号を垂直方向
又は水平方向に１次元内挿補間した後に強調する処理に
適用した場合について図を参照しながら説明する。

【００１５】図１は、上記ディジタル画像信号を水平或
いは垂直方向に内挿補間し、その後画像の強調処理を行
う構成例を示すものである。

【００１６】この図１において、入力端子１には、２次
元ディジタル画像信号を水平走査した、或いは垂直走査
した１次元ディジタル信号が入力される。この信号は、
零挿入処理ブロック２に送られる。

【００１７】零挿入処理ブロック２では入力サンプル間
に零を挿入して等価的にそのサンプル数を２倍にする。
次の帯域制限処理ブロック３では帯域制限をすることに
よって、零挿入処理ブロック２で零挿入した値を入力サ
ンプル間の補間値となるように持ち上げる。

【００１８】次の強調処理ブロック５では、上記帯域制
限処理ブロック３での帯域制限による画像劣化を補正
し、また上述のようにサンプル数が等価的に２倍になっ
たことに対応して擬似的に信号帯域を増加させること
で、エッジの強調を実現している。

【００１９】以下、この図１の構成の強調処理ブロック
５について、図２以降の各図を用いてより具体的に説明
する。本実施例では、画像信号のエッジ領域（画像のエ
ッジ部分）を抽出して、その部分に変形を加えること
で、エッジ強調を行うようにしている。なお、エッジ領
域とは、ある局所領域内で画像信号値がある方向から別
の方向へ、単一増加或いは単一減少的に急激に変化して
いく領域のことをいい、この変化の仕方をエッジの形、
或いはエッジ信号、或いは単にエッジと呼び、エッジ領
域の中心点をエッジの中心、その変化の大きさをエッジ
強度と、これ以降では呼ぶことにする。さらにエッジ領
域を抽出することをエッジ検出、エッジ領域のことをエ
ッジ部分と呼ぶことにする。

【００２０】すなわち、上記強調処理ブロック５では、
エッジ領域を決定し、規格化するために、エッジ位置、
エッジ範囲、エッジ強度の３つの量を検出し、規格化さ
れたエッジ部分に対して変形処理を行うようにしてい
る。上記エッジ位置は図２のエッジ位置抽出部８で、上
記エッジ範囲はエッジ範囲抽出部９で、上記エッジ強度
はエッジ強度抽出部１０で検出している。

【００２１】したがって、本実施例の上記強調処理ブロ
ック５は、図２に示すように、上記帯域制限処理ブロッ
ク３を介した入力画像信号から画像のエッジ領域を検出
するエッジ領域検出手段としての画像のエッジ位置を抽
出するエッジ位置抽出部８及び上記エッジ位置に基づい
てエッジ範囲を抽出するエッジ範囲抽出部９と、当該エ
ッジ領域検出手段の出力に基づいてエッジの強度を検出
するエッジ強度抽出部１０と、上記エッジ領域検出手段
の出力とエッジ強度抽出部１０の出力とに基づき、上記
エッジ領域の画像信号に高域成分を追加することで画像
のエッジを強調する変形処理部１１とを有するものであ
る。

【００２２】また、図２の前処理部７では、上記エッジ
領域検出手段でのエッジ領域の検出に不必要な信号成分
或いは雑音成分を減衰させる前処理を、当該エッジ領域
検出手段への入力画像信号に対して施すようにしてい
る。

【００２３】すなわち、上記エッジ位置、エッジ範囲を
検出する処理は、微分操作を含むものとしているので雑
音に影響されやすい。したがって、この図２の構成で
は、端子４を介して供給される図１の帯域制限処理ブロ
ック３からの信号に対して、上記エッジ位置抽出部８及
びエッジ範囲抽出部９に送る前に、前処理部７に供給
し、この前処理部７によってエッジ検出に不必要と思わ
れる高周波成分或いは雑音成分を十分減衰させる前処理
を施すようにしている。なお、このような前処理は、エ
ッジ検出に対して有効であり、最終的な処理信号には影
響を及ぼさないものである。

【００２４】上述のように、上記エッジ位置抽出部８で
は、供給された信号からエッジ位置を検出する。なお、
エッジ位置は、ラプラシアン処理後のゼロクロス点を検
出するのが一般的である。このエッジ位置抽出部８での
検出結果は、上記エッジ範囲抽出部９に送られる。

【００２５】当該エッジ範囲抽出部９では、エッジ範囲
を検出する。ここで、エッジ範囲は、簡易的にはエッジ
位置を中心としてエッジ信号の１次微分値の大きさを閾
値処理することによって得られる。このエッジ範囲抽出
部９での検出結果（エッジ範囲検出出力）は、エッジ強
度抽出部１０と変形処理部１１に送られる。

【００２６】上記エッジ強度抽出部１０では、上記エッ
ジ範囲抽出部９で検出したエッジ範囲に基づいて、端子
４を介した入力信号から、その変化範囲すなわちエッジ
強度を検出する。このエッジ強度抽出部１０での検出結
果（エッジ強度検出出力）も、上記変形処理部１１に送
られる。

【００２７】上記変形処理部１１では、得られたエッジ
範囲（エッジ位置も含む）、エッジ強度に基づいて、端
子４を介した入力信号に対して変形処理を施す。すなわ
ちエッジの強調処理を行う。

【００２８】図３には、上記変形処理部１１のより具体
的な構成を示す。

【００２９】すなわち、上記変形処理部１１は、図３に
示すように、上記エッジ領域検出手段の出力とエッジ強
度抽出部１０の出力とに基づいて上記エッジ領域の画像
信号に正規化を施す正規化処理回路１２と、上記正規化
されたエッジ信号に対して信号変化を急峻にする処理を
施す変形処理回路１３と、上記変形処理回路１３の出力
信号に対して上記正規化に対応する逆正規化を施す逆正
規化処理回路１４と、上記逆正規化処理回路１４からの
出力信号に対して信号波形の不連続部分を滑らかにする
後処理を施す後処理回路１５とからなる。なお、上記変
形処理部１１は、後述するように、上記画像のエッジを
強調するための情報として基準波形データと上記高域成
分の強調波形データとの複数の除算値を保持し、上記エ
ッジ領域検出手段の出力とエッジ強度検出手段の出力と
に応じた除算値を上記エッジ領域の入力画像信号に対し
て乗算することで上記画像のエッジを強調したり、或い
は、上記画像のエッジを強調するための情報として基準
波形データと上記高域成分の強調波形データとの複数の
差分値を保持し、上記エッジ領域検出手段の出力とエッ
ジ強度検出手段の出力とに応じた差分値を上記エッジ領
域の入力画像信号に対して加算することで上記画像のエ
ッジを強調するものとすることができる。

【００３０】この図３において、端子４を介した信号
（図１の帯域制限処理ブロック３の出力）は、正規化処
理回路１２に送られる。この正規化処理回路１２では、
端子１６を介して供給される上記エッジ範囲抽出部８か
らのエッジ範囲検出出力と、端子１７を介して供給され
る上記エッジ強度抽出部９からのエッジ範囲検出出力と
に基づいて、エッジ信号の規格化を行う。この正規化処
理回路４では、上記規格化として、簡易的に、エッジ範
囲をある規定のサンプル数に、エッジ強度を０から１の
間に正規化する方法を採用している。

【００３１】上記正規化処理回路１２の出力信号は、次
の変形処理回路１３に送られる。当該変形処理回路１３
では、上記規格化されたエッジ信号を変形する。

【００３２】ここで、図４を用いて、上記変形処理回路
１３における上記規格化されたエッジ信号の変形の概念
について説明する。

【００３３】この図４において、エッジ信号（エッジ信
号波形）は、図中ＥＣ（エッジ位置の中心）を中心とし
て、その波形の変化が急峻になるように変形される。す
なわち、図４の例では、ＥＣを中心とし、当該ＥＣの上
側の波形を図中矢印ＴＲ₊ 方向へ変形させ、下側の波形
を図中矢印ＴＲ_- 方向へ変形させる。本実施例では、こ
の波形の変形として、簡易的に、ＲＯＭ（リード・オン
リ・メモリ）に変形データを保存しておき、このＲＯＭ
から読み出した変形データを上記正規化したエッジ信号
と掛け合わせる方法を採用している。

【００３４】上述のようにして変形された信号は、逆正
規化処理回路１４に送られる。当該逆正規化処理回路１
４では、上記正規化処理回路１２における正規化（規格
化）とは逆の処理を行う。

【００３５】なお、上記変形処理回路１３と逆正規化処
理回路１４によって上述のように変形処理が加えられ合
成された信号は、波形全体では不連続な箇所がいたると
ころにあると考えられる。したがって、本実施例の変形
処理部１１では、上記不連続部分を滑らかにするめたの
処理を後処理回路１５にて行うようにしている。なお、
本実施例では、この後処理として、簡易的に、処理波形
全体を帯域制限する方法を採用している。

【００３６】次に、図５から図１７には、図２の強調処
理ブロック５の上記前処理部７，エッジ位置抽出部８，
エッジ範囲抽出部９，エッジ強度抽出部１０と、図３の
変形処理部１１の正規化処理回路１２，変形処理回路１
３，逆正規化処理回路１４，後処理回路１５のより具体
的な構成をそれぞれ示す。

【００３７】先ず、図２の前処理部７は、ノイズ成分除
去のために例えば帯域制限フィルタ処理を行うものであ
り、具体的には図５のように構成されるものである。

【００３８】この図５において、端子４には前記図１の
帯域制限処理ブロック３からのデータ（画像データ）が
供給される。このデータは、縦列接続された１サンプル
遅延器２１〜２４の初段の遅延器２１に送られ、この遅
延器２１から順次、次段の遅延器２２〜２４に送られ
る。

【００３９】ここで、上記遅延器２１への入力は乗算器
２５へ、また、各遅延器２１〜２４の各出力はそれぞれ
対応する乗算器２６〜２９に送られ、各乗算器２５〜２
９においてそれぞれ平滑化フィルタ係数として１の値が
乗算される。

【００４０】各乗算器２５〜２９の各出力は、それぞれ
対応して設けられた遅延器３０〜３４を介して総和加算
器３５に送られ、ここで加算されて端子３６から取り出
される。この端子３６からの出力信号が、上記前処理部
７における帯域制限フィルタ処理データとなる。

【００４１】上述した前処理部７からの帯域制限フィル
タ処理データは、図６に示すような構成のエッジ位置抽
出部８の端子４０に送られる。この図６に示すエッジ位
置出力部８は、ラプラシアンフィルタ処理回路４１とゼ
ロクロス判定処理回路４２とからなるものであり、より
具体的には図７に示すように構成されるものである。

【００４２】図６及び図７において、端子４０を介して
供給された上記帯域制限フィルタ処理データは、ラプラ
シアンフィルタ処理回路４１送られる。

【００４３】当該ラプラシアンフィルタ処理回路４１に
供給されたデータは、縦列接続された１サンプル遅延器
４３〜４６の初段の遅延器４３に送られ、この遅延器４
３から順次、次段の遅延器４４〜４６に送られる。

【００４４】上記遅延器４３への入力は乗算器４７へ、
遅延器４３の出力は乗算器４８へ、遅延器４４の出力は
乗算器４９と５０へ、遅延器４５の出力は乗算器５１
へ、遅延器４６の出力は乗算器５２へ送られる。また、
各乗算器には、ラプラシアンフィルタ係数として、乗算
器４７と５０及び４９と５２には１の値が、乗算器４８
と５１には−２の値が送られて、それぞれ上記遅延等さ
れたデータとの乗算を行う。

【００４５】上記乗算器４７，４８，４９の各出力はそ
れぞれ対応して設けられた遅延器５３，５４，５５を介
して総和加算器５９に送られて加算され、また、上記乗
算器５０，５１，５２の各出力はそれぞれ対応して設け
られた遅延器５６，５７，５８を介して総和加算器６０
に送られて加算される。

【００４６】当該ラプラシアンフィルタ処理回路４１の
総和加算器５９，６０の出力は、ゼロクロス判定処理回
路４２に送られる。当該ゼロクロス判定処理回路４２で
は、上記総和加算器５９と６０の出力がそれぞれ絶対値
演算器６２と６３に送られると共に、加算器６５に送ら
れる。なお、上記総和加算器５９の出力は加算信号とし
て上記加算器６５に送られ、上記総和加算器６０の出力
は減算信号として上記加算器６５に送られるようになさ
れており、したがって、当該加算器６５は差分演算器と
して動作する。

【００４７】上記絶対値演算器６２と６３で求められた
絶対値は加算器６４で加算されて比較器６７に送られ
る。また、上記加算器６５の出力も絶対値演算器６６に
よって絶対値が求めれ、上記比較器６７に送られる。当
該比較器６７では、上記加算器６４と絶対値演算器６６
からの値を比較し、その比較においてゼロクロスがある
か否かの判定が行われる。

【００４８】すなわち、例えば、上記総和加算器５９の
出力をａとし、総和加算器６０の出力をｂとすると、加
算器６４からは｜ａ｜＋｜ｂ｜が、絶対値演算器６６か
らは｜ａ−ｂ｜が得られることになる。このとき、（｜
ａ｜＋｜ｂ｜）＝（｜ａ−ｂ｜）となるとａとｂが異符
号であることになり、これはゼロクロスがあることを示
している。また、（｜ａ｜＋｜ｂ｜）＜（｜ａ−ｂ｜）
及び（｜ａ｜＋｜ｂ｜）＞（｜ａ−ｂ｜）となるとａと
ｂが同じ符号であることになり、これはゼロクロスがな
いことを示している。したがって、上記比較器６７で
は、このような比較を行うことで、ゼロクロスの有り／
無しの判定を行っている。

【００４９】このように、上記ゼロクラスが有ると言う
ことはすなわちエッジ部分であることを示し、ゼロクロ
スがないと言うことはエッジ部分で無いことを示してい
る。なお、上記比較器６７は、ゼロクロスがある場合
（すなわちエッジがある部分）には１を、ゼロクロスが
ない場合には０を出力する。このゼロクロス判定信号が
端子４３から後段の構成（すなわち図２のエッジ範囲抽
出部９）に送られる。

【００５０】次に、上記図２のエッジ範囲抽出部９は、
図８に示すような１次微分フィルタ処理回路７１としき
い値判定処理回路７３とからなり、より具体的には図９
のように構成されるものである。

【００５１】図８及び図９において、端子７０を介した
前記前処理部７からの帯域制限フィルタ処理データは、
１次微分フィルタ処理回路７１の１サンプル遅延器８
０，８１の遅延器８０に供給され、この遅延器８０を介
して次段の遅延器８１に送られる。

【００５２】上記遅延器８０への入力は乗算器８２へ、
遅延器８０の出力は乗算器８３へ、遅延器８１の出力は
乗算器８４へ送られる。また、乗算器８２〜８４には、
１次微分フィルタ係数として、乗算器８２に対しては−
１の値が、乗算器８３に対しては０の値が、乗算器８４
に対しては１の値が送られる。

【００５３】上記乗算器８２〜８４の各出力はそれぞれ
対応して設けられた遅延器８５〜８７を介して総和加算
器８８に送られて加算される。

【００５４】当該１次微分フィルタ処理回路７１の総和
加算器８８の出力（１次微分フィルタ出力データ）は、
しきい値判定処理回路７３に送られる。当該しきい値判
定処理回路７３では、上記１次微分フィルタ出力データ
がメモリ８９に送られる。

【００５５】メモリ８９は、カウンタ９３からの書き込
みアドレス（カウント値）が供給され、選択回路９６に
より切り換えられるカウンタ９４又は９５からの読み出
しアドレス（カウントアップ又はカウントダウンのカウ
ント値）が供給されるものでり、また、書き込み／読み
出し切換信号（Ｒ／Ｗ）に応じて書き込みと読み出し状
態が切り換えられるものである。

【００５６】すなわち、上記メモリ８９は、上記書き込
み／読み出し切換信号が例えば０（Ｌレベル）となって
いる場合には書き込み状態となされ、上記カウンタ９３
からの書き込みアドレス（カウント値）に応じて上記１
次微分フィルタ処理回路７１からのデータの書き込みが
行われる。また、当該メモリ８９は、上記書き込み／読
み出し切換信号が１（Ｈレベル）となっている場合には
読み出し状態となされる。なお、カウンタ９３からのカ
ウント値は端子７８を介して後段の構成にも送られるよ
うになっている。

【００５７】ここで、上記書き込み／読み出し切換信号
は、端子７４を介して上記エッジ位置抽出部８から供給
される上記ゼロクロス判定信号に基づいて、後述するフ
リップフロップ９８及びディレイ回路９７によって形成
されるものである。

【００５８】また、上記書き込み／読み出し切換信号
は、上記読み出しアドレス発生用のカウンタ９４，９５
に対するカウント開始制御用の信号ともなっている。す
なわち、上記書き込み／読み出し切換信号が読み出しを
示した場合（Ｈレベルとなったとき）、上記カウンタ９
４，９５のカウントが開始される。

【００５９】上記カウンタ９４，９５は、選択回路１０
０からのクロックによって交互にカウントアップもしく
はカウントダウンを行い、それぞれそのカウント値を出
力する。このカウンタ９４，９５からのカウント値は、
上記選択回路１００と連動する選択回路９６によって、
いずれか一方が選択され、この選択回路９６の出力が上
記メモリ８９の読み出しアドレスとなされる。上記カウ
ンタ９４からのカウント値は端子７７を介して後段の構
成（図２のエッジ強度抽出部１０及び変形処理部１１）
に、また、上記カウンタ９５からのカウント値は端子７
６を介し後段の構成（エッジ強度抽出部１０及び変形処
理部１１）にも送られるようになっている。

【００６０】なお、上記カウンタ９４，９５でのカウン
トアップもしくはカウントダウンは、上記カウント開始
制御信号がＬレベルとなることで停止し、このときのア
ップカウント値（upper add)とダウンカウント値(lower
add) がエッジ範囲に対応するようになる。

【００６１】上記カウンタ９４，９５からのカウント値
に応じてメモリ８９から読み出されたデータ（１次微分
フィルタ出力データ）は、絶対値演算器９０に送られ、
ここで絶対値演算が行われる。その絶対値は、比較器９
２に送られる。

【００６２】この比較器９２には、端子７２を介して供
給される固定の閾値ＴＨが供給されており、したがっ
て、当該比較器９２では上記１次微分フィルタ出力デー
タの絶対値と閾値ＴＨとの比較が行われる。ここで、本
実施例では上記固定の閾値ＴＨを０に近い値としてお
り、上記比較器９２は上記絶対値＞ＴＨであるとき０を
出力し、絶対値≦ＴＨのとき１を出力するものとしてい
る。

【００６３】すなわち、この比較器９２の出力が１であ
る場合には１次微分フィルタ出力データの絶対値が０に
近い値であることになり、逆に比較器９２の出力が０で
ある場合には上記１次微分フィルタ出力データの絶対値
が０から離れた値であることになる。言い換えれば、１
次微分フィルタ出力データの絶対値が０に近い場合に
は、当該１次微分フィルタ処理前のデータ（すなわち前
記前処理後の画像データ）が急激に変化していないもの
であることを示し、逆に１次微分フィルタ出力データの
絶対値が１から離れた値である場合には、当該１次微分
フィルタ処理前のデータが急激に変化するもの（すなわ
ち例えば画像のエッジ部分）であることを示している。
したがって、上記比較器９２の出力が０である期間は、
エッジの範囲を示していると考えることができる。

【００６４】この比較器９２の出力信号はコントロール
信号として端子７５から後段の構成（図２のエッジ強度
抽出部１０）に送られると共に、パルス発生器９９にも
送られる。当該パルス発生器９９からのパルス信号は、
上記選択回路１００によって交互に（１パルス毎に交互
に）選択されて上記カウンタ９４又は９５へのカウント
用クロックとして送られる。

【００６５】また、上記比較器９２の出力信号は、上記
端子７４からのゼロクロス判定信号がセット端子に供給
されるフリップフロップ９８のリセット端子にも送られ
るようになっている。したがって、このフリップフロッ
プ９８の出力は、上記ゼロクロス判定信号が１（Ｈレベ
ル）となった後、上記コントロール信号が１（Ｈレベ
ル）となるまで１（Ｈレベル）となる。

【００６６】このフリップフロップ９８の出力は、ディ
レイ回路９７によって一定時間遅延されて、上記書き込
み／読み出し切換信号となされる。したがって、上記ゼ
ロクロス判定信号がゼロクロスを検出した旨を示した場
合（すなわちＨレベルとなった場合）でも、上記メモリ
８９が読み出し状態となるのは、上記ディレイ回路９７
による一定時間後となる。これにより、ゼロクロス判定
が前述したようにエッジの中心位置を判定するものであ
っても、そのエッジの範囲を抽出することができること
になる。

【００６７】次に、図２のエッジ強度抽出部１０は、図
１０に示すようにデータ選択処理回路１０２と絶対値検
出処理回路１０３とからなり、より具体的には図１１の
ように構成されるものである。

【００６８】この図１０及び図１１において、端子１０
１には前記図２の端子４を介した画像データが供給さ
れ、端子１０６には前記図９の端子７５からのコントロ
ール信号が、端子１０７には図９の端子７６からのカウ
ント値（ダウンカウント値）が、端子１０８には図９る
端子７７からのカウント値（アップカウント値）が供給
される。

【００６９】上記端子１０１を介して供給された画像デ
ータは、データ選択処理回路１０２のメモリ１１０に送
られる。当該メモリ１１０は、上記端子１０６からのコ
ントロール信号が書き込み／読み出し切換信号として供
給され、カウンタ１１２からのカウント値が書き込みア
ドレスとして供給され、上記コントロール信号に基づい
て選択回路１１１によって切り換えられた上記端子１０
７又は１０８からのカウント値が読み出しアドレスとし
て供給されるものである。

【００７０】このメモリ１１０から読み出されたデータ
は、選択回路１１３に送られる。この選択回路１１３は
上記選択回路１１１と連動して切り換えられるものであ
り、上記メモリ１１０からのデータを交互に切り換えて
２つの出力端子から出力するものである。

【００７１】上記選択回路１１３の一方の出力端子から
の出力は加算信号として加算器１１５に送られ、他方の
出力端子からの出力は減算信号として加算器１１５に送
られる。したがって、当該加算器１１５からは、上記選
択回路１１３からの２つの出力信号の差分が取られるこ
とになる。この加算器１１５からの出力は、絶対値演算
器１１６によって絶対値が取られ、その後端子１０４か
ら後段（すなわち図２の変形処理部１１）に送られる。
この絶対値（ａｂｓ）が、エッジ強度すなわちエッジ部
分の信号変化を示すダイナミックレンジである。

【００７２】また、上記選択回路１１３の２つの出力は
比較器１１４に送られ、当該比較器１１４で値の小さい
方が選択され、その後端子１０５から後段の構成（図２
の変形処理部１１）に送られる。

【００７３】次に、図３の変形処理部１１の正規化処理
回路１２は、図１２に示すように、データ読み出し処理
回路１１９と、読み出し正規化処理回路１２０と、レベ
ル正規化処理回路１２２とからなり、より具体的には、
図１３に示すような構成となされるものである。

【００７４】この図１２及び図１３において、端子１１
６には図２の端子４を介した画像データが供給され、端
子１１７には前記エッジ範囲抽出部９の端子７６からの
ダウンカウント値が、端子１１８にはエッジ範囲抽出部
９の端子７７からのアップカウント値が、端子１２１に
は前記エッジ強度抽出部９の端子１０４からの絶対値デ
ータが、端子１２３には前記エッジ強度抽出部９の端子
１０５からのデータが供給される。

【００７５】上記端子１１６からの画像データは、デー
タ読み出し処理回路１１９のメモリ１２７に供給され
る。当該メモリ１２７は、カウンタ１２８からのカウン
ト値が書き込みアドレスとして供給され、上記端子１１
７と端子１１８からのカウント値に基づいてアドレスコ
ントロール回路１２９によって形成される書き込み／読
み出し切換信号と読み出しアドレスとが供給されるもの
である。

【００７６】このメモリ１２７から読み出されたデータ
は、加算信号としてレベル正規化処理回路１２２の加算
器１３２に送られる。この加算器１３２には減算信号と
して上記端子１２３からのデータも供給され、当該加算
器１３２で上記メモリ１２７の出力データと端子１２３
からのデータとの差分が取られる。当該加算器１３２の
出力データは、乗算器１３３に送られる。また、このレ
ベル正規化処理回路１２２には、正規化係数が格納され
たＲＯＭ（リード・オンリ・メモリ）１３４が配されて
いる。このＲＯＭ１３４からは、上記端子１２１を介し
た前記エッジ強度抽出部９からの絶対値データをアドレ
スデータとして上記格納された正規化係数が読み出され
る。なお、このＲＯＭ１３４からは、上記正規化係数と
して、実際には上記端子１２１からの絶対値の逆数の値
が出力される。この正規化係数が、上記乗算器１３３に
送られる。したがって、当該乗算器１３３では、上記加
算器１３２からの出力データに上記正規化係数が乗算さ
れる。この乗算器１３３の出力が正規化データとして端
子１２６から後段の構成（図３の変形処理回路１３）に
送られる。

【００７７】また、上記端子１１８からの上記アップカ
ウント値は加算信号として、上記端子１１７からのダウ
ンカウント値は減算信号として、上記読み出し正規化処
理回路１２０の加算器１３０に送られる。当該加算器１
３０で上記アップカウント値とダウンカウント値との差
分が取られ、この加算器１３０の出力データは、当該読
み出し正規化処理回路１２０から上記エッジ範囲内での
サンプル番号データとして出力される。このサンプル番
号データは端子１２４から後段の構成（図３の変形処理
回路１３）に送られる。

【００７８】さらに、この読み出し正規化処理回路１２
０では、上記ダウンカウント値を減算信号とし、上記ア
ドレスコントロール回路１２９からの読み出しアドレス
値を加算信号として、加算器１３１での差分が取られ
る。この加算器１３１の出力データは、読み出し正規化
処理回路１２０からの出力アドレスデータとして端子１
２５から後段の構成（図３の変形処理回路１３）に送ら
れる。

【００７９】図３の変形処理回路１３は、図１４に示す
ように、変形データ読み出しアドレス生成回路１４３
と、変形データ読み出し回路１４６と、正規化データ変
形処理回路１４７とからなり、より具体的には、図１５
に示すように構成されるものである。

【００８０】この図１４及び図１５において、端子１４
１には上記正規化処理回路１２の端子１２４からのサン
プル番号データが供給され、ＲＯＭ１４９にアドレスと
して送られる。このＲＯＭ１４９はサンプル番号データ
の逆数を出力するもので、このＲＯＭ１４９の出力デー
タが乗算器１５０に送られる。

【００８１】当該乗算器１５０には、端子１４４からの
ＲＯＭのサンプル数（アドレス数）を示すデータ（ＳＡ
ＭＰ）が供給され、これが上記ＲＯＭ１４９の出力デー
タと乗算される。当該乗算器１５０の出力データは、乗
算器１５１にてさらに端子１４５を介して前記正規化処
理回路１２から供給される上記出力アドレスデータが乗
算され、これがアドレスとしてＲＯＭ１５２に送られ
る。

【００８２】当該ＲＯＭ１５２は、端子１４２を介して
前記正規化処理回路１２から供給される正規化データを
変形するための変形用データが格納されており、上記端
子１４２からの正規化データが供給される乗算器１５３
に当該変形用データが乗算係数として送られる。

【００８３】これよにより、当該乗算器１５３からは正
規化データが変形されたデータ（変形正規化データ）が
出力され、その後、端子１４８から後段の構成（図３の
逆正規化回路１４）に送られる。

【００８４】なお、上記ＲＯＭ１５２には、正規化デー
タを変形するデータとして差分のデータを格納しておく
ようにすることもできる。この場合、上記乗算器１５３
を加算器に代え、この加算器によって端子１４２からの
正規化データに上記ＲＯＭ１５２からの差分データを加
算するようにする。このようにすると、回路の簡略化が
図れる。

【００８５】次に、図３の逆正規化処理回路１４は、具
体的には図１６に示すように構成することができる。

【００８６】この図１６において、端子１６０には、上
記変形処理回路１３の端子１４８からの変形正規化デー
タが供給され、端子１６１には前記エッジ強度抽出部１
０の端子１０４からの絶対値データが、端子１６２には
前記エッジ強度抽出部１０の端子１０５からのデータが
供給される。

【００８７】上記端子１６０からの変形正規化データに
は、乗算器１６４によって上記絶対値データが乗算さ
れ、この乗算器１６４の出力データには、加算器１６５
によって上記端子１６２からのデータが加算される。こ
の加算器１６５の出力データは、エッジが強調されたデ
ータとなり、端子１６３から後段の構成（図３の後処理
回路１５）に送られる。

【００８８】さらに、図３の後処理回路１５は、例えば
帯域制限フィルタ処理を行うものであって、具体的には
図１７に示すように構成されるものである。

【００８９】この図１７において、端子１７１には前記
逆正規化処理回路１４の端子１６３からのデータが供給
され、１サンプル遅延器１７２に送られ、さらにこの遅
延器１７２を介して遅延器１７３に送られる。

【００９０】上記遅延器１７２への入力は乗算器１７４
へ、遅延器１７２の出力は乗算器１７５へ、遅延器１７
３の出力は乗算器１７６へ送られる。また、乗算器１７
４〜１７６には、平滑化フィルタ係数として、乗算器１
７４に対しては１の値が、乗算器１７５に対しては１／
２の値が、乗算器１７６に対しては１の値が送られる。

【００９１】上記乗算器１７４〜１７６の各出力は、そ
れぞれ対応して設けられた遅延器１７７〜１７９を介し
て総和加算器１８０に送られて加算される。この加算出
力がエッジの強調された画像データとして端子１８１か
ら出力される。すなわち、このエッジ強調された画像デ
ータが、図１の強調処理ブロック５から端子６を介して
出力される。

【００９２】上述したように、本発明実施例による画像
強調では、相関性の強いディジタル画像信号の中からエ
ッジ領域を抽出し、エッジの形を変形することによって
先鋭化するようにしているため、ノイズを目立たせずに
画像のエッジ部分の強調を行うことができるようにな
る。

【００９３】なお、従来の強調は、画像信号が持つ高域
成分の持ち上げであるが、本発明実施例による強調は、
エッジという物理的特性に基づいた高域成分の追加であ
る点が異なる。すなわち、従来は、高域成分を持ち上げ
ても高域での雑音対信号のレベル差の関係は以前と変わ
らず、雑音の影響を受けやすい処理方法であるのに対し
て、本実施例のように変形によって高域成分が追加され
る強調処理では、雑音対信号のレベル差が改善され、雑
音の影響を受け難い処理方法であるといえる。

【００９４】また、本実施例のエッジ強調によれば、帯
域制限を受け完全に欠如した画像信号の高域成分を擬似
的に補う効果も持ち合わせている。

【００９５】言い換えれば、本発明は、エッジを基準に
して、画像信号の持つ帯域を擬似的に広げる効果を持つ
ところが従来の画像強調法と異なる点であり、そのポイ
ントは、物理的な特徴（エッジ）をもとにその特性を活
かしたまま変形処理を行う点にある。したがって、エッ
ジ信号の位置、範囲、大きさに従って変形を伴い強調す
るので効果が大きい。

【００９６】

【発明の効果】上述したように、本発明においては、入
力画像信号から画像のエッジ領域を検出し、このエッジ
検出出力に基づいてエッジの強度を検出し、これらエッ
ジ検出出力とエッジ強度検出出力とに基づいて、エッジ
領域の画像信号に高域成分を追加することによって画像
のエッジを強調することにより、エッジの強調と共に雑
音対信号のレベル差を改善し、雑音の影響を受けにくい
（ノイズが目立たない）エッジ強調が可能となる。

【図面の簡単な説明】

【図１】本発明実施例のエッジ強調装置の概略構成を示
すブロック回路図である。

【図２】本発明実施例のエッジ強調装置の要部の概略構
成を示すブロック回路図である。

【図３】本実施例エッジ強調装置の変形処理部の構成を
示すブロック回路図である。

【図４】本実施例におけるエッジ部分の変形処理を概念
的に示す図である。

【図５】前処理部の具体的構成を示す回路図である。

【図６】エッジ位置抽出部の概略構成を示すブロック回
路図である。

【図７】エッジ位置抽出部のより具体的な構成を示すブ
ロック回路図である。

【図８】エッジ範囲抽出部の概略構成を示すブロック回
路図である。

【図９】エッジ範囲抽出部のより具体的な構成を示すブ
ロック回路図である。

【図１０】エッジ強度抽出部の概略構成を示すブロック
回路図である。

【図１１】エッジ強度抽出部のより具体的な構成を示す
ブロック回路図である。

【図１２】変形処理部内の正規化処理回路の概略構成を
示すブロック回路図である。

【図１３】変形処理部内の正規化処理回路のより具体的
な構成を示すブロック回路図である。

【図１４】変形処理部内の変形処理回路の概略構成を示
すブロック回路図である。

【図１５】変形処理部内の変形処理回路のより具体的な
構成を示すブロック回路図である。

【図１６】変形処理部内の逆正規化処理回路のより具体
的な構成を示す回路図である。

【図１７】変形処理部内の後処理回路のより具体的な構
成を示す回路図である。

【符号の説明】

２・・・・・零挿入処理ブロック ３・・・・・帯域制限処理ブロック ５・・・・・強調処理ブロック ７・・・・・前処理部 ８・・・・・エッジ位置抽出部 ９・・・・・エッジ範囲抽出部 １０・・・・エッジ強度抽出部 １１・・・・変形処理部 １２・・・・正規化処理回路 １３・・・・変形処理回路 １４・・・・逆正規化処理回路 １５・・・・後処理回路 ４１・・・・ラプラシアンフィルタ処理回路 ４２・・・・ゼロクロス判定処理回路 ７１・・・・１次微分フィルタ処理回路 ７２・・・・しきい値判定処理回路 １０２・・・データ選択処理回路 １０３・・・絶対値検出処理回路 １１９・・・データ読み出し処理回路 １２０・・・読み出し正規化処理回路 １２２・・・レベル正規化処理回路 １４３・・・変形データ読み出しアドレス生成回路 １４６・・・変形データ読み出し回路 １４７・・・正規化データ変形処理回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力画像信号から画像のエッジ領域を検
   出するエッジ領域検出手段と、 上記エッジ領域検出手段の出力に基づいてエッジの強度
   を検出するエッジ強度検出手段と、 上記エッジ領域検出手段の出力とエッジ強度検出手段の
   出力とに基づき、上記エッジ領域の画像信号に対して高
   域成分を追加することで画像のエッジを強調する変形処
   理手段とを有することを特徴とするエッジ強調装置。
2. 【請求項２】 上記エッジ領域検出手段は、画像のエッ
   ジ位置を抽出するエッジ位置抽出手段と、上記エッジ位
   置に基づいてエッジ範囲を抽出するエッジ範囲抽出手段
   とからなることを特徴とする請求項１記載のエッジ強調
   装置。
3. 【請求項３】 上記エッジ領域検出手段でのエッジ領域
   の検出に不必要な信号成分或いは雑音成分を減衰させる
   前処理を、当該エッジ領域検出手段への入力画像信号に
   対して施す前処理手段を設けることを特徴とする請求項
   １記載のエッジ強調装置。
4. 【請求項４】 上記変形処理手段は、上記エッジ領域検
   出手段の出力とエッジ強度検出手段の出力とに基づいて
   上記エッジ領域の画像信号に正規化を施す正規化手段
   と、上記正規化されたエッジ領域の画像信号に対して信
   号変化を急峻にする処理を施す変形手段と、上記変形手
   段の出力信号に対して上記正規化に対応する逆正規化を
   施す逆正規化手段と、上記逆正規化手段からの出力信号
   に対して信号波形の不連続部分を滑らかにする後処理を
   施す後処理手段とからなることを特徴とする請求項１記
   載のエッジ強調装置。
5. 【請求項５】 上記変形処理手段は、上記画像のエッジ
   を強調するための情報として基準波形データと上記高域
   成分の強調波形データとの複数の除算値を保持し、上記
   エッジ領域検出手段の出力とエッジ強度検出手段の出力
   とに応じた除算値を上記エッジ領域の入力画像信号に乗
   算することで、上記画像のエッジを強調することを特徴
   とする請求項１記載のエッジ強調装置。
6. 【請求項６】 上記変形処理手段は、上記画像のエッジ
   を強調するための情報として基準波形データと上記高域
   成分の強調波形データとの複数の差分値を保持し、上記
   エッジ領域検出手段の出力とエッジ強度検出手段の出力
   とに応じた差分値を上記エッジ領域の入力画像信号に加
   算することで、上記画像のエッジを強調することを特徴
   とする請求項１記載のエッジ強調装置。