JPH0766419A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0766419A JPH0766419A JP21376393A JP21376393A JPH0766419A JP H0766419 A JPH0766419 A JP H0766419A JP 21376393 A JP21376393 A JP 21376393A JP 21376393 A JP21376393 A JP 21376393A JP H0766419 A JPH0766419 A JP H0766419A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- signal wiring
- scanning signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタを使用したアクティブマトリックス
方式の液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors as switching elements.
【0002】[0002]
【従来の技術】アクティブマトリックス方式の液晶表示
装置は、単純マトリックス方式と比べて、コントラスト
が高く、多階調表示特性にすぐれているため、特にカラ
ー液晶表示装置では欠かせない技術となっている。特
に、スイッチング素子として薄膜トランジスタを使用し
たアクティブマトリックス方式の液晶表示装置は、CR
Tと同等の画質が得られるようになった。2. Description of the Related Art An active matrix type liquid crystal display device has a higher contrast and a better multi-gradation display characteristic than a simple matrix type liquid crystal display device. . In particular, an active matrix type liquid crystal display device using a thin film transistor as a switching element has a CR
Image quality equivalent to T can now be obtained.
【0003】以下、図面を参照しながら、従来の液晶表
示装置を説明する。図3は、従来の液晶表示装置の一画
素の拡大図、図4は一画素の等価回路図である。図3お
よび図4において、8は走査信号配線、9は画像信号配
線、10は画素電極、11は薄膜トランジスタ、12は
対向電極である。また、CS は付加容量、CLCは画素電
極10と対向電極12の間の液晶容量、Cgdは薄膜トラ
ンジスタ11のゲート・ドレイン間の寄生容量、Vg(n)
およびVg(n+1)は、n番目およびn+1番目の走査信号
配線8上の信号電圧、VS(n-1)およびVS(n)はn−1番
目およびn番目の画像信号配線9上の信号電圧、Vt は
対向電極12上の信号電圧、Vp は画素電極10上の信
号電圧である。A conventional liquid crystal display device will be described below with reference to the drawings. FIG. 3 is an enlarged view of one pixel of a conventional liquid crystal display device, and FIG. 4 is an equivalent circuit diagram of one pixel. 3 and 4, 8 is a scanning signal wiring, 9 is an image signal wiring, 10 is a pixel electrode, 11 is a thin film transistor, and 12 is a counter electrode. Further, C S is an additional capacitance, C LC is a liquid crystal capacitance between the pixel electrode 10 and the counter electrode 12, C gd is a parasitic capacitance between the gate and drain of the thin film transistor 11, and V g (n)
And V g (n + 1) are signal voltages on the nth and n + 1th scanning signal wirings 8, and VS (n-1) and VS (n) are n−1th and nth image signal wirings. 9 is a signal voltage on the counter electrode 12, V t is a signal voltage on the counter electrode 12, and V p is a signal voltage on the pixel electrode 10.
【0004】このアクティブマトリックス型液晶表示装
置は、走査信号配線8を介して、薄膜トランジスタ11
のゲートへ走査信号Vg が供給されて薄膜トランジスタ
11のオン・オフが制御される。画像信号VS が画像信
号配線9および薄膜トランジスタ11のソース・ドレイ
ンを介して画素電極10へ供給される。この画像信号V
S と対向電極12へ供給される対向電極信号Vt とを、
対向電極12と画素電極10との間に保持された液晶材
料へ印加することによって画素の表示を行うものであ
る。In this active matrix type liquid crystal display device, a thin film transistor 11 is provided via a scanning signal wiring 8.
The scanning signal V g is supplied to the gate of the thin film transistor 11 to control ON / OFF of the thin film transistor 11. The image signal V S is supplied to the pixel electrode 10 via the image signal wiring 9 and the source / drain of the thin film transistor 11. This image signal V
S and the counter electrode signal V t supplied to the counter electrode 12,
A pixel is displayed by applying the liquid crystal material held between the counter electrode 12 and the pixel electrode 10.
【0005】[0005]
【発明が解決しようとする課題】図5に走査信号
Vg(n)、Vg(n+1)、画像信号VS(n)および画素電極信号
Vp の波形を示す。走査信号Vg(n)は、薄膜トランジス
タ11のゲートへ供給される信号であり、薄膜トランジ
スタ11がオンする電圧VGHと、薄膜トランジスタ11
がオフする電圧VGLとから成る。FIG. 5 shows the waveforms of the scanning signals V g (n) , V g (n + 1) , the image signal V S (n) and the pixel electrode signal V p . The scanning signal V g (n) is a signal supplied to the gate of the thin film transistor 11, and the voltage V GH at which the thin film transistor 11 turns on and the thin film transistor 11
Is turned off and V GL .
【0006】画像信号VS は、薄膜トランジスタ11を
介して、画素電極10へ供給される信号であり、極性が
一走査期間(1H)毎に反転するVS + とVS - で構成
される。Vp は画素電極10に実際に印加される電圧で
ある。画素電極10に実際に印加される電圧は、走査信
号Vg がVGHからVGLへ変化する際に、薄膜トランジス
タ11のゲート・ドレイン間の寄生容量Cgdによって、
電圧が変動する。この電圧の変動ΔVp は下記式で表さ
れる。The image signal V S is a signal supplied to the pixel electrode 10 via the thin film transistor 11, and is composed of V S + and V S − whose polarities are inverted every scanning period (1H). V p is a voltage actually applied to the pixel electrode 10. The voltage actually applied to the pixel electrode 10 is determined by the parasitic capacitance C gd between the gate and drain of the thin film transistor 11 when the scanning signal V g changes from V GH to V GL .
The voltage fluctuates. This voltage fluctuation ΔV p is expressed by the following equation.
【0007】 ΔVp =Cgd・(VGH−VGL)/(Cgd+CLC+CS ) 一般に、この電圧変動ΔVp を補正するために、対向電
極12へ印加する電圧を可変している。しかし、液晶材
料の誘電率異方性(印加電圧により液晶材料の誘電率が
変化する性質)により、ΔVp の値が変動してしまい、
液晶材料への実効的な直流電圧成分の印加は補償され
ず、このためフリッカーや固定画像を表示した直後に起
こる画像の焼き付きが発生するという問題があった。ΔV p = C gd · (V GH −V GL ) / (C gd + C LC + C S ) Generally, in order to correct this voltage fluctuation ΔV p , the voltage applied to the counter electrode 12 is varied. . However, the value of ΔV p varies due to the dielectric anisotropy of the liquid crystal material (the property that the dielectric constant of the liquid crystal material changes depending on the applied voltage).
The application of an effective DC voltage component to the liquid crystal material is not compensated, and therefore, there is a problem that flicker or image sticking occurs immediately after displaying a fixed image.
【0008】この問題を解決するため、ΔVp の主原因
である薄膜トランジスタ11のゲート・ドレイン間の寄
生容量Cgdを極力小さくする努力がなされている。ま
た、液晶表示装置は、CRTに比べて輝度が低く、また
携帯での使用の要望が強いため、極力消費電力の低い画
面の明るい液晶パネルが望まれている。この問題を解決
するため、開口率の大きな液晶パネルを開発する努力が
なされている。In order to solve this problem, efforts are being made to minimize the parasitic capacitance C gd between the gate and drain of the thin film transistor 11 which is the main cause of ΔV p . Further, since the liquid crystal display device has a lower brightness than that of a CRT and there is a strong demand for portable use, a liquid crystal panel with a bright screen and low power consumption is desired. In order to solve this problem, efforts have been made to develop a liquid crystal panel having a large aperture ratio.
【0009】開口率を上げるために、図6に示すよう
に、薄膜トランジスタ16を走査信号配線上に形成する
ことが考えられる。薄膜トランジスタ16を走査信号配
線13上に形成した場合の薄膜トランジスタ16周辺部
の拡大図を図7に、また図7のA−A’断面図を図8に
示す。さらに、他の例を図9に、また図9のA−A’断
面図を図10に示す。図7ないし図10において、1
7、24は走査信号配線兼薄膜トランジスタのゲート電
極、18、25は画像信号配線兼薄膜トランジスタのソ
ース電極、19、26は画素電極兼薄膜トランジスタの
ドレイン電極、20、27は薄膜トランジスタの半導体
層、21、28は絶縁層、22、29はガラス基板、2
3、30は薄膜トランジスタのチャネル部である。In order to increase the aperture ratio, it is conceivable to form the thin film transistor 16 on the scanning signal wiring as shown in FIG. An enlarged view of the peripheral portion of the thin film transistor 16 when the thin film transistor 16 is formed on the scanning signal line 13 is shown in FIG. 7, and a cross-sectional view taken along the line AA ′ of FIG. 7 is shown in FIG. Further, another example is shown in FIG. 9 and a sectional view taken along the line AA ′ of FIG. 9 is shown in FIG. 7 to 10, 1
Reference numerals 7 and 24 denote scanning signal wiring / gate electrode of thin film transistor, 18 and 25 are image signal wiring / source electrode of thin film transistor, 19 and 26 are pixel electrode / drain electrode of thin film transistor, 20 and 27 are semiconductor layers of thin film transistor, and 21, 28. Is an insulating layer, 22 and 29 are glass substrates, 2
Reference numerals 3 and 30 are channel portions of the thin film transistors.
【0010】一般に、薄膜トランジスタのゲート・ドレ
イン間の寄生容量Cgdは、ドレイン側からチャネル幅の
1/2の距離までの半導体層の領域で発生することが知
られている。すなわち、図7および図9の薄膜トランジ
スタにおいて、ゲート・ドレイン間の寄生容量Cgdの発
生面積は実線の斜線で示した領域となり、大きな面積と
なっている。このため、単に薄膜トランジスタを走査信
号配線17、24上に形成しただけでは、薄膜トランジ
スタの寄生容量が大きくなって、フリッカーや固定画像
の焼き付きを誘発するという問題があった。It is generally known that the gate-drain parasitic capacitance C gd of a thin film transistor is generated in the region of the semiconductor layer from the drain side to a distance of ½ of the channel width. That is, in the thin film transistors of FIGS. 7 and 9, the area where the parasitic capacitance C gd between the gate and the drain is generated is the area shown by the solid diagonal lines, which is a large area. Therefore, if the thin film transistor is simply formed on the scanning signal wirings 17 and 24, the parasitic capacitance of the thin film transistor becomes large, causing flicker and sticking of a fixed image.
【0011】[0011]
【課題を解決するための手段】本発明に係る液晶表示装
置は、上記欠点に鑑みてなされたものであり、その特徴
とするところは、複数の画像信号配線と走査信号配線と
を交差して設け、この画像信号配線と走査信号配線との
各交点に画素電極とこの画素電極に画像信号を供給する
薄膜トランジスタとをマトリックス状に設けた液晶表示
装置において、前記薄膜トランジスタを前記走査信号配
線上に形成すると共に、この薄膜トランジスタのチャネ
ル部をL字型に形成した点にある。The liquid crystal display device according to the present invention has been made in view of the above drawbacks, and is characterized in that a plurality of image signal wirings and scanning signal wirings are crossed. In a liquid crystal display device in which a pixel electrode and a thin film transistor that supplies an image signal to the pixel electrode are provided in a matrix at each intersection of the image signal wiring and the scanning signal wiring, the thin film transistor is formed on the scanning signal wiring. In addition, the channel portion of this thin film transistor is formed in an L shape.
【0012】[0012]
【作用】上記のように、スイッチング用トランジスタを
走査信号配線上に形成したことにより、開口率が向上す
る。また、薄膜トランジスタのチャネル部をL字型形状
とすることにより、薄膜トランジスタのゲート・ドレイ
ン間の寄生容量Cgdを小さくすることが可能となり、そ
の結果、明るく、フリッカーや画像焼き付きの発生しな
い液晶表示装置となる。As described above, the aperture ratio is improved by forming the switching transistor on the scanning signal wiring. Further, by forming the channel portion of the thin film transistor into an L-shape, it is possible to reduce the parasitic capacitance C gd between the gate and drain of the thin film transistor, and as a result, a liquid crystal display device which is bright and does not cause flicker or image burn-in. Becomes
【0013】[0013]
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図1は、本発明に係る液晶表示装置の一
実施例を示す薄膜トランジスタ部の拡大図であり、図2
は、図1のA−A’線断面図である。ここで、1は走査
信号配線、2は画像信号配線、3は画素電極、4は薄膜
トランジスタの半導体層、5は絶縁層、6はガラス基
板、7は薄膜トランジスタのチャネル部である。Embodiments of the present invention will now be described in detail with reference to the accompanying drawings. 1 is an enlarged view of a thin film transistor portion showing an embodiment of the liquid crystal display device according to the present invention.
FIG. 2 is a sectional view taken along the line AA ′ of FIG. Here, 1 is a scanning signal wiring, 2 is an image signal wiring, 3 is a pixel electrode, 4 is a semiconductor layer of a thin film transistor, 5 is an insulating layer, 6 is a glass substrate, and 7 is a channel portion of the thin film transistor.
【0014】走査信号配線1は、アルミニウム(Al)
などから成り、真空蒸着法などで形成される。この走査
信号配線1は、薄膜トランジスタのゲート電極も兼ね
る。この走査信号配線1上には、絶縁層5が形成され
る。この絶縁層5は、走査信号配線1と画像信号配線2
の層間絶縁層として作用したり、薄膜トランジスタのゲ
ート絶縁膜として作用する。この絶縁層5は、窒化シリ
コン(SiNx )、二酸化シリコン(SiO2 )などか
ら成り、プラズマCVD法などで形成される。この絶縁
層5上には、薄膜トランジスタの半導体層4が形成され
る。この半導体層4は、アモルファスシリコンなどから
成り、例えばプラズマCVD法などで形成される。この
半導体層4上には、画素電極3に接続されるドレイン電
極3aと画像信号配線2に接続されるソース電極2aが
形成される。この画素電極3は、ITOなどの透明導電
膜などから成り、スパッタリング法などで形成される。
また、画像信号配線2、ソース電極2a、およびドレイ
ン電極3aはアルミニウムなどから成り、真空蒸着法な
どで形成される。The scanning signal wiring 1 is made of aluminum (Al).
And is formed by a vacuum deposition method or the like. The scanning signal line 1 also serves as the gate electrode of the thin film transistor. An insulating layer 5 is formed on the scanning signal wiring 1. The insulating layer 5 includes a scanning signal wiring 1 and an image signal wiring 2
And acts as a gate insulating film of a thin film transistor. The insulating layer 5 is made of silicon nitride (SiN x ) or silicon dioxide (SiO 2 ) and is formed by a plasma CVD method or the like. The semiconductor layer 4 of the thin film transistor is formed on the insulating layer 5. The semiconductor layer 4 is made of amorphous silicon or the like and is formed by, for example, a plasma CVD method or the like. A drain electrode 3a connected to the pixel electrode 3 and a source electrode 2a connected to the image signal wiring 2 are formed on the semiconductor layer 4. The pixel electrode 3 is made of a transparent conductive film such as ITO and is formed by a sputtering method or the like.
The image signal wiring 2, the source electrode 2a, and the drain electrode 3a are made of aluminum or the like and are formed by a vacuum vapor deposition method or the like.
【0015】本発明に係る液晶表示装置では、走査信号
配線1上に半導体層4が形成され、この半導体層4上に
画像信号配線2から突出したソース電極2aと画素電極
3から突出したドレイン電極3aが形成される。したが
って、薄膜トランジスタのチャネル部7は全体としてL
字型形状となっている。このため、薄膜トランジスタの
ゲート・ドレイン間容量Cgdの発生面積は、図1に実線
の斜線で示した領域となり、図7および図9の従来の液
晶表示装置に比べて小さな面積となっている。最小線幅
8μm、最小線間隔6μmとして、薄膜トランジスタを
設計した場合の薄膜トランジスタのゲート・ドレイン間
容量Cgdの比較を行う。In the liquid crystal display device according to the present invention, the semiconductor layer 4 is formed on the scanning signal wiring 1, and the source electrode 2 a protruding from the image signal wiring 2 and the drain electrode protruding from the pixel electrode 3 are formed on the semiconductor layer 4. 3a is formed. Therefore, the channel portion 7 of the thin film transistor is L
It is shaped like a letter. Therefore, the generation area of the gate-drain capacitance C gd of the thin film transistor is the area shown by the solid diagonal lines in FIG. 1, which is smaller than that of the conventional liquid crystal display device of FIGS. 7 and 9. The gate-drain capacitance C gd of a thin film transistor when a thin film transistor is designed is compared with a minimum line width of 8 μm and a minimum line interval of 6 μm.
【0016】 従来の薄膜トランンジスタ 本発明の薄膜トランジスタ チャネル形状 縦I字型(図7) 横I字型(図9) L字型 Cgd発生部領域 114μm2 95μm2 54μm2 Cgd容量値 0.015pF 0.013pF 0.007pF 上記値は、ゲート絶縁層の比誘電率を6、膜厚を0.4
μm、薄膜トランジスタのチャネル幅Wを6μm、チャ
ネル長Lを18μmとした場合である。The thin film transistor channel shape vertical I-shaped conventional thin film Trang Njisuta present invention (FIG. 7) the horizontal I-shaped (FIG. 9) L-shaped C gd generating region 114μm 2 95μm 2 54μm 2 C gd capacitance value 0. 015pF 0.013pF 0.007pF The above values have a relative dielectric constant of the gate insulating layer of 6 and a film thickness of 0.4.
μm, the channel width W of the thin film transistor is 6 μm, and the channel length L is 18 μm.
【0017】このように、本発明によれば、薄膜トラン
ジスタのチャネル部がL字型形状をしていることによ
り、トランジスタの能力を決めるW/L比が同一の場
合、チャネル部がI字型形状をしてる図7および図9の
従来の薄膜トランジスタに比べ、ゲート・ドレイン間の
寄生容量を約1/2にすることができる。As described above, according to the present invention, since the channel portion of the thin film transistor is L-shaped, the channel portion is I-shaped when the W / L ratios that determine the capability of the transistor are the same. As compared with the conventional thin film transistor of FIGS. 7 and 9, the parasitic capacitance between the gate and the drain can be reduced to about 1/2.
【0018】[0018]
【発明の効果】以上のように、本発明に係る液晶表示装
置によれば、スイッチング用の薄膜トランジスタを走査
信号配線上に形成すると共に、この薄膜トランジスタの
チャネル部をL字型形状としたことから、薄膜トランジ
スタのゲート・ドレイン間の寄生容量Cgdを小さくで
き、このため走査信号による画素電極電圧の変動が小さ
くなり、表示画像のフリッカーや固定画像を表示した直
後に起こる画像の焼き付きを防止できる。また、薄膜ト
ランジスタのチャネル部をL字型形状としたことによ
り、薄膜トランジスタを走査信号配線上に形成した場合
も、薄膜トランジスタのゲート・ドレイン間の寄生容量
を小さくでき、高信頼性で開口率の大きい、明るい液晶
表示装置が実現できる。As described above, according to the liquid crystal display device of the present invention, since the switching thin film transistor is formed on the scanning signal wiring and the channel portion of this thin film transistor is formed in the L-shape, The parasitic capacitance C gd between the gate and the drain of the thin film transistor can be reduced, so that the fluctuation of the pixel electrode voltage due to the scanning signal can be reduced, and the flicker of the displayed image and the image sticking that occurs immediately after the fixed image is displayed can be prevented. In addition, since the channel portion of the thin film transistor is L-shaped, even when the thin film transistor is formed on the scanning signal wiring, the parasitic capacitance between the gate and drain of the thin film transistor can be reduced, the reliability is high and the aperture ratio is large. A bright liquid crystal display device can be realized.
【図1】本発明の実施例の画素スイッチング用薄膜トラ
ンジスタの拡大図である。FIG. 1 is an enlarged view of a pixel switching thin film transistor according to an embodiment of the present invention.
【図2】図1のA−A’線断面図である。FIG. 2 is a sectional view taken along the line A-A ′ in FIG.
【図3】従来の液晶表示装置の一画素の拡大図である。FIG. 3 is an enlarged view of one pixel of a conventional liquid crystal display device.
【図4】液晶表示装置の一画素の等価回路図である。FIG. 4 is an equivalent circuit diagram of one pixel of the liquid crystal display device.
【図5】図4の各端子の信号波形である。5 is a signal waveform of each terminal in FIG.
【図6】走査信号配線上に画素スイッチング用薄膜トラ
ンジスタを形成した場合の一画素拡大図である。FIG. 6 is an enlarged view of one pixel when a pixel switching thin film transistor is formed on a scanning signal line.
【図7】走査信号配線上に画素スイッチング用薄膜トラ
ンジスタを形成した場合の薄膜トランジスタの拡大図で
ある。FIG. 7 is an enlarged view of a thin film transistor when a pixel switching thin film transistor is formed on a scanning signal line.
【図8】図7のA−A’線断面図である。8 is a cross-sectional view taken along the line A-A ′ of FIG.
【図9】走査信号配線上に画素スイッチング用薄膜トラ
ンジスタを形成した場合の薄膜トランジスタの拡大図で
ある。FIG. 9 is an enlarged view of a thin film transistor when a pixel switching thin film transistor is formed on a scanning signal line.
【図10】図9のA−A’線断面図である。10 is a cross-sectional view taken along the line A-A ′ of FIG.
1・・・走査信号配線、2・・・画像信号配線、3・・
・画素電極、4・・・・半導体層、5・・・絶縁層、6
・・・ガラス基板、7・・・チャネル部1 ... Scan signal wiring, 2 ... Image signal wiring, 3 ...
・ Pixel electrode, 4 ... Semiconductor layer, 5 Insulation layer, 6
... Glass substrate, 7 ... Channel section
Claims (1)
交差して設け、この画像信号配線と走査信号配線との各
交点に画素電極とこの画素電極に画像信号を供給する薄
膜トランジスタとをマトリックス状に設けた液晶表示装
置において、前記薄膜トランジスタを前記走査信号配線
上に形成すると共に、この薄膜トランジスタのチャネル
部をL字型に形成したことを特徴とする液晶表示装置。1. A matrix comprising a plurality of image signal wirings and scanning signal wirings intersecting each other, and a pixel electrode and a thin film transistor for supplying an image signal to the pixel electrode at each intersection of the image signal wirings and the scanning signal wirings. In a liquid crystal display device provided in a strip shape, the thin film transistor is formed on the scanning signal line, and a channel portion of the thin film transistor is formed in an L shape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21376393A JPH0766419A (en) | 1993-08-30 | 1993-08-30 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21376393A JPH0766419A (en) | 1993-08-30 | 1993-08-30 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0766419A true JPH0766419A (en) | 1995-03-10 |
Family
ID=16644627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21376393A Pending JPH0766419A (en) | 1993-08-30 | 1993-08-30 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0766419A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2741740A1 (en) * | 1995-11-25 | 1997-05-30 | Lg Electronics Inc | HIGH OPENING RATE LIQUID CRYSTAL DISPLAY DEVICE |
NL1025134C2 (en) * | 2003-12-24 | 2005-08-26 | Lg Philips Lcd Co | Thin-film transistor for active matrix-type organic light emitting device, has gate electrode having larger superimposition area with source electrode than drain electrode |
US7102160B1 (en) * | 1999-09-14 | 2006-09-05 | Lg.Philips Lcd Co, Ltd. | TFT LCD including a source line having an extension pattern in the channel layer |
US7391052B2 (en) | 1999-07-16 | 2008-06-24 | Seiko Epson Corporation | TFT structure for suppressing parasitic MOSFET in active display |
WO2015096309A1 (en) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | Thin-film transistor, manufacturing method therefor, array substrate, and display device |
-
1993
- 1993-08-30 JP JP21376393A patent/JPH0766419A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2741740A1 (en) * | 1995-11-25 | 1997-05-30 | Lg Electronics Inc | HIGH OPENING RATE LIQUID CRYSTAL DISPLAY DEVICE |
DE19655412B4 (en) * | 1995-11-25 | 2009-05-28 | Lg Display Co., Ltd. | Active matrix liquid crystal display device and manufacturing method |
US7391052B2 (en) | 1999-07-16 | 2008-06-24 | Seiko Epson Corporation | TFT structure for suppressing parasitic MOSFET in active display |
US7102160B1 (en) * | 1999-09-14 | 2006-09-05 | Lg.Philips Lcd Co, Ltd. | TFT LCD including a source line having an extension pattern in the channel layer |
NL1025134C2 (en) * | 2003-12-24 | 2005-08-26 | Lg Philips Lcd Co | Thin-film transistor for active matrix-type organic light emitting device, has gate electrode having larger superimposition area with source electrode than drain electrode |
WO2015096309A1 (en) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | Thin-film transistor, manufacturing method therefor, array substrate, and display device |
US9502576B2 (en) | 2013-12-26 | 2016-11-22 | Boe Technology Group Co., Ltd. | Thin film transistor and method for manufacturing the same, array substrate, display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4955697A (en) | Liquid crystal display device and method of driving the same | |
US5463483A (en) | Electro-optical device having an anodic oxide film | |
JP4368515B2 (en) | LCD panel | |
JP2770763B2 (en) | Active matrix liquid crystal display | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
JPH05232512A (en) | Liquid crystal display device | |
JPH04241326A (en) | Active matrix substrate and driving method thereof and production thereof | |
KR960014824B1 (en) | Active matrix liquid crystal display apparatus | |
US6738107B2 (en) | Liquid crystal display device | |
JPH0766419A (en) | Liquid crystal display device | |
US20040245523A1 (en) | Circular thin film transistor structure | |
JP2755683B2 (en) | Active matrix liquid crystal display | |
JPH09243999A (en) | Liquid crystal display device | |
JPH08211406A (en) | Active matrix display element | |
JPH1184417A (en) | Active matrix type display element and its driving method | |
US8059221B2 (en) | Liquid crystal display and manufacturing method of the same | |
JPH07175453A (en) | Liquid crystal display device | |
JPH09244044A (en) | Liquid crystal display device | |
JP2002202493A (en) | Liquid crystal display device | |
JP3533476B2 (en) | Liquid crystal display | |
JP2509017B2 (en) | Active matrix liquid crystal display device | |
JPH0580354A (en) | Liquid crystal display device | |
JPH0933890A (en) | Driving method for liquid crystal display device | |
JPH04280228A (en) | Thin film field effect type transistor driving liquid crystal display element array and driving method thereof | |
JPH06258669A (en) | Liquid crystal display device |