JPH0766294A - 集積回路の自動設計装置 - Google Patents

集積回路の自動設計装置

Info

Publication number
JPH0766294A
JPH0766294A JP5211843A JP21184393A JPH0766294A JP H0766294 A JPH0766294 A JP H0766294A JP 5211843 A JP5211843 A JP 5211843A JP 21184393 A JP21184393 A JP 21184393A JP H0766294 A JPH0766294 A JP H0766294A
Authority
JP
Japan
Prior art keywords
circuit
design
library
integrated circuit
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5211843A
Other languages
English (en)
Inventor
Michinari Kouno
道成 河野
Tsugio Yamaguchi
二男 山口
Kinkan Ro
金勤 盧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5211843A priority Critical patent/JPH0766294A/ja
Publication of JPH0766294A publication Critical patent/JPH0766294A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 設計に必要な回路の選択効率が良く最適設計
が素早くできる集積回路自動設計装置を提供すること。 【構成】 ライブラリー2の中に回路図だけでなく設計
に必要な知識も付随させて蓄積しておき、設計に際して
ライブラリー選択装置3ができるだけ少数の回路に絞っ
て選択し、最適化装置4は実際の回路設計に適した目標
関数に従って回路定数を決めるようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路の自動設計に
関する。
【0002】
【従来の技術】従来の集積回路自動設計システムを大別
すると、(a)最適化アルゴリズムに基いた自動設計シ
ステムと、(b)知識ベースを採り入れた自動設計シス
テムに分けられる。
【0003】その他に、設計現場のニーズを重視する立
場から、全ての回路をライブラリーに登録して再利用す
るアプローチもあるが、登録が煩わしくシステムを構築
するのに時間がかかるという難点がある。それに加え
て、使用側からも候補回路の選択が大変困難である。
【0004】最近、設計手順の再保存、再利用化システ
ムが提案されている。これは、設計ノウハウを再利用す
る意味で非常に有効であるが、冗長な手順をどう削除し
たらよいかが問題であり実用段階には入っていない。
【0005】
【発明が解決しようとする課題】上述の(a)にあげた
最適化アルゴリズムに基いた集積回路自動設計システム
は、設計者による調整素子の選定などの作業が必要であ
り、汎用性を重視する反面、設計現場における特有のニ
ーズを見落としている傾向があった。
【0006】また、(b)にあげた知識ベースを採り入
れた集積回路の自動設計システムの中には、トランジス
タレベルから回路を自動合成する、いわゆるエキスパー
トシステムが含まれるが、自動合成ルールが限られた
り、適用可能な回路カテゴリーが少ないなどの欠点があ
るため実用的でなかった。
【0007】本発明は、上述の従来のシステムの欠点を
克服し、要求する回路の選択を効率良く行ない、素早く
最適設計の解を得られるシステムを提供することを目的
とする。
【0008】
【課題を解決するための手段】本発明は、設計に必要な
集積回路が蓄積された回路ライブラリーと、該回路ライ
ブラリーから所要の回路を選択するライブラリー選択装
置及び選択された回路の回路定数を決定する最適化装置
を含む回路設計処理装置とから成る集積回路自動設計装
置において、前記最適化装置が、回路の製造バラツキを
考慮した多目標の最適化に適した目標関数を発生する手
段と、設計変数の変化可能な範囲を自動的に調整する手
段とを備えていることを特徴とする集積回路自動設計装
置を提供する。
【0009】また、本発明の集積回路自動設計装置は、
前記回路ライブラリーに、使用頻度の高い回路のみを登
録し、回路仕様と調整素子との関係及びその回路の使用
限界等の設計知識を各回路に付随させて蓄積してあるの
が好ましい。
【0010】
【作用】本発明の上述の構成によれば、仕様頻度の高い
回路のみを回路ライブラリーに登録すると共に各回路の
仕様と調整素子を関係付け、調整素子幅、回路の限界等
の設計知識を持たせてあるので、回路の選択が効率良く
行えるとともに、素早く最適設計の解を得ることができ
る。
【0011】また、確率内挿モデル関数を用いた逐次最
適化に適した目標関数を構築することにより、より効率
良く多目的関数を最適化でき、設計手順に依存せずに複
数の相反する要求仕様を同時に満足させることが可能と
なる。
【0012】
【実施例】図1〜3を参照して、本発明の集積回路自動
設計装置の1例について説明する。
【0013】図1は本発明集積回路自動設計装置の基本
構成を示す。同図において、1は回路設計のための処理
装置、2は回路に関するデータを蓄積したライブラリー
である。
【0014】このシステムの構築に際して、設計者はラ
イブラリーに回路と設計知識の登録を行なう。その際、
登録回路としては仕様頻度の高いと思われる回路を登録
する。なお、登録に際しては中堅設計者が行なうことが
望ましい。
【0015】本発明はライブラリーに登録する内容に特
徴を有するものであるから、この点については後ほど詳
述するが、それに先立って、ここでシステム全体を簡単
に説明する。
【0016】処理装置1は、ライブラリー選択装置3と
最適化装置4を含み、ライブラリー選択装置3は設計者
が入力した要求仕様(目標特性)や回路のカテゴリー、
電源電圧等に基いてライブラリーから候補回路を選択す
る。
【0017】複数の回路が選択された場合にはその集積
回路が占める面積等の要素を考慮して回路を決定する。
【0018】最適化装置4はライブラリー選択装置3で
選択された回路の回路定数を最適化する処理を行なう。
バラツキ解析を行なう場合は、それを考慮した最適化を
行ない要求仕様を満たす回路を提示する。
【0019】次に上記ライブラリーに設計知識を構築す
る手法について説明する。従来の最適化手法において
は、設計知識を有効利用していないため設計者から入力
される要求仕様と調整素子の指定、素子変更可能な範囲
などによって最適化の効率は大きな影響を受けていた。
【0020】それに比べて、本発明の手法は、ライブラ
リー選択装置3で、与えられた仕様を満たすための回路
定数の値をある程度予測し、その解が含まれる回路の中
からなるべく回路定数の変化範囲が小さくなるように絞
り込んでから、次段の最適化装置4に渡すようになって
いるので最適化が効率良く行なえる。
【0021】設計知識は大別して次の4つである。 (1)回路の限界 これは回路ライブラリーを選択する場合の重要なファク
ターであって、フィルター回路を例にとると、カットオ
フ周波数のとり得る領域等である。
【0022】(2)調整素子 設計知識として要求仕様に対応する調整素子を登録して
おく。ここに登録する調整素子は一般に複数の仕様と関
連する場合が多い。従って、要求仕様に対する調整素子
の選択良否により回路最適化の効率と要求満足度に影響
が出てくる。
【0023】(3)素子間の関係 素子間の関係より、独立変数として扱う素子と、従属変
数として扱う素子とに種別することができる。例えば、
同じ電流の流れる素子間では、互いに定数倍の関係があ
るので、その中の1つの素子を独立変数として扱い、他
の素子は独立変数の定数倍となる従属変数として扱えば
よいことになる。独立変数と従属変数の関係により、最
適化は独立変数だけを扱えばよいということになる。
【0024】(4)調整素子の変化可能な範囲 調整素子値の範囲は、いくつかの制約条件によって決定
される。まず、設計プロセス上の制約がある。その理由
は、設計可能な素子幅で最適化を行なわなければ意味が
ないからである。また、消費電力や設計者の経験による
制約も考えられる。
【0025】次に、上述のようにしてライブラリーに蓄
積された回路ライブラリーから回路を選択する方法につ
いて説明する。
【0026】回路を選択するために必要な条件は、回路
のカテゴリー、電源電圧、回路の限界値等である。図1
のライブラリー選択装置3は、上述の入力情報を元に回
路を検索する。
【0027】回路ライブラリーの選択肢の1例を図2に
示してある。ユーザーは初めにフィルター、アンプとい
った回路の種類を入力する。この段階でフィルター回路
を選択した場合、次に、ローパスフィルター、ハイパス
フィルター等のカテゴリーと電源電圧を入力する。最後
に、カットオフ周波数等の回路の基本的特性を入力す
る。
【0028】これによってライブラリー選択装置3はラ
イブラリーから候補としてあげられる回路を選択する。
もし複数の回路が選ばれたならば、それらの回路の占め
る面積や素子数等を考慮して、好ましい回路を選択す
る。
【0029】このようにして選択した回路は次の最適化
装置4に送られる。最適化装置4は、設計知識に基いて
回路定数最適化を行なう。
【0030】一般に、回路定数の決定は、多目標関数の
最適化問題に帰着する。この場合、多目標関数を単一目
標関数に変換して、単一目標関数の最適化アルゴリズム
を適用することが多い。
【0031】下記に説明する本実施例における自動設計
システムにおいても、単一目標関数最適化手法を用いて
いる。下記に本発明に適用する目標関数Fの1例を示
す。
【0032】
【数1】
【0033】
【数2】 (数2)におけるPは実際の値が要求範囲に対して満足
かどうかを示す値である。
【0034】n=1の場合の目標関数Fとλの関係を図
3に示す。この図から分かるように、目標関数Fは、要
求仕様に対して満足度が高ければ高いほど零に近い値を
とる。
【0035】逆に、要求仕様に対して満足度が低くなれ
ばなるほど指数関数的に増大する。それ故、目標関数F
を最小化すれば要求仕様を満足することができるため、
順次サンプルを取って行き、目標関数を近似したモデル
関数を構成し、その最小値を探索することにより、最終
的に最適化が可能である。
【0036】また、(数1)を見ても分かるように、複
数の要求仕様に対して同時に最適化が可能である。な
お、ここで用いる目標関数を最適化する手法は、局所最
適化であることから、的確に最適解を得るために、本発
明においては、調整素子変化可能な範囲を逐次変更して
いく技法を最適化装置に取り入れている。これは、ある
回数毎に繰り返しを行なったら、その時点での目標関数
の最小値を中心にして、それまでの変数の変化範囲を縮
小させるものである。
【0037】ICプロセスパラメータの変動により回路
定数に影響を及ぼすため、回路定数を或る値に設定して
希望の回路が得られたとしても、素子パラメータのバラ
ツキにより希望の特性が実現できなくなることが多い。
【0038】そこで、このようなバラツキを考慮して回
路を設計する必要がある。それには、ワーストケースに
おける回路特性と仕様との比較結果を目標関数に採り入
れ、その目標関数を最小化するという仕様分析によるデ
ザイン・センタリング手法が有効であることが確認され
ている。この手法を本システムに取り込む際には、(数
2)の中のRを回路特性のワーストケース値に置き換え
て、多目標関数の最適問題として少ない計算量で100
%の設計歩留まりを得ることができる。
【0039】
【発明の効果】本発明の上述の構成によれば、仕様頻度
の高い回路のみを回路ライブラリーに登録すると共に各
回路の仕様と調整素子を関係付け、調整素子幅、回路の
限界等の設計知識を持たせてあるので、回路の選択が効
率良く行えるとともに、素早く最適設計の解を得ること
ができる。
【0040】また、確率内挿モデル関数を用いた逐次最
適化に適した目標関数を構築することにより、より効率
良く多目的関数を最適化でき、設計手順に依存せずに複
数の相反する要求仕様を同時に満足させることが可能と
なる。
【図面の簡単な説明】
【図1】本発明集積回路自動設計装置の基本構成のブロ
ック図である。
【図2】回路選択肢を示す説明図である。
【図3】最適化のために用いる目標関数を例示した図表
である。
【符号の説明】
1 回路設計処理装置 2 回路ライブラリー 3 ライブラリー選択装置 4 最適化装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 設計に必要な集積回路が蓄積された回路
    ライブラリーと、該回路ライブラリーから所要の回路を
    選択するライブラリー選択装置及び選択された回路の回
    路定数を決定する最適化装置を含む回路設計処理装置と
    から成る集積回路自動設計装置において、 前記最適化装置が、回路の製造バラツキを考慮した多目
    標の最適化に適した目標関数を発生する手段と、設計変
    数の変化可能な範囲を自動的に調整する手段とを備えて
    いることを特徴とする集積回路自動設計装置。
  2. 【請求項2】 請求項1に記載の集積回路自動設計装置
    において、前記回路ライブラリーには、使用頻度の高い
    回路のみを登録し、回路仕様と調整素子との関係及びそ
    の回路の使用限界等の設計知識を各回路に付随させて蓄
    積してあることを特徴とする集積回路自動設計装置。
JP5211843A 1993-08-26 1993-08-26 集積回路の自動設計装置 Pending JPH0766294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5211843A JPH0766294A (ja) 1993-08-26 1993-08-26 集積回路の自動設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5211843A JPH0766294A (ja) 1993-08-26 1993-08-26 集積回路の自動設計装置

Publications (1)

Publication Number Publication Date
JPH0766294A true JPH0766294A (ja) 1995-03-10

Family

ID=16612512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5211843A Pending JPH0766294A (ja) 1993-08-26 1993-08-26 集積回路の自動設計装置

Country Status (1)

Country Link
JP (1) JPH0766294A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276628A (ja) * 2007-05-02 2008-11-13 Sony Corp 回路最適化情報管理装置およびその方法、並びにプログラム
JP2008299536A (ja) * 2007-05-30 2008-12-11 Toyota Central R&D Labs Inc 設計プログラムおよび設計装置
US8271921B2 (en) 2009-09-25 2012-09-18 Fujitsu Limited Automatic circuit design technique using pareto optimal solutions
US8578320B2 (en) 2010-03-02 2013-11-05 Fujitsu Limited Automatic design support apparatus and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276628A (ja) * 2007-05-02 2008-11-13 Sony Corp 回路最適化情報管理装置およびその方法、並びにプログラム
US8843863B2 (en) 2007-05-02 2014-09-23 Sony Corporation Apparatus, method and computer program for managing circuit optimization information
JP2008299536A (ja) * 2007-05-30 2008-12-11 Toyota Central R&D Labs Inc 設計プログラムおよび設計装置
US8271921B2 (en) 2009-09-25 2012-09-18 Fujitsu Limited Automatic circuit design technique using pareto optimal solutions
US8578320B2 (en) 2010-03-02 2013-11-05 Fujitsu Limited Automatic design support apparatus and method

Similar Documents

Publication Publication Date Title
JP4202120B2 (ja) 集積回路の最適化設計装置
US5159682A (en) System for optimizing a physical organization of elements of an integrated circuit chip through the convergence of a redundancy function
US7092863B2 (en) Model predictive control (MPC) system using DOE based model
US20030079188A1 (en) Method of multi-topology optimization
JPH0766294A (ja) 集積回路の自動設計装置
Vancorenland et al. Optimal RF design using smart evolutionary algorithms
US6957400B2 (en) Method and apparatus for quantifying tradeoffs for multiple competing goals in circuit design
Daems et al. Evaluation of error-control strategies for the linear symbolic analysis of analog integrated circuits
US7093205B2 (en) Method and apparatus for efficient semiconductor process evaluation
Francken et al. Methodology for analog technology porting including performance tuning
Tang et al. Refinement-based synthesis of continuous-time analog filters through successive domain pruning, plateau search, and adaptive sampling
CN110737671A (zh) 基于表格的检索方法和装置
JP2605188B2 (ja) 回路定数自動設計システム及び回路定数最適化方法
JPH0916244A (ja) シミュレーション方法および装置
CN112131814A (zh) 一种利用区域重布局的fpga布局合法化方法
JP2003242170A (ja) 文書検索装置、文書検索方法および記録媒体
JP2954074B2 (ja) 回路分割方法及び回路分割装置
JP2734469B2 (ja) 回路定数の自動設計システムにおける回路定数最適化方法
JP2004535682A (ja) アナログ信号処理パラメータのセッティングに連係してインデザイン(設計中の)変更可能性を持つ固体回路レイアウトを生成するための方法および装置、および、そのような方法の適用によって生み出される集積回路設計および集積回路
Caccia et al. Genetic algorithm for disassembly strategy definition
RU2000123354A (ru) Способ выработки решений и система для его реализации
CN117291129A (zh) 用于对fpga进行编程的方法
JP4188674B2 (ja) 検査データ作成方法
Wah et al. Discrete lagrangian methods for designing multiplierless two-channel PR-LP filter banks
JP2818246B2 (ja) 集積回路の自動配線方法