JPH0766150A - Fabrication of semiconductor device - Google Patents
Fabrication of semiconductor deviceInfo
- Publication number
- JPH0766150A JPH0766150A JP21416193A JP21416193A JPH0766150A JP H0766150 A JPH0766150 A JP H0766150A JP 21416193 A JP21416193 A JP 21416193A JP 21416193 A JP21416193 A JP 21416193A JP H0766150 A JPH0766150 A JP H0766150A
- Authority
- JP
- Japan
- Prior art keywords
- film
- annealing
- protective film
- sinx
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体基板上にイオン注入後、イオン注
入層の活性化のためのアニールを行う工程を有する半導
体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device having a step of performing annealing for activating an ion-implanted layer after ion-implanting a semiconductor substrate.
【0002】[0002]
【従来の技術】従来より、電界効果トランジスタ(以
下、FETと記す)の製造においては、FETの特性
(高周波性、高速性)を改善し、FETを含む半導体集
積回路装置の集積密度を高めるために、ゲート電極また
はダミーゲートをマスクとしてイオン注入を行なった
後、アニール(熱処理)を施してイオン注入層を活性化
するセルフアライメント法が一般的に行われている。例
えば、GaAsショットキーゲートFET(以下、Ga
AsMESFETと記す)では、セルフアライメント法
によるイオン注入を行った後、イオン注入層を活性化す
るための高温によるアニールが行われる。2. Description of the Related Art Conventionally, in the manufacture of field effect transistors (hereinafter referred to as FETs), in order to improve the characteristics (high frequency characteristics and high speed characteristics) of FETs and increase the integration density of semiconductor integrated circuit devices including FETs. In general, a self-alignment method is performed in which ion implantation is performed using a gate electrode or a dummy gate as a mask and then annealing (heat treatment) is performed to activate the ion implantation layer. For example, GaAs Schottky gate FET (hereinafter, Ga
(Hereinafter referred to as AsMESFET), after performing ion implantation by the self-alignment method, annealing at a high temperature for activating the ion implantation layer is performed.
【0003】図4は、ダミーゲート型セルフアライメン
ト法を用いたGaAsMESFETの製造プロセスを示
したものである。まず、同図(a)に示すように、Ga
Asからなる半導体基板1上部にSiイオンを注入して
n型注入層2を形成する。次に、n型注入層2上にSi
Nx等からなる絶縁膜をCVD法等により形成し、パタ
ーニングを行って、同図(b)に示すように、ダミーゲ
ート3を形成する。その後、寄生抵抗を低減するため
に、Siイオンを注入して、同図(c)に示すように、
n型高濃度注入層4を形成する。このとき、ダミーゲー
ト3の位置によってn型高濃度注入層4の位置も決定さ
れ、n型高濃度注入層4が自己整合的に形成される。FIG. 4 shows a manufacturing process of a GaAs MESFET using the dummy gate type self-alignment method. First, as shown in FIG.
Si ions are implanted on the semiconductor substrate 1 made of As to form the n-type implantation layer 2. Next, Si on the n-type injection layer 2
An insulating film made of Nx or the like is formed by a CVD method or the like and patterned to form a dummy gate 3 as shown in FIG. Then, in order to reduce the parasitic resistance, Si ions are implanted, and as shown in FIG.
The n-type high concentration injection layer 4 is formed. At this time, the position of the n-type high-concentration injection layer 4 is also determined by the position of the dummy gate 3, and the n-type high-concentration injection layer 4 is formed in a self-aligned manner.
【0004】次に、n型注入層2及びn型高濃度注入層
4の活性化アニールを行った後、同図(d)に示すよう
に、n型高濃度注入層4上にソース電極5及びドレイン
電極6を形成する。その後、ダミーゲート3をエッチン
グ除去した後、同図(e)に示すように、ゲート電極7
を形成する。Next, after the activation annealing of the n-type injection layer 2 and the n-type high concentration injection layer 4 is performed, the source electrode 5 is formed on the n-type high concentration injection layer 4 as shown in FIG. And the drain electrode 6 is formed. Then, after removing the dummy gate 3 by etching, as shown in FIG.
To form.
【0005】ところで、上記のn型注入層2及びn型高
濃度注入層4を活性化するには、n型高濃度注入層4を
形成した後、800℃以上の高温アニールが必要とな
る。このとき、このアニールにともなう半導体基板1表
面の熱分解を抑制するために、n型高濃度注入層4及び
ダミーゲート3を覆うように保護膜を形成した後アニー
ルを行う、いわゆる「キャップアニール法」が多用され
ている。このキャップアニール法において重要な点は、
注入イオンを効率よく活性化させることである。By the way, in order to activate the n-type injection layer 2 and the n-type high-concentration injection layer 4, after forming the n-type high-concentration injection layer 4, high-temperature annealing at 800 ° C. or higher is required. At this time, in order to suppress thermal decomposition of the surface of the semiconductor substrate 1 due to this annealing, a protective film is formed so as to cover the n-type high concentration implantation layer 4 and the dummy gate 3, and then annealing is performed. Is frequently used. The important point in this cap annealing method is
It is to efficiently activate the implanted ions.
【0006】従来、前記保護膜として、CVD法により
形成したSiNx膜が有効であることが知られている。
しかし、このSiNx膜は、高温アニールによる膜破損
を起こしやすく、膜破損を防止するためには、その膜応
力、膜厚を限定することが必要である。一方、膜破損を
起こしにくく、膜応力、膜厚を比較的自由に変化させて
形成することができるSiO2 膜を保護膜として用いた
キャップアニール法も試みられている。しかし、この場
合は、As等の拡散により、イオン注入層の特性は劣化
する等の問題がある。Conventionally, it is known that a SiNx film formed by a CVD method is effective as the protective film.
However, this SiNx film easily causes film damage due to high temperature annealing, and it is necessary to limit the film stress and film thickness in order to prevent film damage. On the other hand, a cap annealing method using a SiO 2 film as a protective film, which hardly causes film damage and can be formed by relatively freely changing film stress and film thickness, has been attempted. However, in this case, there is a problem that the characteristics of the ion-implanted layer deteriorate due to the diffusion of As and the like.
【0007】そこで、図5に示すように、n型高濃度注
入層4及びダミーゲート3を覆うようにSiNxからな
る第1保護膜8aを形成し、第1保護膜8a上に第2保
護膜8bを形成した2層構造の保護膜が提案されてい
る。第1保護膜8aは、熱破損を防ぐために、屈折率が
小さく(0.95程度)、比較的柔らかい膜からなって
いる。また、第2保護膜8bは、半導体基板1からのA
s抜けを防ぐために、屈折率が大きく(2.05程
度)、比較的硬い膜からなっている。Therefore, as shown in FIG. 5, a first protective film 8a made of SiNx is formed so as to cover the n-type high concentration injection layer 4 and the dummy gate 3, and the second protective film 8a is formed on the first protective film 8a. A protective film having a two-layer structure in which 8b is formed has been proposed. The first protective film 8a is a relatively soft film having a small refractive index (about 0.95) in order to prevent thermal damage. In addition, the second protective film 8b is formed from the semiconductor substrate 1
In order to prevent s escape, the film has a large refractive index (about 2.05) and is made of a relatively hard film.
【0008】[0008]
【発明が解決しようとする課題】ところが、上記従来例
の図5に示すような2層構造の保護膜の形成には、2回
の成膜工程を必要とし、製造コストが高くなるという問
題がある。さらに、2層構造のため、膜質の変化が不連
続となり、第1保護膜と第2保護膜の界面にストレスが
生じ、割れ等の膜破損が起こりやすいという問題があ
る。However, the formation of a protective film having a two-layer structure as shown in FIG. 5 of the above-mentioned conventional example requires two film forming steps, resulting in a high manufacturing cost. is there. Further, since the film has a two-layer structure, the film quality changes discontinuously, stress is generated at the interface between the first protective film and the second protective film, and film damage such as cracking is likely to occur.
【0009】そこで、本発明の目的は、イオン注入層の
活性化のためのアニールを行う場合に、以上のような従
来のキャップアニール用保護膜が持つ種々の問題点を解
消し、アニールによる保護膜の膜破損を防止するととも
にイオン注入層の高活性化率を実現することができる、
半導体装置の製造方法を提供することにある。Therefore, an object of the present invention is to eliminate the above-mentioned various problems of the conventional cap annealing protective film when performing annealing for activation of the ion-implanted layer, and perform protection by annealing. It is possible to prevent damage to the film and realize a high activation rate of the ion implantation layer.
It is to provide a method for manufacturing a semiconductor device.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体基板上にイオン注入後、イオン注
入層の活性化のためのアニールを行う工程を有する半導
体装置の製造方法において、プラズマCVD法により、
前記半導体基板上に連続的に膜質が変化したSiNx膜
を1回の成膜工程で形成し、前記SiNx膜を保護膜と
して、イオン注入層の活性化のためのアニールを行うこ
とを特徴とするものである。In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device including a step of performing annealing for activating an ion-implanted layer after ion-implanting a semiconductor substrate. , By plasma CVD method,
A SiNx film having a continuously changing film quality is formed on the semiconductor substrate in a single film forming step, and the SiNx film is used as a protective film to perform annealing for activation of the ion implantation layer. It is a thing.
【0011】[0011]
【作用】上記の構成によれば、連続的に膜質が変化した
キャップアニール用保護膜を1回の成膜工程で形成する
ことができ、保護膜の下層部には、アニールの熱による
膜破損を起こさない膜質の膜を、そして、保護膜の上層
部には、半導体基板からのAs抜けを防止する膜質の膜
を形成することができるAccording to the above construction, the protective film for cap annealing whose film quality is continuously changed can be formed in one film forming step, and the film under the protective film is damaged by the heat of annealing. It is possible to form a film having a film quality that does not cause the above phenomenon, and a film having a film quality that prevents As from coming out of the semiconductor substrate on the upper layer portion of the protective film.
【0012】[0012]
【実施例】以下、図面を参照して、本発明の一実施例に
係るGaAsMESFETの製造方法について説明す
る。なお、図において、図4及び図5に示す従来例と同
一部分については同一符号を付して、その説明を省略す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a GaAs MESFET according to an embodiment of the present invention will be described below with reference to the drawings. In the figure, the same parts as those of the conventional example shown in FIGS. 4 and 5 are designated by the same reference numerals, and the description thereof will be omitted.
【0013】本実施例においても、従来例の図4で説明
したように、まず、GaAsからなる半導体基板1上に
Siイオンを注入してn型注入層2を形成する。次に、
n型注入層2上にSiNxからなるダミーゲート3を形
成した後、Siイオンを注入してn型高濃度注入層4を
形成する。次に、n型注入層2及びn型高濃度注入層4
を活性化するためのアニールを行なった後、ソース電極
5及びドレイン電極6を形成する。その後、ダミーゲー
ト3をエッチング除去した後、ゲート電極7を形成す
る。Also in this embodiment, as described in FIG. 4 of the conventional example, first, Si ions are implanted into the semiconductor substrate 1 made of GaAs to form the n-type implantation layer 2. next,
After forming the dummy gate 3 made of SiNx on the n-type implantation layer 2, Si ions are implanted to form the n-type high concentration implantation layer 4. Next, the n-type injection layer 2 and the n-type high concentration injection layer 4
After performing annealing for activating, the source electrode 5 and the drain electrode 6 are formed. Then, after removing the dummy gate 3 by etching, the gate electrode 7 is formed.
【0014】上記n型注入層2及びn型高濃度注入層4
の活性化のためのアニールを行うとき、キャップアニー
ル用保護膜を形成する。以下、この保護膜の形成につい
て、具体的に説明する。The n-type injection layer 2 and the n-type high concentration injection layer 4
A protective film for cap annealing is formed when the annealing for activating is performed. The formation of this protective film will be specifically described below.
【0015】n型高濃度注入層4を形成した後、図1に
示すように、プラズマCVDにより、n型高濃度注入層
4及びダミーゲート3を覆うように、アニール用保護膜
としてのSiNx膜8を形成する。このときの成膜形成
条件を表1に示す。After forming the n-type high-concentration implantation layer 4, as shown in FIG. 1, plasma CVD is used to cover the n-type high-concentration implantation layer 4 and the dummy gate 3 by using a SiNx film as a protective film for annealing. 8 is formed. Table 1 shows the film forming conditions at this time.
【0016】[0016]
【表1】 [Table 1]
【0017】この条件において、SiNx膜8を形成す
る場合、半導体基板1温度は、図2に示すように、室温
程度の表1に示す各ガスを導入した後、約30秒後に2
95℃になり、約1分後に300℃となる。また、形成
されるSiNx膜8の屈折率は、半導体基板1温度が2
95℃の時には、1.90〜1.95となり、半導体基
板1温度が300℃の時には、2.00〜2.05とな
る。Under these conditions, when the SiNx film 8 is formed, the temperature of the semiconductor substrate 1 is about 30 seconds after the introduction of each gas shown in Table 1 at about room temperature, as shown in FIG.
It reaches 95 ° C., and after about 1 minute it reaches 300 ° C. The refractive index of the formed SiNx film 8 is 2 when the temperature of the semiconductor substrate 1 is 2.
It becomes 1.90 to 1.95 when the temperature is 95 ° C., and becomes 2.00 to 2.05 when the temperature of the semiconductor substrate 1 is 300 ° C.
【0018】ここで、屈折率が1.90〜1.95のS
iNx膜は、比較的柔らかく高温アニールによる膜破損
を起こしにくい。一方、屈折率が2.00〜2.05の
SiNx膜は、比較的硬く密なため、半導体基板からの
As抜けを防止する。Here, S having a refractive index of 1.90 to 1.95
The iNx film is relatively soft and is less likely to be damaged by high temperature annealing. On the other hand, since the SiNx film having a refractive index of 2.00 to 2.05 is relatively hard and dense, it prevents As from coming out from the semiconductor substrate.
【0019】そこで、室温程度の各ガス導入の約30秒
後から成膜を開始し、数分間成膜を継続すると、図3に
示すように、成膜開始から約1分間は、屈折率が連続的
に変化したSiNx膜8が、その後数分間は、一定の屈
折率のSiNx膜8が形成され、連続した1層構造のS
iNx膜8が得られる。Therefore, when the film formation is started about 30 seconds after the introduction of each gas at about room temperature and the film formation is continued for several minutes, as shown in FIG. 3, the refractive index is changed for about 1 minute from the start of the film formation. The continuously changed SiNx film 8 is formed for a few minutes after that, and the SiNx film 8 having a constant refractive index is formed.
The iNx film 8 is obtained.
【0020】つまり、上記方法により、半導体基板1上
に、比較的柔らかく高温アニールによる膜破損を起こさ
ない膜から、比較的硬く密なため半導体基板からのAs
抜けを防止できる膜に、連続的に膜質が変化した1層か
らなるSiNx膜8を、1回の成膜工程で形成すること
ができる。In other words, according to the above method, since the film on the semiconductor substrate 1 is relatively soft and does not cause film damage due to high temperature annealing, it is relatively hard and dense, and As
It is possible to form the SiNx film 8 consisting of one layer whose film quality is continuously changed on the film capable of preventing omission in one film forming step.
【0021】なお、上記実施例では、表1に示すような
成膜形成条件及び上記の成膜開始時間等でSiNx膜を
形成したが、これにかぎることはなく、他の条件、組み
合わせにより、所望の膜質のSiNx膜を連続的に形成
することができる。また、ダミーゲート型セルフアライ
メント法による製法について説明したが、これに限るこ
とはなく、ゲート電極形成後、イオン注入を行う耐熱ゲ
ート型セルフアライメント法による製法等にも、本発明
を適用することができる。In the above embodiment, the SiNx film was formed under the film forming conditions shown in Table 1 and the above film forming start time. However, the SiNx film is not limited to this. A SiNx film having a desired film quality can be continuously formed. Further, although the manufacturing method by the dummy gate self-alignment method has been described, the present invention is not limited to this, and the present invention can be applied to the manufacturing method by the heat-resistant gate self-alignment method in which ion implantation is performed after the gate electrode is formed. it can.
【0022】さらに、上記実施例では、GaAsMES
FETについて説明したが、HEMT、または他の化合
物半導体素子等、イオン注入後、活性化アニールを行う
半導体装置一般に、本発明を適用することができる。Further, in the above embodiment, GaAs MES is used.
Although the FET has been described, the present invention can be applied to general semiconductor devices such as HEMTs or other compound semiconductor elements that perform activation annealing after ion implantation.
【0023】[0023]
【発明の効果】以上説明したように、本発明に係るアニ
ール用保護膜の製造方法によれば、高温アニールによる
膜破損を起こさない膜から、イオン注入層の活性化に有
効、すなわち半導体基板からのAs抜けを防止する膜
に、連続的に膜質が変化する1層構造のSiNx膜を、
1回の成膜工程で形成することができる。すなわち、ア
ニール用保護膜の製造コストを低減できる。As described above, according to the manufacturing method of the protective film for annealing of the present invention, it is effective to activate the ion-implanted layer from the film that does not cause the film damage due to the high temperature annealing. As a film for preventing the loss of As, a SiNx film having a single-layer structure in which the film quality continuously changes,
It can be formed in a single film forming process. That is, the manufacturing cost of the annealing protective film can be reduced.
【0024】また、得られた保護膜としてのSiNx膜
は、アニールの熱等による膜破損を起こさず、イオン注
入層の活性化に有効にはたらき、さらに、連続的に膜質
が変化しているので、膜質の不連続による割れ等の膜破
損も生じない。したがって、このSiNx膜を保護膜と
してイオン注入層の活性化のためのアニールを行った場
合、アニールにともなう半導体基板表面の熱分解を抑止
するとともに、イオン注入層の高活性化率を実現するこ
とできる。すなわち、高性能、高品質の半導体装置を得
ることができる。The SiNx film as a protective film thus obtained does not cause film damage due to heat of annealing, etc., works effectively for activation of the ion-implanted layer, and has a continuously changing film quality. Also, film damage such as cracking due to discontinuity of film quality does not occur. Therefore, when annealing for activation of the ion-implanted layer is performed using this SiNx film as a protective film, thermal decomposition of the semiconductor substrate surface due to the annealing is suppressed and a high activation rate of the ion-implanted layer is realized. it can. That is, a high-performance and high-quality semiconductor device can be obtained.
【図1】本発明のキャップアニール用保護膜を形成した
GaAsMESFETの断面図である。FIG. 1 is a sectional view of a GaAs MESFET on which a protective film for cap annealing of the present invention is formed.
【図2】本発明のキャップアニール用保護膜形成時の半
導体基板温度と経過時間の関係を示すグラフである。FIG. 2 is a graph showing the relationship between the semiconductor substrate temperature and the elapsed time when the cap annealing protective film of the present invention is formed.
【図3】本発明のキャップアニール用保護膜形成時の保
護膜の屈折率と経過時間の関係を示すグラフである。FIG. 3 is a graph showing the relationship between the refractive index of the protective film and the elapsed time when the protective film for cap annealing of the present invention is formed.
【図4】本発明及び従来例の一実施例に係るGaAsM
ESFETの各製造工程を示す図である。FIG. 4 is a GaAsM according to an embodiment of the present invention and a conventional example.
It is a figure which shows each manufacturing process of ESFET.
【図5】従来例のキャップアニール用保護膜を形成した
GaAsMESFETの断面図である。FIG. 5 is a cross-sectional view of a GaAs MESFET having a conventional cap annealing protective film formed thereon.
1 半導体基板 2 n型注入層 3 ダミーゲート 4 n型高濃度注入層 5 ソース電極 6 ドレイン電極 7 ゲート電極 8 SiNx膜(保護膜) 1 semiconductor substrate 2 n-type injection layer 3 dummy gate 4 n-type high concentration injection layer 5 source electrode 6 drain electrode 7 gate electrode 8 SiNx film (protective film)
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/338 29/812 Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/338 29/812
Claims (1)
入層の活性化のためのアニールを行う工程を有する半導
体装置の製造方法において、 プラズマCVD法により、前記半導体基板上に連続的に
膜質が変化したSiNx膜を1回の成膜工程で形成し、 前記SiNx膜を保護膜として、イオン注入層の活性化
のためのアニールを行うことを特徴とする半導体装置の
製造方法。1. A method of manufacturing a semiconductor device comprising a step of performing annealing for activation of an ion-implanted layer after ion-implantation on a semiconductor substrate, wherein a film quality is continuously formed on the semiconductor substrate by a plasma CVD method. A method for manufacturing a semiconductor device, comprising: forming a changed SiNx film in a single film forming step, and performing annealing for activating the ion implantation layer using the SiNx film as a protective film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21416193A JPH0766150A (en) | 1993-08-30 | 1993-08-30 | Fabrication of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21416193A JPH0766150A (en) | 1993-08-30 | 1993-08-30 | Fabrication of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0766150A true JPH0766150A (en) | 1995-03-10 |
Family
ID=16651251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21416193A Pending JPH0766150A (en) | 1993-08-30 | 1993-08-30 | Fabrication of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0766150A (en) |
-
1993
- 1993-08-30 JP JP21416193A patent/JPH0766150A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2509518B2 (en) | Titanium silicide contact manufacturing method | |
JPH10178172A (en) | Semiconductor device and its manufacture | |
US3679492A (en) | Process for making mosfet's | |
JPH0766150A (en) | Fabrication of semiconductor device | |
JPH1064898A (en) | Manufacturing method of semiconductor device | |
JPH10501659A (en) | Method of manufacturing a semiconductor device having a BiCMOS circuit | |
US6238958B1 (en) | Method for forming a transistor with reduced source/drain series resistance | |
JP2513634B2 (en) | Method for manufacturing semiconductor device | |
JP2690218B2 (en) | Method for manufacturing field effect transistor | |
JPH0779101B2 (en) | Manufacturing method of semiconductor device | |
GB2193036A (en) | Fabrication method of semiconductor device | |
JPH05235288A (en) | Manufacture of bimos semiconductor device | |
JPH04112579A (en) | Mos type semiconductor device | |
KR100192538B1 (en) | Method of manufacturing semiconductor device | |
KR100871356B1 (en) | Method for preventing boron penetration in semiconductor device | |
JPH07131028A (en) | Fabrication of thin film transistor | |
JPS6292377A (en) | Field-effect transistor | |
JPH04215426A (en) | Manufacture of semiconductor device | |
KR960035846A (en) | Junction Formation Method Using Silicide | |
KR19990057823A (en) | Cobalt silicide layer formation method and semiconductor device manufacturing method using the same | |
JPH08241930A (en) | Manufacture of semiconductor device | |
JPS6345867A (en) | Semiconductor device and manufacture thereof | |
JPS61290765A (en) | Semiconductor device and manufacture thereof | |
JPS63292679A (en) | Manufacture of mos transistor | |
JPH08124939A (en) | Fabrication of semiconductor device |