JPH0765697A - Electron emission source, manufacture thereof, and display - Google Patents

Electron emission source, manufacture thereof, and display

Info

Publication number
JPH0765697A
JPH0765697A JP20655493A JP20655493A JPH0765697A JP H0765697 A JPH0765697 A JP H0765697A JP 20655493 A JP20655493 A JP 20655493A JP 20655493 A JP20655493 A JP 20655493A JP H0765697 A JPH0765697 A JP H0765697A
Authority
JP
Japan
Prior art keywords
cathode
electron emission
gate electrode
emission source
field emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20655493A
Other languages
Japanese (ja)
Inventor
Eisuke Negishi
英輔 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20655493A priority Critical patent/JPH0765697A/en
Publication of JPH0765697A publication Critical patent/JPH0765697A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PURPOSE:To avoid short circuit between cathode gates in an electron emission source in which many electron emission cathodes are arranged. CONSTITUTION:Electron emission cathodes 6 made of an electron emission material are installed on a cathode electrode 2. Gate electrodes 4 having holes 5 corresponding to the electron emission cathodes 6 are arranged through insulating layers 3. In an electron emission source 10, insulating covering layers 14 are formed on the gate electrodes 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電界放出型カソードを
備えて成る電子放出源及びその製造方法と、この電子放
出源と蛍光面とを備えて成り、電子放出型カソードから
の電子ビームを用いて蛍光面を発光させて表示を行う表
示装置に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises an electron emission source having a field emission cathode and a method for manufacturing the same, and an electron emission source and a phosphor screen for emitting an electron beam from the electron emission cathode. The present invention relates to a display device that uses a phosphor screen to emit light for display.

【0002】[0002]

【従来の技術】低電圧励起で比較的解像度が高いディス
プレイとして、電界放出型マイクロカソードを用いたい
わゆるFED(フィールドエミッションディスプレイ)
型の表示装置の研究開発が進められている。
2. Description of the Related Art A so-called FED (field emission display) using a field emission type micro-cathode is used as a display with a low voltage excitation and a relatively high resolution.
Research and development of display devices of the type is in progress.

【0003】このFED型の表示装置は、微細加工によ
って作製した微小な円錐状のカソード、いわゆる電界放
出型カソードから電子をとりだし、対向する蛍光体を励
起することによって信号の表示を行う超薄型のディスプ
レイである。この一例の略線的拡大斜視図を図6に示
す。
This FED type display device is an ultra-thin device that displays a signal by extracting electrons from a minute conical cathode manufactured by microfabrication, that is, a so-called field emission type cathode, and exciting a facing phosphor. Is the display of. FIG. 6 shows an enlarged schematic perspective view of this example.

【0004】図6において1はガラス等より成るカソー
ドパネルで、これの上に例えばストライプ状にCr等よ
り成るカソード電極2がパターニング形成され、SiO
2 等より成る絶縁層3を介して、Mo、W、Nb等より
成るゲート電極4が例えばカソード電極2と直交するス
トライプ状にパターニング形成される。そして、各カソ
ード電極2及びゲート電極4の交叉部に単数又は図示の
例では複数の微細な孔部5が設けられて、各孔部5の内
部にカソードが形成されて構成される。
In FIG. 6, reference numeral 1 denotes a cathode panel made of glass or the like, on which a cathode electrode 2 made of Cr or the like is patterned and formed in a stripe pattern, for example.
A gate electrode 4 made of Mo, W, Nb or the like is patterned and formed in a stripe shape orthogonal to the cathode electrode 2 through an insulating layer 3 made of 2 or the like. Then, a single or a plurality of fine hole portions 5 are provided at the intersection of each cathode electrode 2 and the gate electrode 4, and a cathode is formed inside each hole portion 5.

【0005】また、ガラス等より成る前面パネル11の
内側には、例えばカラー表示を行う場合は、ITO(I
n、Snの混合酸化物)等より成る透明電極12を介し
て各色即ちR(赤)、G(緑)及びB(青)の蛍光体1
3が例えばストライプ状に形成されて成る。そして、図
示しないが各パネル1、11を、これらの間に所定の大
きさ、例えば数100μm程度のスペーサを介して、シ
ール材等により気密に封止して、所定の真空度に保持さ
れた表示装置が構成される。
On the inside of the front panel 11 made of glass or the like, ITO (I
A phosphor 1 of each color, that is, R (red), G (green) and B (blue) through a transparent electrode 12 made of (n, Sn mixed oxide) or the like.
3 are formed in a stripe shape, for example. Then, although not shown, the respective panels 1 and 11 were hermetically sealed with a sealing material or the like via a spacer having a predetermined size between them, for example, several hundreds of μm, and kept at a predetermined vacuum degree. A display device is configured.

【0006】上述のカソード部の略線的拡大斜視図を図
7に示す。図7において、図6に対応する部分には同一
符号を付して重複説明を省略する。各電極2、4及び絶
縁層3がそれぞれスパッタリング、真空蒸着等により順
次積層形成された後、例えばRIE(反応性イオンエッ
チング)、ウェットエッチングを施して孔部5が設けら
れる。更にこの上に、斜め方向からの蒸着、スパッタリ
ング等を例えばカソードパネル1を回転しながら被着す
ることにより、孔部5内にほぼ円錐状のW、Mo等より
成る電界放出型カソード6が形成される。
FIG. 7 shows a schematic enlarged perspective view of the above-mentioned cathode portion. 7, parts corresponding to those in FIG. 6 are designated by the same reference numerals, and duplicate description will be omitted. After the electrodes 2 and 4 and the insulating layer 3 are sequentially laminated by sputtering, vacuum deposition, or the like, for example, RIE (reactive ion etching) and wet etching are performed to form the holes 5. Further, by obliquely depositing vapor deposition, sputtering or the like on the cathode panel 1 while rotating the cathode panel 1, a field emission type cathode 6 of substantially conical W or Mo is formed in the hole 5. To be done.

【0007】この場合、電界放出型カソード6とゲート
電極4との間に電界強度で106 〜108 V/cm程
度、電圧で数10〜100V程度の電界を印加すると、
カソード6の先端部から電子が電界放出効果によって飛
び出して、対向する蛍光体側の透明電極12を所定の例
えば300V程度の電位とすることによって蛍光体に電
子が照射され、発光表示が行われる。
In this case, when an electric field of 10 6 to 10 8 V / cm in electric field strength and several 10 to 100 V in voltage is applied between the field emission cathode 6 and the gate electrode 4,
Electrons are ejected from the tip of the cathode 6 by the field emission effect, and the phosphor is irradiated with electrons by setting the opposing transparent electrode 12 on the phosphor side to a predetermined potential of, for example, about 300 V, so that light emission display is performed.

【0008】このように電界放出型カソード6を電子放
出源として利用する場合、微小なサイズにカソード6を
形成して、数μmピッチ程度で配置することにより、低
電圧従って低消費電力の薄型表示装置を得ることができ
る。
When the field emission type cathode 6 is used as an electron emission source as described above, the cathode 6 is formed in a minute size and arranged at a pitch of several μm, so that a low voltage and hence low power consumption thin display can be obtained. The device can be obtained.

【0009】[0009]

【発明が解決しようとする課題】上述したような電界放
出型カソード6をサブミクロン単位程度の大きさに形成
すると、図8にその一例の略線的拡大断面図を示すよう
に、カソード6が設けられる孔部5に金属粒子24等の
導電性の微粒子が入り込むと、ゲート電極4とカソード
6が短絡してしまう。複数のカソード6に対し共通にカ
ソード電極2を設ける場合は、そのカソードライン全体
が短絡して表示装置としては使用不可能となってしま
う。特に上述したように多数の電界放出型カソード6を
形成する場合、このような欠陥が発生し易く、歩留りの
低下を来す要因となっている。
When the field emission type cathode 6 as described above is formed in a size of about a submicron unit, as shown in FIG. If the conductive fine particles such as the metal particles 24 enter the hole 5 provided, the gate electrode 4 and the cathode 6 are short-circuited. When the cathode electrode 2 is commonly provided for a plurality of cathodes 6, the entire cathode line is short-circuited and cannot be used as a display device. In particular, when a large number of field emission cathodes 6 are formed as described above, such defects are likely to occur, which is a factor of lowering the yield.

【0010】これを解決するために、例えば特開平1−
154426号公開公報において、電界放出型カソード
6とカソード電極2との間に抵抗層を設ける構成が提案
されている。このように抵抗層を介在させると、ゲート
電極4とカソード6とが短絡しても、このカソード6は
使えなくなるが、この下のカソード電極2とゲート電極
4とが短絡することを回避できて、歩留りの低下を抑制
することができる。
In order to solve this, for example, Japanese Patent Laid-Open No. 1-
Japanese Patent No. 154426 proposes a configuration in which a resistance layer is provided between the field emission cathode 6 and the cathode electrode 2. By interposing the resistance layer in this way, even if the gate electrode 4 and the cathode 6 are short-circuited, the cathode 6 cannot be used, but it is possible to avoid short-circuiting between the cathode electrode 2 and the gate electrode 4 below this. It is possible to suppress a decrease in yield.

【0011】しかしながらこの場合においても、電界放
出型カソード6とゲート電極4とが短絡した場合に、高
抵抗で接続されたカソード6とカソード電極2との間に
リークが発生する恐れがある。
However, even in this case, when the field emission type cathode 6 and the gate electrode 4 are short-circuited, a leak may occur between the cathode 6 and the cathode electrode 2 which are connected with high resistance.

【0012】このようなゲート−カソード間の短絡を防
ぐために、例えば特開平4−229922号公開公報に
おいて、ゲート電極4を絶縁層3とは別のパターンに格
子状にパターニングしてカソード6とゲート電極4とを
離間させ、102 Ωcm程度の抵抗被覆材で覆う構成が
提案されている。しかしながらこの場合は、そのゲート
電極4のパターニング等の工程数が増加することから、
実用上生産性に不利となる恐れがある。
In order to prevent such a short circuit between the gate and the cathode, for example, in JP-A-4-229922, the gate electrode 4 is patterned in a grid pattern different from the insulating layer 3 to form the cathode 6 and the gate. A configuration has been proposed in which the electrodes 4 are separated from each other and covered with a resistance coating material of about 10 2 Ωcm. However, in this case, since the number of steps such as patterning of the gate electrode 4 increases,
There is a risk that productivity will be disadvantageous in practice.

【0013】本発明は、上述したような多数の電界放出
型カソードを配置して成る電子放出源におけるカソード
−ゲート間の短絡を回避し、より歩留り良く電子放出源
を形成し、またこれを用いた表示装置を歩留り良く形成
することができるようにする。
The present invention avoids a short circuit between the cathode and the gate in an electron emission source formed by arranging a large number of field emission cathodes as described above, forms an electron emission source with higher yield, and uses the same. The display device can be formed with high yield.

【0014】[0014]

【課題を解決するための手段】本発明は、図1にその一
例の要部拡大断面図を示すように、カソード電極2上
に、電子放出物質から成る電界放出型カソード6が設け
られると共に、絶縁層3を介して上記電界放出型カソー
ド6に対応する孔部5を有して成るゲート電極4が配置
されて成る電子放出源10において、ゲート電極4上に
絶縁被覆層14を設ける構成とする。
According to the present invention, as shown in FIG. 1 which is an enlarged cross-sectional view of an essential part of the example, a field emission type cathode 6 made of an electron emitting substance is provided on a cathode electrode 2. In an electron emission source 10 in which a gate electrode 4 having a hole 5 corresponding to the field emission type cathode 6 is arranged via an insulating layer 3, an insulating coating layer 14 is provided on the gate electrode 4. To do.

【0015】また本発明は、上述の構成において、絶縁
被覆層14をSiO2 、SiNX 又はAl2 3 のうち
1種の材料より構成する。
According to the present invention, in the above structure, the insulating coating layer 14 is made of one material selected from SiO 2 , SiN x and Al 2 O 3 .

【0016】更にまた本発明は、上述の構成において、
絶縁被覆層14を、電気抵抗率が107 Ωcm以上の絶
縁材料より構成する。
Furthermore, the present invention has the above-mentioned constitution,
The insulating coating layer 14 is made of an insulating material having an electric resistivity of 10 7 Ωcm or more.

【0017】また本発明は、電子放出物質から成る電界
放出型カソードを備えた電子放出源の製造方法におい
て、その一例の製造工程図を図2A〜Dに示すように、
ゲート電極4上に斜め方向から絶縁材料を被着して絶縁
被覆層14を形成する。
Further, the present invention is a method of manufacturing an electron emission source provided with a field emission type cathode made of an electron emission material, and a manufacturing process diagram of an example thereof is shown in FIGS.
An insulating material is obliquely applied onto the gate electrode 4 to form an insulating coating layer 14.

【0018】更に本発明は、図1にその一例を示すよう
に、カソード電極2上に、電子放出物質から成る電界放
出型カソード6が設けられると共に、絶縁層3を介して
各電界放出型カソード6に対応する孔部5が設けられた
ゲート電極4が配置されて電子放出源10を有し、また
この電子放出源10に対向して蛍光面20が設けられて
成る表示装置において、ゲート電極4上に絶縁被覆層1
4を設ける構成とする。
Further, according to the present invention, as shown in FIG. 1 as an example, a field emission type cathode 6 made of an electron emitting substance is provided on the cathode electrode 2, and each field emission type cathode is provided via an insulating layer 3. In the display device, the gate electrode 4 having the holes 5 corresponding to 6 is arranged to have the electron emission source 10, and the phosphor screen 20 is provided so as to face the electron emission source 10. Insulating coating layer 1 on 4
4 is provided.

【0019】[0019]

【作用】上述したように本発明によれば、電界放出型カ
ソード6を有する電子放出源10のゲート電極4上に高
抵抗の絶縁層14を設けることから、図3にその一例の
略線的拡大断面図を示すように、孔部5内に導電性の塵
埃が入り込んで、孔部5の内側角部とカソード6とにわ
たって例えば金属性微粒子等が付着しても短絡を防止す
ることができ、カソード電極とゲート電極との間のリー
クを格段に抑制することができる。
As described above, according to the present invention, the insulating layer 14 having a high resistance is provided on the gate electrode 4 of the electron emission source 10 having the field emission type cathode 6. Therefore, FIG. As shown in the enlarged cross-sectional view, even if electrically conductive dust enters the hole 5 and metal particles or the like adhere to the inner corner of the hole 5 and the cathode 6, a short circuit can be prevented. The leakage between the cathode electrode and the gate electrode can be remarkably suppressed.

【0020】また、絶縁被覆層14の材料としてSiO
2 又はSiNX 又はAl2 3 を用いることにより、ま
た更に、絶縁被覆層14の材料として、107 Ωcm以
上の高電気抵抗率の材料を用いることによって、確実に
短絡を抑止することができる。
Further, as the material of the insulating coating layer 14, SiO
By using 2 or SiN x or Al 2 O 3, and further by using a material having a high electric resistivity of 10 7 Ωcm or more as the material of the insulating coating layer 14, it is possible to surely suppress the short circuit. .

【0021】更に、上述したような絶縁被覆層14を図
2A〜Dの特に図2Bにおいて矢印aで示すように、斜
め方向から蒸着、スパッタリング等により被着形成する
ことによって、これら電子放出源を形成するパネル基板
を回転させながら被着すると、ゲート電極4の孔部5内
側面をも覆うように絶縁被覆層14を被着することがで
きる。従って、より確実にゲート−カソード間の短絡を
抑制することができる。
Further, by forming the above-mentioned insulating coating layer 14 from the oblique direction by vapor deposition, sputtering or the like as shown by an arrow a in FIGS. When the panel substrate to be formed is applied while being rotated, the insulating coating layer 14 can be applied so as to also cover the inner surface of the hole 5 of the gate electrode 4. Therefore, the short circuit between the gate and the cathode can be suppressed more reliably.

【0022】また、このような電子放出源を用いて表示
装置を構成することによって、多数個形成されるカソー
ドの短絡を大幅に抑制することができることから、この
表示装置の製造にあたってその歩留りを格段に向上させ
ることができ、またその信頼性の向上をはかることがで
きる。
Further, by constructing a display device using such an electron emission source, it is possible to significantly suppress short-circuiting of a large number of cathodes. Therefore, the yield of the display device is significantly improved. The reliability can be improved.

【0023】[0023]

【実施例】以下本発明の各実施例を図面を参照して詳細
に説明する。この例においては、前述の図6において説
明したFED型の表示装置に本発明を適用した場合を示
す。
Embodiments of the present invention will now be described in detail with reference to the drawings. In this example, the present invention is applied to the FED type display device described in FIG.

【0024】図1に示すように、ガラス等より成るカソ
ードパネル1の上に、例えば図1の紙面において左右方
向に延長するストライプ状にCr等より成るカソード電
極2がパターニング形成され、SiO2 等より成る絶縁
層3を介して、Mo、W、Nb等より成るゲート電極4
がカソード電極2と直交するストライプ状に、即ちこの
場合例えば図1の紙面に直交する方向に延長するパター
ンとしてパターニング形成される。
As shown in FIG. 1, a cathode electrode 2 made of Cr or the like is patterned and formed on a cathode panel 1 made of glass or the like in a stripe shape extending in the left-right direction on the paper surface of FIG. 1, for example, SiO 2 or the like. A gate electrode 4 made of Mo, W, Nb or the like through an insulating layer 3 made of
Are patterned in a stripe shape orthogonal to the cathode electrode 2, that is, in this case, for example, as a pattern extending in a direction orthogonal to the paper surface of FIG.

【0025】そして特に本発明においては、このゲート
電極4の上に、これを覆うようにSiO2 、SiNX
はAl2 3 等の例えばSiO2 より成る絶縁被覆層1
4が被着されて成る。
[0025] and in particular the present invention, on the gate electrode 4, SiO 2 so as to cover the, SiN X or Al 2 O 3 insulating coating layer for example made of SiO 2, such as 1
4 is attached.

【0026】図1においてはこれら直交するカソード電
極2とゲート電極4との交叉部における断面を示し、こ
の交叉部に、単数又は図示の例では複数の微細な孔部5
が設けられて、各孔部5の内部にほぼ円錐状のW、Mo
等より成る電界放出型カソード6が形成されて構成され
る。
FIG. 1 shows a cross section of the intersection of the cathode electrode 2 and the gate electrode 4 which are orthogonal to each other. At this intersection, a single or a plurality of fine hole portions 5 are formed in the illustrated example.
Is provided, and each of the holes 5 has a substantially conical W, Mo shape.
A field emission type cathode 6 made of, for example, is formed and configured.

【0027】一方ガラス等より成る前面パネル11の内
側には、例えばカラー表示を行う場合は、ITO(I
n、Snの混合酸化物)等より成る透明電極12を介し
て各色即ち赤、青及び緑の蛍光体13が例えばストライ
プ状に形成されて成る。図1の例においては1本の蛍光
体13を示す。そして、図示しないが各パネル1、11
を、これらの間に所定の大きさ、例えば数100μm程
度のスペーサを介して、シール材等により気密に封止し
て、所定の真空度に保持された薄型の表示装置が構成さ
れる。
On the other hand, inside the front panel 11 made of glass or the like, ITO (I
Phosphors 13 of respective colors, that is, red, blue, and green are formed in a stripe shape, for example, through a transparent electrode 12 made of a mixed oxide of n and Sn). In the example of FIG. 1, one phosphor 13 is shown. Although not shown, each panel 1, 11
Is hermetically sealed with a sealing material or the like via a spacer having a predetermined size, for example, about several hundreds of μm between them, thereby forming a thin display device held at a predetermined vacuum degree.

【0028】この場合、電界放出型カソード6とゲート
電極4との間に電界強度で106 〜108 V/cm程
度、電圧で数10〜100V程度の強電界を印加する
と、カソード6の先端部から電子が電界放出効果によっ
て飛び出す。このとき対向する蛍光体側の透明電極12
を所定の例えば300V程度の電位とすることによって
蛍光面に電子が加速入射され、電子線励起により発光表
示することができる。
In this case, when a strong electric field of about 10 6 to 10 8 V / cm in electric field strength and several 10 to 100 V in voltage is applied between the field emission cathode 6 and the gate electrode 4, the tip of the cathode 6 is applied. Electrons fly out of the area due to the field emission effect. At this time, the transparent electrode 12 on the phosphor side facing each other
Is set to a predetermined potential of, for example, about 300 V, electrons are accelerated and incident on the phosphor screen, and light emission display can be performed by electron beam excitation.

【0029】そして特に本実施例においては、上述した
ようにゲート電極4の上を覆って絶縁被覆層14を設け
ることから、例えば図3に略線的拡大断面図を示すよう
に、金属粒子24等の導電性微粒子が孔部5の内部に入
り込んだ場合においても、ゲート電極4と電界放出型カ
ソード6が短絡することを防止することができる。従っ
て、カソード電極2とゲート電極4との短絡を格段に抑
制することができることとなる。
In particular, in this embodiment, since the insulating coating layer 14 is provided so as to cover the gate electrode 4 as described above, for example, as shown in the schematic enlarged sectional view of FIG. Even when conductive fine particles such as the above enter the inside of the hole 5, it is possible to prevent the gate electrode 4 and the field emission type cathode 6 from being short-circuited. Therefore, the short circuit between the cathode electrode 2 and the gate electrode 4 can be significantly suppressed.

【0030】更にこの場合、孔部5の内側面にわたって
絶縁被覆層14を被着する場合は、孔部5の内径を微調
整することもできることとなる。図3において、図1に
対応する部分には同一符号を付して重複説明を省略す
る。
Further, in this case, when the insulating coating layer 14 is applied to the inner surface of the hole 5, the inner diameter of the hole 5 can be finely adjusted. In FIG. 3, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and redundant description will be omitted.

【0031】このような電子放出源の製造方法の一例
を、図2A〜Dの製造工程図を参照して詳細に説明す
る。先ず、図2Aに示すように、ガラス等より成るカソ
ードパネル1の上に、全面的にCr等より成るカソード
電極2、SiO2 等より成る絶縁層3、更にMo、Nb
等より成るゲート電極4を順次スパッタリング、真空蒸
着等により積層形成する。そして絶縁層3及びゲート電
極4は例えば図示しないが図2の紙面と直交する方向に
延長するストライプ状パターンとしてフォトリソグラフ
ィ、RIE等の適用によりパターニングし、更にフォト
レジスト等のレジスト21をパターン露光してこれをマ
スクとしてRIE、ウェットエッチング等を施して孔部
5を形成する。
An example of a method of manufacturing such an electron emission source will be described in detail with reference to the manufacturing process diagrams of FIGS. First, as shown in FIG. 2A, on a cathode panel 1 made of glass or the like, a cathode electrode 2 made of Cr or the like, an insulating layer 3 made of SiO 2 or the like, and Mo or Nb on the entire surface.
The gate electrodes 4 made of, for example, are sequentially laminated by sputtering, vacuum deposition, or the like. Although not shown, the insulating layer 3 and the gate electrode 4 are patterned by applying photolithography, RIE or the like as a stripe pattern extending in a direction orthogonal to the paper surface of FIG. Using this as a mask, RIE, wet etching and the like are performed to form the hole 5.

【0032】次に図2Bに示すように、ゲート電極4上
を覆うように、SiO2 、SiNX又はAl2 3 等の
例えばSiO2 より成る絶縁被覆層14を矢印aで示す
ように斜め方向から真空蒸着等により例えば厚さ100
〜200nm程度被着する。このときカソードパネル1
を回転することにより孔部5の内側面を覆うように絶縁
被覆層14を被着することができる。そして更にこの上
に、Al、Ni等の例えばAlより成る犠牲層22を同
様に斜め方向からの蒸着、スパッタリング等により被着
する。
[0032] Next, as shown in FIG. 2B, so as to cover the gate electrode 4 above, diagonally SiO 2, SiN X or Al 2 O insulating coating layer 14 of, eg, SiO 2, such as 3, as shown by the arrow a Direction, such as 100
Deposition is about 200 nm. At this time, cathode panel 1
The insulating coating layer 14 can be applied so as to cover the inner surface of the hole 5 by rotating. Then, a sacrificial layer 22 made of, for example, Al such as Al or Ni is further deposited on the same by oblique vapor deposition, sputtering or the like.

【0033】次に、図2Cにおいて矢印bで示すよう
に、カソードパネル1の面に対し垂直な方向から、Mo
等のカソード材料層23を蒸着、スパッタリング等によ
り被着する。このときゲート電極4上においては、斜め
蒸着した絶縁被覆層14及び犠牲層22の孔部5の内側
壁に沿って上部に向かって斜め方向に孔部5の径が徐々
に小となるようにカソード材料層23が被着され、孔部
5内においてはほぼ円錐状に堆積される。
Next, as shown by the arrow b in FIG. 2C, Mo is removed from the direction perpendicular to the surface of the cathode panel 1.
And the cathode material layer 23 is deposited by vapor deposition, sputtering or the like. At this time, on the gate electrode 4, the diameter of the hole 5 is gradually reduced in an oblique direction upward along the inner sidewalls of the hole 5 of the insulating coating layer 14 and the sacrificial layer 22 that are obliquely deposited. A cathode material layer 23 is deposited and deposited in the holes 5 in a substantially conical shape.

【0034】そして、ウェットエッチング等により犠牲
層22を溶解することによって、この上に積層されたカ
ソード材料層23を選択的に除去し、孔部5内に円錐状
の電界放出型カソード6を形成することができる。
Then, the sacrificial layer 22 is dissolved by wet etching or the like to selectively remove the cathode material layer 23 laminated thereon, and the conical field emission type cathode 6 is formed in the hole 5. can do.

【0035】尚、図2Bの工程において、絶縁被覆層1
4を斜め蒸着することなく、例えばゲート電極4上に積
層した後連続して絶縁被覆層14を被着し、このゲート
電極4と同一パターンとしてフォトリソグラフィ等によ
りパターン形成することもできる。この場合において
も、図4に示すように孔部5内に金属粒子24等の導電
性微粒子が入り込んでカソード6と接触しても、ゲート
電極4とこのカソード6とが短絡することを防止でき、
ゲート−カソード間の短絡を抑止することができる。図
4において、図1に対応する部分には同一符号を付して
重複説明を省略する。
In the step of FIG. 2B, the insulating coating layer 1
It is also possible to form the same pattern as that of the gate electrode 4 by photolithography or the like without laminating the film 4 obliquely, for example, after laminating it on the gate electrode 4 and then successively depositing the insulating coating layer 14. Even in this case, as shown in FIG. 4, even if the conductive particles such as the metal particles 24 enter the hole 5 and come into contact with the cathode 6, it is possible to prevent the gate electrode 4 and the cathode 6 from being short-circuited. ,
It is possible to prevent a short circuit between the gate and the cathode. 4, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.

【0036】また、上述の各例においては、電子放出源
としてガラス基板上に導電層を被着して電界放出型カソ
ードを設ける構成としたが、本発明はその他種々の電界
放出効果を利用して電子放出源に適用することができ
る。例えば図5に示すように、Si基板31を用いて、
この基板自体に加工を施して電界放出型カソード6が形
成される場合に本発明構成を用いることもできる。
In each of the above examples, a field emission type cathode is formed by depositing a conductive layer on a glass substrate as an electron emission source, but the present invention utilizes various other field emission effects. Can be applied to electron emission sources. For example, as shown in FIG. 5, using a Si substrate 31,
The structure of the present invention can be used when the substrate itself is processed to form the field emission cathode 6.

【0037】この場合、例えば平面円形状のマスクを等
間隔で基板31上にパターン形成して、これをマスクと
してウェットエッチング等を施すことにより、円錐状の
電界放出型カソード6を形成することができる。そして
マスクを除去せずにその上から全面的に絶縁層3、ゲー
ト電極4を被着した後マスクを溶解除去して、電界放出
型カソード6の周囲を取り囲んで絶縁層3及びゲート電
極4が積層された電子放出源を形成することができる。
In this case, for example, a conical field emission type cathode 6 can be formed by patterning a mask having a plane circular shape at regular intervals on the substrate 31 and performing wet etching or the like using this as a mask. it can. Then, without removing the mask, the insulating layer 3 and the gate electrode 4 are deposited over the entire surface, and then the mask is dissolved and removed to surround the periphery of the field emission type cathode 6 to form the insulating layer 3 and the gate electrode 4. Stacked electron emission sources can be formed.

【0038】そしてこの後、例えば図5において矢印c
で示すように斜め方向から蒸着、スパッタリング等によ
りSiO2 等より成る絶縁被覆層14を被着する。この
ときSi基板31を回転させることによって、孔部5の
内側面にわたってゲート電極4を覆うように絶縁被覆層
14を被着することができる。
Then, after this, for example, in FIG.
As shown by (3), the insulating coating layer 14 made of SiO 2 or the like is deposited from the oblique direction by vapor deposition, sputtering or the like. At this time, by rotating the Si substrate 31, the insulating coating layer 14 can be deposited so as to cover the gate electrode 4 over the inner surface of the hole 5.

【0039】この場合においても、孔部5内に導電性微
粒子が入り込んでも、電界放出型カソード6とゲート電
極4との短絡を防ぎ、カソード−ゲート間の短絡を確実
に抑止することができる。
Also in this case, even if the conductive fine particles enter the hole 5, a short circuit between the field emission cathode 6 and the gate electrode 4 can be prevented, and a short circuit between the cathode and the gate can be surely suppressed.

【0040】上述の各例においては絶縁被覆層14の材
料としてSiO2 を用いたが、その他SiNX 、Al2
3 等の各種絶縁材料を用いることができる。特にその
電気抵抗率としては、107 Ωcm以上のものとするこ
とにより、確実に電圧印加時に導電性微粒子の付着によ
るゲート電極と電界放出型カソードの短絡を回避して、
高い歩留りで電子放出源及びこれを用いた表示装置を形
成することができる。これに対し、例えば前述の特開平
4−229922号公開公報におけるように、102
105 Ωcm程度の比較的近い抵抗率の材料を用いる場
合は、望ましい結果が得られなかった。
In each of the above-mentioned examples, SiO 2 was used as the material of the insulating coating layer 14, but SiN x , Al 2
Various insulating materials such as O 3 can be used. In particular, by setting the electric resistivity to be 10 7 Ωcm or more, it is possible to reliably avoid the short circuit between the gate electrode and the field emission cathode due to the adhesion of the conductive fine particles when the voltage is applied,
An electron emission source and a display device using the same can be formed with a high yield. On the other hand, as in the above-mentioned Japanese Patent Laid-Open No. 4-229922, for example, 10 2
When using a material having a relatively close resistivity of about 10 5 Ωcm, the desired result was not obtained.

【0041】また、上述したように特に斜め蒸着等の斜
め方向からの被着により絶縁被覆層を形成することによ
って、ゲート電極をこの下の絶縁層3とは独別にパター
ニングする等の作業を行うことなく、このゲート電極の
側面を確実且つ簡単に絶縁材料により覆うことができ
て、より効果的に短絡の抑制を行うことができる。
Further, as described above, in particular, by forming the insulating coating layer by oblique deposition such as oblique deposition, the work such as patterning the gate electrode separately from the underlying insulating layer 3 is performed. The side surface of the gate electrode can be surely and easily covered with the insulating material without any need, and the short circuit can be suppressed more effectively.

【0042】尚、本発明は上述の各実施例に限定される
ことなく、電子放出源の材料構成、また表示装置を構成
する蛍光面の材料構成等においてその他種々の変形変更
が可能であることはいうまでもない。
The present invention is not limited to the above-mentioned respective embodiments, and various modifications and changes can be made in the material constitution of the electron emission source, the material constitution of the phosphor screen constituting the display device, and the like. Needless to say.

【0043】[0043]

【発明の効果】上述したように本発明によれば、ゲート
電極上に絶縁被覆層を設けることから電界放出型カソー
ドを備えて成る電子放出源の電界放出型カソードに導電
性微粒子等が付着した場合においても、このカソードと
ゲート電極との短絡、更にはカソード電極とゲート電極
との短絡を格段に抑制することができる。従って、カソ
ード電極に対し多数のカソードを設ける場合に、一部の
カソードに導電性微粒子が付着しても全体としてのカソ
ードラインはゲート電極と短絡することがなく、このよ
うな電界放出型カソードを例えば数億個程度形成して電
子放出源を構成するいわゆるFED型の表示装置の歩留
りを大幅に改善することができる。
As described above, according to the present invention, since the insulating coating layer is provided on the gate electrode, the conductive fine particles and the like adhere to the field emission type cathode of the electron emission source including the field emission type cathode. Even in this case, the short circuit between the cathode and the gate electrode, and further the short circuit between the cathode electrode and the gate electrode can be significantly suppressed. Therefore, when a large number of cathodes are provided for the cathode electrode, the cathode line as a whole will not be short-circuited with the gate electrode even if the conductive fine particles adhere to a part of the cathode, and such a field emission type cathode will be used. For example, the yield of a so-called FED type display device in which several hundred millions are formed to form an electron emission source can be significantly improved.

【0044】特にSiO2 、SiNX 、Al2 3 等の
絶縁材料、又は107 Ωcm以上程度の極めて高い抵抗
率の絶縁材料により絶縁被覆層を形成することによっ
て、より確実にカソード−ゲート間の短絡を回避するこ
とができる。
Particularly, by forming the insulating coating layer with an insulating material such as SiO 2 , SiN x , Al 2 O 3 or the like or an insulating material having an extremely high resistivity of about 10 7 Ωcm or more, the cathode-gate area can be more reliably formed. It is possible to avoid a short circuit.

【0045】また、上述の絶縁被覆層を斜め方向から被
着することにより、ゲート電極の特別なパターニング等
を施すことなく簡単且つ確実にゲート電極の孔部の内側
面を絶縁材料で覆うことができることから、ゲート電極
とカソードとの短絡をより確実に回避することができ、
更には孔部内径の微調整も可能となる。
By applying the above-mentioned insulating coating layer from an oblique direction, the inner surface of the hole of the gate electrode can be covered with the insulating material easily and surely without special patterning of the gate electrode. As a result, it is possible to more reliably avoid a short circuit between the gate electrode and the cathode,
Further, it is possible to finely adjust the inner diameter of the hole.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の要部の略線的拡大断面図で
ある。
FIG. 1 is an enlarged schematic cross-sectional view of a main part of an embodiment of the present invention.

【図2】Aは本発明の一実施例の製造工程図である。B
は本発明の一実施例の製造工程図である。Cは本発明の
一実施例の製造工程図である。Dは本発明の一実施例の
製造工程図である。
FIG. 2A is a manufacturing process diagram of an embodiment of the present invention. B
FIG. 3 is a manufacturing process diagram of an example of the present invention. C is a manufacturing process diagram of an example of the present invention. D is a manufacturing process diagram of an embodiment of the present invention.

【図3】本発明の一実施例の要部の略線的拡大断面図で
ある。
FIG. 3 is a schematic enlarged cross-sectional view of a main part of an embodiment of the present invention.

【図4】本発明の他の実施例の要部の略線的拡大断面図
である。
FIG. 4 is a schematic enlarged cross-sectional view of a main part of another embodiment of the present invention.

【図5】本発明の他の実施例の要部の略線的拡大断面図
である。
FIG. 5 is a schematic enlarged cross-sectional view of a main part of another embodiment of the present invention.

【図6】表示装置の一例の略線的拡大斜視図である。FIG. 6 is an enlarged schematic perspective view of an example of a display device.

【図7】電界放出型カソードの一例の要部の略線的拡大
斜視図である。
FIG. 7 is a schematic linear enlarged perspective view of a main part of an example of a field emission cathode.

【図8】電界放出型カソードの一例の要部の略線的拡大
断面図である。
FIG. 8 is an enlarged schematic cross-sectional view of a main part of an example of a field emission cathode.

【符号の説明】[Explanation of symbols]

1 カソードパネル 2 カソード電極 3 絶縁層 4 ゲート電極 5 孔部 6 電界放出型カソード 14 絶縁被覆層 1 Cathode Panel 2 Cathode Electrode 3 Insulation Layer 4 Gate Electrode 5 Hole 6 Field Emission Cathode 14 Insulation Coating Layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 カソード電極上に、電子放出物質から成
る電界放出型カソードが設けられると共に、絶縁層を介
して上記電界放出型カソードに対応する孔部を有して成
るゲート電極が配置されて成る電子放出源において、上
記ゲート電極の絶縁被覆層を有することを特徴とする電
子放出源。
1. A field emission type cathode made of an electron emitting substance is provided on a cathode electrode, and a gate electrode having a hole corresponding to the field emission type cathode is disposed through an insulating layer. An electron emission source comprising the insulating coating layer for the gate electrode.
【請求項2】 上記絶縁被覆層がSiO2 、SiNX
はAl2 3 のうち1種の材料より成ることを特徴とす
る上記請求項1に記載の電子放出源。
2. The electron emission source according to claim 1, wherein the insulating coating layer is made of one material selected from SiO 2 , SiN x and Al 2 O 3 .
【請求項3】 上記絶縁被覆層が、電気抵抗率が107
Ωcm以上の絶縁材料より成ることを特徴とする上記請
求項1に記載の電子放出源。
3. The insulating coating layer has an electric resistivity of 10 7
The electron emission source according to claim 1, wherein the electron emission source is made of an insulating material of Ωcm or more.
【請求項4】 電子放出物質から成る電界放出型カソー
ドを備えた電子放出源の製造方法において、 ゲート電極上に斜め方向から絶縁材料を被着して絶縁被
覆層を形成することを特徴とする電子放出源の製造方
法。
4. A method of manufacturing an electron emission source having a field emission type cathode made of an electron emission material, wherein an insulating material is obliquely deposited on a gate electrode to form an insulating coating layer. Method of manufacturing electron emission source.
【請求項5】 カソード電極上に、電子放出物質から成
る電界放出型カソードが設けられると共に、絶縁層を介
して上記電界放出型カソードに対応する孔部が設けられ
たゲート電極が配置されて電子放出源が構成され、上記
電子放出源に対向して蛍光面が設けられて成る表示装置
において、 上記ゲート電極上に絶縁被覆層が設けられて成ることを
特徴とする表示装置。
5. A field emission type cathode made of an electron emitting substance is provided on the cathode electrode, and a gate electrode provided with a hole corresponding to the field emission type cathode is disposed with an insulating layer interposed therebetween. A display device comprising an emission source and a phosphor screen facing the electron emission source, wherein an insulating coating layer is provided on the gate electrode.
JP20655493A 1993-08-20 1993-08-20 Electron emission source, manufacture thereof, and display Pending JPH0765697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20655493A JPH0765697A (en) 1993-08-20 1993-08-20 Electron emission source, manufacture thereof, and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20655493A JPH0765697A (en) 1993-08-20 1993-08-20 Electron emission source, manufacture thereof, and display

Publications (1)

Publication Number Publication Date
JPH0765697A true JPH0765697A (en) 1995-03-10

Family

ID=16525319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20655493A Pending JPH0765697A (en) 1993-08-20 1993-08-20 Electron emission source, manufacture thereof, and display

Country Status (1)

Country Link
JP (1) JPH0765697A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327498A (en) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> Cold cathode element and manufacturing method of the same
JP2006294387A (en) * 2005-04-08 2006-10-26 National Institute For Materials Science Nanocarbon emitter and its manufacturing method
JP2007511881A (en) * 2004-06-04 2007-05-10 韓國電子通信研究院 Field emission device and field emission display device using the same
JP2008134383A (en) * 2006-11-28 2008-06-12 Cheil Industries Inc Method for producing fine metal pattern
US7391150B2 (en) 2004-03-10 2008-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display device and information display and reproduction apparatus using image display device, and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391150B2 (en) 2004-03-10 2008-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display device and information display and reproduction apparatus using image display device, and method of manufacturing the same
JP2005327498A (en) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> Cold cathode element and manufacturing method of the same
JP2007511881A (en) * 2004-06-04 2007-05-10 韓國電子通信研究院 Field emission device and field emission display device using the same
JP2006294387A (en) * 2005-04-08 2006-10-26 National Institute For Materials Science Nanocarbon emitter and its manufacturing method
JP2008134383A (en) * 2006-11-28 2008-06-12 Cheil Industries Inc Method for producing fine metal pattern

Similar Documents

Publication Publication Date Title
US6008576A (en) Flat display and process for producing cathode plate for use in flat display
JP2623738B2 (en) Image display device
JP2003520386A (en) Patterned resistor suitable for electron-emitting device and method of manufacturing the same
JP4192681B2 (en) Display device and manufacturing method thereof
JPH04137343A (en) Picture display device
US6116975A (en) Field emission cathode manufacturing method
US6137212A (en) Field emission flat panel display with improved spacer architecture
JP3409468B2 (en) Particle emission device, field emission device, and manufacturing method thereof
JP4134361B2 (en) Thin film electron source and display device using the same
JPH0765697A (en) Electron emission source, manufacture thereof, and display
US20130026906A1 (en) Triode-structured field emission display with anode and gate on the same substrate
JPH0896704A (en) Particulate emitting device, field emission type device and manufacture of these devices
KR20010024571A (en) Undercutting technique for creating coating in spaced-apart segments
US5691600A (en) Edge electron emitters for an array of FEDS
JP3630036B2 (en) Thin film type electron source and display device using the same
JP2005166631A (en) Flat display element and its manufacturing method
KR100965543B1 (en) Field emission display device and manufacturing method of the device
JPH0817365A (en) Field emission device and its manufacture
JP2000067736A (en) Electron emission element, its manufacture, and display device using the same
JP4507557B2 (en) Method for manufacturing electron-emitting device and method for manufacturing display device
JP3348450B2 (en) Display device manufacturing method
KR950003649B1 (en) Spacer field emission display and manufacturing method thereof
JP2856672B2 (en) Field electron emission device and method of manufacturing the same
JP3475023B2 (en) Thin-film type electron source, thin-film type electron source matrix, manufacturing method thereof, and thin-film type electron source matrix display device
JPH0787074B2 (en) Electron-emitting device and manufacturing method thereof