JPH0762814B2 - Data protection circuit - Google Patents
Data protection circuitInfo
- Publication number
- JPH0762814B2 JPH0762814B2 JP61110742A JP11074286A JPH0762814B2 JP H0762814 B2 JPH0762814 B2 JP H0762814B2 JP 61110742 A JP61110742 A JP 61110742A JP 11074286 A JP11074286 A JP 11074286A JP H0762814 B2 JPH0762814 B2 JP H0762814B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal line
- package
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ保護回路に係り、特に、複数のパッケー
ジをマルチ接続し、各パッケージからの出力をワイヤー
ドオア論理をとって信号線に出力する電子回路におい
て、パッケージの括線挿入時に生じるデータエラー発生
を回避するのに好適なデータ保護回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data protection circuit, and in particular, a plurality of packages are multi-connected and the output from each package is output to a signal line by wired OR logic. The present invention relates to a data protection circuit suitable for avoiding a data error that occurs when a package tie line is inserted in an electronic circuit.
〔従来の技術〕 例えば、ディジタル交換機の加入者回路と集線装置との
間に介装されるインタフェース回路等のように、複数の
パッケージをマルチ接続し、各パッケージからの出力を
ワイヤードオア論理をとって信号線に出力する構成の電
子回路が多く使用されてきている。例えば特開昭56-203
97号公報には、ワイヤードオア論理の加入者電話機状態
検出回路が記載されており、NTT研究実用化報告第31巻
第11号（1982）「デジタル加入者線交換機の集線方式と
加入者回路」には、ワイヤードオア論理を時分割多重で
用い集線機能を実現する技術が記載されている。[Prior Art] For example, a plurality of packages are multi-connected and an output from each package is wired-or logic, such as an interface circuit interposed between a subscriber circuit of a digital exchange and a concentrator. Electronic circuits configured to output the signal to a signal line have been widely used. For example, JP-A-56-203
In Japanese Patent Publication No. 97, a wired-or logic subscriber telephone state detection circuit is described. NTT Research Practical Report Vol. 31, No. 11 (1982) "Concentration method and subscriber circuit of digital subscriber line exchange" Describes a technique for realizing a concentrating function by using wired OR logic in time division multiplexing.
複数のパッケージからの出力をワイヤードオア論理をと
って信号線に出力する構成の電子回路では、パッケージ
の一つを通電時分割状態のまま挿入（以下、活線挿入と
いう）すると、活線挿入したパッケージ内の電源が挿入
時から所定時間に亘り不安定となるため、当該パッケー
ジから信号線に誤出力が出て他のパッケージのデータを
乱してしまうという不都合がある。In an electronic circuit configured to output the outputs from multiple packages to the signal line by using the wired-OR logic, when one of the packages is inserted while the current is being split (hereinafter referred to as hot line insertion), the hot line is inserted. Since the power supply in the package becomes unstable for a predetermined time after the insertion, there is an inconvenience that an erroneous output is output from the package to the signal line and the data of another package is disturbed.
本発明の目的は、上記従来技術の欠点を解消し、パッケ
ージ活線挿入時にデータエラーが発生するのを防止する
データ保護回路を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a data protection circuit which solves the above-mentioned drawbacks of the prior art and prevents a data error from occurring during hot insertion of a package.
上記目的は、パッケージの活線挿入時に、当該パッケー
ジへの電源供給が安定するまでの所要時間当該パッケー
ジからの出力を停止させることにより達成される。The above object is achieved by stopping the output from the package for a time required for stabilizing the power supply to the package during hot insertion of the package.
パッケージ活線挿入時から電源が安定するまでの当該パ
ッケージからの出力を停止させることにより、電源不安
定に基づいて誤信号が当該パッケージ内で発生しても、
誤出力が信号線に出力されることがない。従って、他の
パッケージのデータを乱すことがない。Even if an erroneous signal occurs in the package due to power instability, by stopping the output from the package from the time the package is hot-plugged until the power is stabilized,
No erroneous output is output to the signal line. Therefore, it does not disturb the data of other packages.
以下、本発明の一実施例を図面を参照して説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図は、本発明の一実施例を適用したデータ保護回路
を装備した電子回路の構成図である。本実施例に係るデ
ータ保護回路は、電圧検出回路１と、信号線出力停止ス
イッチ回路２とから成り、インバータ回路3,4のオープ
ンコレクタトランジスタQ6（インバータ回路４の詳細は
図示せず）のベース力を、電圧検出回路１と停止スイッ
チ回路２とインバータ回路3,4とが搭載されたパッケー
ジの活線挿入時に所定時間低レベルにクランプし、トラ
ンジスタQ6の出力を停止（ハイインピーダンス状態とす
る）するようにしてある。インバータ回路3,4のオープ
ンコレクタの出力線は、他の図示しないパッケージのイ
ンバータ回路のオープンコレクタの出力線とワイヤード
オア論理をとられ、信号線に出力されるようになってい
る。尚、インバータ回路の詳細は本発明と関係ないため
説明を省略する。FIG. 1 is a block diagram of an electronic circuit equipped with a data protection circuit to which an embodiment of the present invention is applied. The data protection circuit according to the present embodiment includes a voltage detection circuit 1 and a signal line output stop switch circuit 2 and is a base of an open collector transistor Q6 of the inverter circuits 3 and 4 (details of the inverter circuit 4 are not shown). The power is clamped to a low level for a predetermined time during hot insertion of the package in which the voltage detection circuit 1, the stop switch circuit 2, and the inverter circuits 3 and 4 are mounted, and the output of the transistor Q6 is stopped (in a high impedance state). I am doing it. The output lines of the open collectors of the inverter circuits 3 and 4 are wired-OR logic with the output lines of the open collector of the inverter circuit of another package (not shown), and are output to the signal line. The details of the inverter circuit are not related to the present invention, and thus the description thereof is omitted.
電圧検出回路１は、電源電圧をVccとした場合、パッケ
ージ活線挿入時に高電圧がベースに印加され、以後時定
数 で減少し、最終的に の電圧がベースに印加されるトランジスタQ1と、パッケ
ージ活線挿入時から一定の電圧 がベースに印加されるトランジスタQ2,Q3を備えてい
る。上述した電圧を与える抵抗R1,R2,R4,R5は なる関係を満たすように選択してある。In the voltage detection circuit 1, when the power supply voltage is Vcc, a high voltage is applied to the base when the package is hot-plugged, Eventually decreases with Voltage is applied to the base of the transistor Q1 and the constant voltage after the hot insertion of the package. Is provided with transistors Q2 and Q3 applied to the base. The resistors R 1 , R 2 , R 4 and R 5 that apply the above voltage are Have been selected to satisfy the relationship.
信号線出力停止スイッチ回路２は、前記トランジスタQ
2,Q3のコレクタ出力の有無によってオン，オフするトラ
ンジスタQ4,Q5を備え、トランジスタQ4のコレクタがイ
ンバータ回路３のトランジスタQ6のベースに接続され、
トランジスタQ5のコレクタが図示しないインバータ回路
４のトランジスタQ6のベースに接続されている。The signal line output stop switch circuit 2 includes the transistor Q
2 and Q3 are provided with transistors Q4 and Q5 which are turned on / off depending on the presence / absence of a collector output, and the collector of the transistor Q4 is connected to the base of the transistor Q6 of the inverter circuit 3,
The collector of the transistor Q5 is connected to the base of the transistor Q6 of the inverter circuit 4 (not shown).
斯かる構成のデータ保護回路の動作を第２図を参照して
説明する。The operation of the data protection circuit having such a configuration will be described with reference to FIG.
パッケージを活線挿入すると、電源端子の電圧はアース
からVccにステップ状に上昇する。このVccの印加によ
り、トランジスタQ2,Q3のベース電位は活線挿入時から となり、トランジスタQ1のベース電位は第２図に点線で
示すように変化し活線挿入時から所要時間ｔの間は より高く、それ以降は低くなる。従って、このｔの期間
は、トランジスタQ4,Q5がオン状態となり、インバータ
回路3,4の夫々のトランジスタQ6のベースはトランジス
タQ4,Q5のコレクターエミッタを介してアースに接地さ
れた状態となる。つまり、上記ｔの期間は、インバータ
回路3,4への入力信号にかかわらず、その出力信号は停
止される。期間ｔが経過すると、トランジスタQ4,Q5が
オフ状態となることにより、トランジスタQ6のベースに
は入力信号に応じた電圧が印加され、アクティブ状態に
なっているトランジスタQ6のオープンコレクタに信号が
出力される。When the package is hot-plugged, the voltage of the power supply terminal rises stepwise from ground to Vcc. By applying this Vcc, the base potential of the transistors Q2 and Q3 will be Therefore, the base potential of the transistor Q1 changes as shown by the dotted line in FIG. Higher and lower thereafter. Therefore, during this period of t, the transistors Q4 and Q5 are turned on, and the bases of the transistors Q6 of the inverter circuits 3 and 4 are grounded via the collector-emitter of the transistors Q4 and Q5. That is, during the period t, the output signal is stopped regardless of the input signal to the inverter circuits 3 and 4. When the period t elapses, the transistors Q4 and Q5 are turned off, so that a voltage corresponding to the input signal is applied to the base of the transistor Q6 and a signal is output to the open collector of the transistor Q6 in the active state. It
本実施例に係るデータ保護回路は、上述したように電圧
検出回路の出力（Q2,Q3のコレクタ）を複数とることが
できる。従って、該出力数と同数の複数のインバータ回
路と信号線出力停止スイッチ回路と電圧検出回路とを１
つのICとしてまとめることができる。The data protection circuit according to this embodiment can take a plurality of outputs (collectors of Q2 and Q3) of the voltage detection circuit as described above. Therefore, a plurality of inverter circuits, signal line output stop switch circuits, and voltage detection circuits, which are the same in number as the outputs, are included in one.
Can be integrated as one IC.
本発明によれば、パッケージ活線挿入時のデータエラー
をなくすことができ、信頼性の高いシステムを構成する
ことができる。According to the present invention, a data error at the time of hot insertion of a package can be eliminated and a highly reliable system can be configured.
第１図は本発明の一実施例に係るデータ保護回路を装備
した電子回路の構成図、第２図は第１図に示す回路の動
作を説明するタイミングチャートである。 １……電圧検出回路、２……信号線出力停止スイッチ回
路、3,4……インバータ回路。FIG. 1 is a block diagram of an electronic circuit equipped with a data protection circuit according to an embodiment of the present invention, and FIG. 2 is a timing chart for explaining the operation of the circuit shown in FIG. 1 ... Voltage detection circuit, 2 ... Signal line output stop switch circuit, 3, 4 ... Inverter circuit.
Claims (1)
ケージの出力をワイヤードオア論理をとり信号線に出力
する電子回路における前記信号線に出力するデータの保
護回路であって、前記電子回路に、前記複数のパッケー
ジに供給する電源の電圧を所定のレベルで検出する電圧
検出回路と、前記電圧検出回路の出力に対応して前記複
数のパッケージの出力のオンオフを制御する制御信号を
出力する信号線出力停止スイッチ回路とを備え、前記複
数のパッケージのそれぞれは、前記信号線出力停止スイ
ッチ回路の制御信号により前記信号線へのデータの出力
をオンオフする構成とし、前記電子回路の電源がオン状
態において前記電子回路に新たなパッケージを挿入して
マルチ接続する際、前記信号線出力停止スイッチ回路
は、前記電圧検出回路が前記電源の電圧が所定のレベル
を検出するまで前記制御信号を出力オフとし、前記電圧
検出回路が前記電源の電圧が所定のレベルを検出後は、
前記制御信号を出力オンとすることで、新たなパッケー
ジを挿入時、前記電源の電圧が所定のレベルになるまで
既に前記電子回路に挿入マルチ接続されている前記複数
のパッケージのそれぞれの前記信号線へのデータの出力
をオフすることを特徴とするデータ保護回路。1. A protection circuit for data to be output to the signal line in an electronic circuit which outputs the output of each package to a signal line by multi-connection of a plurality of packages and outputs the output of each package to the signal line, the electronic circuit comprising: A voltage detection circuit that detects the voltage of the power supply supplied to the plurality of packages at a predetermined level, and a signal line that outputs a control signal that controls the on / off of the outputs of the plurality of packages corresponding to the outputs of the voltage detection circuit. An output stop switch circuit, each of the plurality of packages is configured to turn on and off the output of data to the signal line according to a control signal of the signal line output stop switch circuit, in a power-on state of the electronic circuit When a new package is inserted into the electronic circuit to make a multi-connection, the signal line output stop switch circuit is operated by the voltage detection circuit. There after detecting the control signal and the output OFF, the voltage detection circuit level voltage of predetermined said power supply until the voltage of the power supply to detect a predetermined level,
By turning on the output of the control signal, when a new package is inserted, the signal line of each of the plurality of packages already inserted in the electronic circuit and multi-connected until the voltage of the power supply reaches a predetermined level. Data protection circuit characterized by turning off the output of data to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61110742A JPH0762814B2 (en) | 1986-05-16 | 1986-05-16 | Data protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61110742A JPH0762814B2 (en) | 1986-05-16 | 1986-05-16 | Data protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62267815A JPS62267815A (en) | 1987-11-20 |
| JPH0762814B2 true JPH0762814B2 (en) | 1995-07-05 |
Family
ID=14543377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61110742A Expired - Lifetime JPH0762814B2 (en) | 1986-05-16 | 1986-05-16 | Data protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762814B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5371085B2 (en) * | 2008-10-17 | 2013-12-18 | 日本電気通信システム株式会社 | Output stop control circuit, communication device, and output stop control method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112628A (en) * | 1980-02-12 | 1981-09-05 | Agency Of Ind Science & Technol | Detecting element for change of luminous energy in light conductive path |
-
1986
- 1986-05-16 JP JP61110742A patent/JPH0762814B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62267815A (en) | 1987-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636656A (en) | Circuit for selectively extending a cycle of a clock signal | |
| EP0181943A1 (en) | Data-holding circuit in a memory | |
| US7073078B2 (en) | Power control unit that provides one of a plurality of voltages on a common power rail | |
| JPH0762814B2 (en) | Data protection circuit | |
| JP3262070B2 (en) | Output buffer | |
| JPS5920027A (en) | Semiconductor device | |
| JP2588911B2 (en) | Memory card circuit | |
| JPS5474643A (en) | Information processing system | |
| US20030112567A1 (en) | Device preventing from chip damage caused by over voltage | |
| US4229702A (en) | Circuit for detecting the relative occurrence of one signal among a plurality of signals | |
| JPH0572297A (en) | Semiconductor integrated circuit | |
| JPH06214893A (en) | Memory card device | |
| JPH0536263A (en) | Semiconductor device | |
| JP2567015B2 (en) | Input voltage detection circuit | |
| JP2708497B2 (en) | Misplacement detection device for electrical components | |
| JPH029402Y2 (en) | ||
| JPS6129485A (en) | Memory circuit | |
| JPH01276287A (en) | Memory card and its system | |
| JPH01205346A (en) | Semiconductor integrated circuit | |
| JPH06175961A (en) | Automatic input/output address setting device | |
| JPS582050U (en) | Connection status detection circuit | |
| JPS6168796A (en) | Semiconductor storage device | |
| JPH0536943U (en) | Clear pulse generation circuit | |
| JPH07104899A (en) | Power saving device for ic | |
| JPH06259174A (en) | Memory power supplying method |