JPH0758335A - Thin-film transistor and liquid crystal display device - Google Patents

Thin-film transistor and liquid crystal display device

Info

Publication number
JPH0758335A
JPH0758335A JP5204896A JP20489693A JPH0758335A JP H0758335 A JPH0758335 A JP H0758335A JP 5204896 A JP5204896 A JP 5204896A JP 20489693 A JP20489693 A JP 20489693A JP H0758335 A JPH0758335 A JP H0758335A
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
channel
film transistor
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5204896A
Other languages
Japanese (ja)
Inventor
Kaichi Fukuda
加一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5204896A priority Critical patent/JPH0758335A/en
Publication of JPH0758335A publication Critical patent/JPH0758335A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the influence due to external electric field by a highly resistant semiconductor film so as to reduce the influence on the bending of an energy band of a channel semiconductor layer by adopting the highly resistant semiconductor having a specific band gap for a protective film which is to be arranged on the upper side of the channel semiconductor layer. CONSTITUTION:A protective film 10 is formed on a thin-film transistor part, a source electrode 8 and a drain electrode 9. Then a highly resistant semiconductor film 10b whose optical band gap 1.9-3.0eV is formed on the film 10. Thus, the influence due to external electric field can be eliminated by the highly resistant semiconductor film, so that it is possible to reduce its influence on the bending of the energy band of a channel semiconductor layer. Since the highly resistant semiconductor film has a high resistance property, no direct leakage through the protective film is generated in stable OFF-state property of the thin-film transistor. On the other hand, current control by using gate electrode electric field is performed against the channel semiconductor layer, thereby hardly reducing the ON-state current.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、薄膜トランジスタ及
びスイッチング素子として薄膜トランジスタを用いた液
晶表示装置に係わり、特にその薄膜トランジスタの構成
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a liquid crystal display device using a thin film transistor as a switching element, and more particularly to the structure of the thin film transistor.

【0002】[0002]

【従来の技術】文字や記号を表示する液晶表示装置とし
ては、2枚の基板に所定のピッチで一方向に延伸して配
列された多数の行電極と、所定のピッチで一方向に延伸
して配列された多数の列電極と、前記行電極と列電極と
で囲まれた最小区画を画素とし、2枚の基板間に液晶組
成物を挟持したマトリクス型のものが一般に用いられて
いる。また、液晶表示装置の機能面からは、90度捩じれ
のツイストネマチック型のものや、180 度〜360 度捩じ
れの複屈折作用を利用したスーパーツイストネマチック
型のものがある。
2. Description of the Related Art As a liquid crystal display device for displaying characters or symbols, a large number of row electrodes are arranged on two substrates so as to extend in one direction at a predetermined pitch, and to extend in one direction at a predetermined pitch. A matrix type in which a liquid crystal composition is sandwiched between two substrates is generally used, in which a plurality of column electrodes arranged in a row and a minimum section surrounded by the row electrodes and the column electrodes are pixels. In terms of the function of the liquid crystal display device, there are a twisted nematic type with a 90-degree twist and a super twisted nematic type with a birefringence effect of a 180-360 degree twist.

【0003】さらに、テレビ表示やグラフィックディス
ブレイ等を指向した大容量、高精細の液晶表示装置とし
ては、各画素ごとにスイッチング素子を配置して駆動制
御し、クロストークのない高コントラスト表示を可能と
するアクティブマトリクス型液晶表示装置も用いられて
いる。このアクティブマトリクス型液晶表示装置のスイ
ッチング素子としては、透過型の表示が可能であり、ま
た大面積化も容易であることなどから3端子型の薄膜ト
ランジスタが多用されている。
Further, as a large-capacity, high-definition liquid crystal display device for television display, graphic display, etc., a switching element is arranged for each pixel to drive and control, and high-contrast display without crosstalk is possible. An active matrix liquid crystal display device is also used. As a switching element of this active matrix type liquid crystal display device, a three-terminal type thin film transistor is often used because it can perform a transmissive display and can easily have a large area.

【0004】また、薄膜トランジスタとしては、その半
導体活性層として非晶質シリコンを用いたものが多い。
さらに、薄膜トランジスタの構成としては、非晶質シリ
コン層を挟んで下層にゲート電極、上層にソース電極及
びドレイン電極を配置した逆スタガード構造を採ってい
る場合が多い。
Further, many thin film transistors use amorphous silicon for their semiconductor active layers.
Further, the thin film transistor often has an inverted staggered structure in which a gate electrode is arranged in a lower layer and a source electrode and a drain electrode are arranged in an upper layer with an amorphous silicon layer interposed therebetween.

【0005】[0005]

【発明が解決しようとする課題】このような逆スタガー
ド型薄膜トランジスタにおいては、ソース電極とドレイ
ン電極の間のチャネル半導体層上に形成した保護絶縁膜
を通じ、外部電荷による電界効果により薄膜トランジス
タが誤動作してしまう危険性がある。この問題に対して
は、この保護絶縁膜の上にさらに第4の電極を設けて電
位を制御することによって防止することは可能である。
In such an inverted staggered thin film transistor, the thin film transistor malfunctions due to a field effect due to external charges through the protective insulating film formed on the channel semiconductor layer between the source electrode and the drain electrode. There is a risk of This problem can be prevented by further providing a fourth electrode on the protective insulating film to control the potential.

【0006】しかしながら、このような対策では、製造
工程数の増加と層間ショートによる歩留まり低下を招く
ため、あまり有効な手段とはならない。従って、このよ
うな誤動作を防ぐように駆動条件に大きなマージンを必
要としているのが現状であった。
However, such a measure is not a very effective means because it causes an increase in the number of manufacturing steps and a decrease in yield due to an interlayer short circuit. Therefore, it is the current situation that a large margin is required for the driving condition so as to prevent such a malfunction.

【0007】本発明は、以上の問題に鑑みてなされたも
ので、製造工程の負担増加や歩留まりを低下させること
なく、外部電荷による電界効果に対して影響を受けるこ
とのない薄膜トランジスタ及びこれを用いた液晶表示装
置を提供することを目的とする。
The present invention has been made in view of the above problems, and a thin film transistor which is not affected by a field effect due to an external charge without increasing a manufacturing process load and reducing a yield, and a thin film transistor using the same. The present invention aims to provide the liquid crystal display device.

【0008】[0008]

【課題を解決するための手段】この発明は、基板上に形
成されたゲート電極と、このゲート電極上にゲート絶縁
膜を介して形成されたチャネル半導体層と、このチャネ
ル半導体層上の中央部に形成されたチャネル保護膜と、
前記チャネル半導体層の両端部に低抵抗半導体膜を介し
て形成されたソース電極及びドレイン電極と、前記チャ
ネル保護膜と前記ソース電極及びドレイン電極を含む面
に形成された保護膜とを少なくとも備えた薄膜トランジ
スタにおいて、前記チャネル半導体層または前記保護膜
の少なくともいずれか一方にバンドギャップ1.9 〜3.0
eVの高抵抗半導体膜を有する薄膜トランジスタであり、
また、この薄膜トランジスタを用いたアクティブマトリ
クス型液晶表示装置である。
According to the present invention, there is provided a gate electrode formed on a substrate, a channel semiconductor layer formed on the gate electrode via a gate insulating film, and a central portion on the channel semiconductor layer. A channel protective film formed on
At least a source electrode and a drain electrode formed on both ends of the channel semiconductor layer via a low resistance semiconductor film, and a protective film formed on a surface including the channel protective film and the source electrode and the drain electrode. In the thin film transistor, the band gap 1.9 to 3.0 in at least one of the channel semiconductor layer and the protective film.
A thin film transistor having a high resistance semiconductor film of eV,
Further, it is an active matrix type liquid crystal display device using this thin film transistor.

【0009】[0009]

【作用】この発明は、チャネル半導体層の上部に配置さ
れる保護膜にバンドギャップ1.9 〜3.0 eVの高抵抗半導
体膜を用いることによって、外部電界による影響をこの
高抵抗半導体膜で吸収し、チャネル半導体層のエネルギ
ーバンドの曲りへの影響を低減することができる。この
高抵抗半導体膜は高抵抗であることによって、保護膜を
伝わっての直接リークも問題ないので、薄膜トランジス
タのオフ特性は安定する。一方、ゲート電極電界による
電流制御は、チャネル半導体層に対して成されるためオ
ン電流までもが減少してしまうことはない。
The present invention uses the high resistance semiconductor film having a band gap of 1.9 to 3.0 eV as the protective film disposed on the channel semiconductor layer, so that the influence of the external electric field is absorbed by the high resistance semiconductor film. The influence on the bending of the energy band of the semiconductor layer can be reduced. Since this high-resistance semiconductor film has high resistance, there is no problem of direct leakage through the protective film, so that the off characteristics of the thin film transistor are stable. On the other hand, since the current control by the electric field of the gate electrode is performed on the channel semiconductor layer, the on-current does not decrease.

【0010】また、この高抵抗半導体膜の形成は、通常
の薄膜トランジスタの製造工程の一部として形成される
ので、特に製造工程の負担増や歩留まりの低下を招くこ
とはなく、外部電荷による電界効果に対して影響を受け
ることのない薄膜トランジスタ及びこれを用いた液晶表
示装置を容易に製造することができる。
Further, since the formation of this high-resistance semiconductor film is formed as a part of the manufacturing process of a normal thin film transistor, there is no particular increase in the manufacturing process load and the yield is reduced, and the electric field effect due to external charges is not caused. It is possible to easily manufacture a thin film transistor which is not affected by the above and a liquid crystal display device using the thin film transistor.

【0011】[0011]

【実施例】以下に本発明をアクティブマトリクス型液晶
表示装置に適用した実施例について詳細に説明する。図
1は本発明を適用したアクティブマトリクス型液晶表示
装置の薄膜トランジスタを含む部分を示す概略構成図で
ある。
EXAMPLE An example in which the present invention is applied to an active matrix type liquid crystal display device will be described in detail below. FIG. 1 is a schematic configuration diagram showing a portion including a thin film transistor of an active matrix type liquid crystal display device to which the present invention is applied.

【0012】図1において、例えば、コーニング社製70
59からなる透明ガラス絶縁基板1の主面上に、通常のス
パッタ法によりモリブデン・タンタルを成膜し、フォト
リソグラフィ法により所定の形状に加工し、ゲート電極
2を形成する。次に、基板温度400 ℃の常圧熱CVD法
によりこのゲート電極2を覆うように膜厚0.3 μmの酸
化硅素膜3aと、基板温度350 ℃のプラズマCVD法によ
り膜厚0.05μmの窒化硅素膜3bを順次成膜し、ゲート絶
縁膜3を形成する。さらに、膜厚0.05μmの非晶質シリ
コンからなるチャネル半導体層4を成膜し、引き続き、
チャネル保護膜5としての窒化硅素膜を成膜し、所定の
形状に加工する。
In FIG. 1, for example, 70 manufactured by Corning Co.
On the main surface of the transparent glass insulating substrate 1 made of 59, a molybdenum / tantalum film is formed by a normal sputtering method and processed into a predetermined shape by a photolithography method to form a gate electrode 2. Next, a silicon oxide film 3a having a film thickness of 0.3 μm is formed by a normal temperature thermal CVD method at a substrate temperature of 400 ° C. so as to cover the gate electrode 2, and a silicon nitride film having a film thickness of 0.05 μm is formed by a plasma CVD method at a substrate temperature of 350 ° C. 3b are sequentially formed to form the gate insulating film 3. Further, a channel semiconductor layer 4 made of amorphous silicon having a film thickness of 0.05 μm is formed, and subsequently,
A silicon nitride film is formed as the channel protection film 5 and processed into a predetermined shape.

【0013】次に、例えば膜厚0.05μmの低抵抗半導体
膜6を成膜し、チャネル半導体層4と低抵抗半導体膜6
を所定の形状に加工し、チャネル半導体層4の中央部分
のチャネル領域と、両端部分のソース領域及びドレイン
領域が形成される。また、ゲート絶縁膜3上のチャネル
半導体層4に隣接する画素部分にはインジウム・チン酸
化物からなるITOを成膜し、所定の形状に加工して画
素電極7が形成される。次いで、チャネル保護膜5を含
んでチャネル半導体層4全体を覆うように、例えばクロ
ムまたはアルミからなる金属層を成膜し、チャネル保護
膜5の中央部分が露出するように加工し、ソース電極8
及びドレイン電極9を形成する。尚、ソース電極8の一
端は画素電極7に接続される。
Next, a low resistance semiconductor film 6 having a film thickness of, for example, 0.05 μm is formed, and the channel semiconductor layer 4 and the low resistance semiconductor film 6 are formed.
Are processed into a predetermined shape to form a channel region at the central portion of the channel semiconductor layer 4 and source and drain regions at both end portions. Further, in the pixel portion adjacent to the channel semiconductor layer 4 on the gate insulating film 3, ITO made of indium tin oxide is formed and processed into a predetermined shape to form the pixel electrode 7. Next, a metal layer made of, for example, chromium or aluminum is formed so as to cover the entire channel semiconductor layer 4 including the channel protective film 5, and processed so that the central portion of the channel protective film 5 is exposed, and the source electrode 8 is formed.
And the drain electrode 9 is formed. Note that one end of the source electrode 8 is connected to the pixel electrode 7.

【0014】以上のようにして形成された薄膜トランジ
スタ部分とソース電極8及びドレイン電極9上に保護膜
10を形成する。この保護膜10は、例えば、プラズマCV
D法による膜厚0.1 μmの窒化硅素絶縁膜10a 、膜厚0.
1 μmのSiCxからなる高抵抗半導体膜10b 及び膜厚0.1
μmの窒化硅素絶縁膜10c の積層構造とされている。そ
して、これらの全面に低温キュア型のポリイミドからな
る配向膜16が被着され、スイチッング素子としての薄膜
トランジスタ及び画素電極を含むアレイ基板が完成す
る。
A protective film is formed on the thin film transistor portion, the source electrode 8 and the drain electrode 9 formed as described above.
Forming 10. The protective film 10 is, for example, a plasma CV.
Silicon nitride insulating film 10a having a film thickness of 0.1 μm and a film thickness of 0.
High resistance semiconductor film 10b made of 1 μm SiCx and film thickness 0.1
It has a laminated structure of a silicon nitride insulating film 10c of μm. Then, an alignment film 16 made of low temperature cure type polyimide is deposited on the entire surface of these, and an array substrate including a thin film transistor as a switching element and a pixel electrode is completed.

【0015】一方、別の基板13上にはITOからなる共
通電極14及びポリイミドからなる配向膜17が被着され、
対向基板が準備される。尚、両基板の配向膜16及び配向
膜17は、所定の一方向に布などでこすることによりラビ
ング配向処理が施される。このようにして準備されたア
レイ基板と対向基板は、その配向膜16及び配向膜17のラ
ビング配向が互いに直交するように所定の間隔で対向配
置され、一部の注入口(図示せず)を残して基板周縁部
で接着固定される。尚、両基板の間隔を一定に保持する
ために両基板間には所定のスペーサが散布される。そし
て、注入口から、例えばネマチック型の液晶組成物18が
両基板間に注入され、最後に注入口もシールされる。ま
た、アレイ基板の外側には偏光板19、対向基板13の外側
には偏光板20が、それぞれ良視角方向が正面方向に向く
ように設定された配向膜のラビング配向に合わせて配置
される。さらに、どちらか一方の基板の外側には照明装
置が配置され(図示せず)、液晶表示装置の表示機能を
有効に作用させる。
On the other hand, a common electrode 14 made of ITO and an alignment film 17 made of polyimide are deposited on another substrate 13,
A counter substrate is prepared. Note that the alignment films 16 and 17 on both substrates are subjected to rubbing alignment treatment by rubbing with cloth or the like in one predetermined direction. The array substrate and the counter substrate thus prepared are arranged facing each other at a predetermined interval so that the rubbing orientations of the alignment film 16 and the alignment film 17 are orthogonal to each other, and some of the injection ports (not shown) are provided. The remaining portion is bonded and fixed at the peripheral portion of the substrate. In addition, in order to keep the distance between both substrates constant, a predetermined spacer is dispersed between both substrates. Then, for example, a nematic liquid crystal composition 18 is injected between both substrates through the injection port, and finally the injection port is also sealed. A polarizing plate 19 is arranged outside the array substrate, and a polarizing plate 20 is arranged outside the counter substrate 13 in accordance with the rubbing alignment of the alignment film set such that the good viewing angle direction is the front direction. Further, an illuminating device is arranged outside one of the substrates (not shown) to effectively operate the display function of the liquid crystal display device.

【0016】次に、以上の実施例での薄膜トランジスタ
の保護膜10に含まれる高抵抗半導体膜10b の製造方法に
ついて説明する。高抵抗半導体膜10b の成膜を行う反応
室は直径30cmの円形高周波電極およびこれに対向する
接地電極を備えており、SiH4 、CH4 、H2 のガス
供給系及びターボ分子ポンプとロータリーポンプからな
る排気系が接続されている。試料である絶縁基板1は加
熱した接地電極にクランプされ、基板の表面温度が所望
の温度となるように制御されている。
Next, a method of manufacturing the high resistance semiconductor film 10b included in the protective film 10 of the thin film transistor in the above embodiment will be described. The reaction chamber for forming the high-resistance semiconductor film 10b is equipped with a circular high-frequency electrode having a diameter of 30 cm and a ground electrode facing the circular high-frequency electrode, a gas supply system for SiH 4 , CH 4 , and H 2 and a turbo molecular pump and a rotary pump. Is connected to the exhaust system. The insulating substrate 1, which is a sample, is clamped to a heated ground electrode, and the surface temperature of the substrate is controlled to a desired temperature.

【0017】このような反応室内に、SiH4 36sccm、
CH4 24sccm及びH2 300sccm を導入し、これらのガス
をターボ分子ポンプとロータリーポンプを通じて排気す
る。この際、排気バルブの開度を調節することによって
反応室内の圧力を0.8 Torrに制御する。この状態で、高
周波電極に13.56 MHz 、100 W の高周波を印加してグロ
ー放電を発生させ、炭化硅素SiCx を絶縁基板1上に
堆積させる。この場合の膜中のCの含有量は、X=0.06
で、光学バンドギャップは2.0 eVであった。
In such a reaction chamber, SiH 4 36sccm,
CH 4 24sccm and H 2 300sccm are introduced, and these gases are exhausted through a turbo molecular pump and a rotary pump. At this time, the pressure in the reaction chamber is controlled to 0.8 Torr by adjusting the opening of the exhaust valve. In this state, a high frequency of 13.56 MHz and 100 W is applied to the high frequency electrode to generate glow discharge, and silicon carbide SiCx is deposited on the insulating substrate 1. In this case, the content of C in the film is X = 0.06.
And the optical bandgap was 2.0 eV.

【0018】このCの含有量はガス流量の増減によって
調整可能であるが、本発明の目的とする、チャネル半導
体層のエネルギーバンドの曲りへの影響を低減するため
には光学バンドギャップが1.9 〜3.0 eVの範囲であれば
有効に作用する。この実施例のように高抵抗半導体膜10
b として炭化硅素SiCx 膜を用いた場合は、光学バン
ドギャップの範囲は1.9 〜2.4 eVが最も効果的な領域で
ある。尚、同様の効果は、他の高抵抗半導体膜、例えば
SiNx やSiOx でも有効に作用する。また、原料ガ
スとして、CH4 の替わりにNH3 やN2 Oなども用い
ることができるが、この際、ガス流量を調整して成膜が
絶縁体となってしまわない程度にNやOの含有量を抑え
たSiリッチな膜とすることが重要である。
The content of C can be adjusted by increasing or decreasing the gas flow rate, but in order to reduce the influence on the bending of the energy band of the channel semiconductor layer, which is the object of the present invention, the optical band gap is 1.9 to. It works effectively in the range of 3.0 eV. As in this embodiment, the high resistance semiconductor film 10
When a silicon carbide SiCx film is used as b, the most effective region of the optical band gap is 1.9 to 2.4 eV. Note that the same effect is effectively exerted on other high resistance semiconductor films such as SiNx and SiOx. Further, NH 3 or N 2 O can be used as the source gas instead of CH 4 , but in this case, the gas flow rate is adjusted so that the film formation does not become an insulator and the N and O contents are not changed. It is important to form a Si-rich film with a reduced content.

【0019】以上の実施例では、薄膜トランジスタの保
護膜10を絶縁膜10a −高抵抗半導体膜10b −絶縁膜10c
の3層構造とした例について説明したが、高抵抗半導体
膜のみの単層構造や、あるいは絶縁膜と高抵抗半導体膜
の2層構造であっても同様の効果が得られる。また、こ
の高抵抗半導体膜を適用する部位は保護膜10だけではな
くチャネル保護膜5であってもよい。即ち、本発明の条
件を満たす範囲内で種々の変形が成されてもよいことは
言うまでもない。
In the above embodiments, the protective film 10 of the thin film transistor is composed of the insulating film 10a, the high resistance semiconductor film 10b and the insulating film 10c.
Although the example having the three-layer structure described above has been described, the same effect can be obtained even with a single-layer structure having only a high-resistance semiconductor film or a two-layer structure having an insulating film and a high-resistance semiconductor film. Further, the portion to which this high resistance semiconductor film is applied may be not only the protective film 10 but also the channel protective film 5. That is, it goes without saying that various modifications may be made within the range of satisfying the conditions of the present invention.

【0020】さらに、以上の実施例では、本発明の薄膜
トランジスタを液晶表示装置に適用した例について説明
したが、本発明はこれに限らず薄膜トランジスタを用い
た密着センサなどにも適用できる。
Furthermore, in the above embodiments, an example in which the thin film transistor of the present invention is applied to a liquid crystal display device has been described, but the present invention is not limited to this and can be applied to a contact sensor using a thin film transistor.

【0021】[0021]

【発明の効果】以上のように本発明によれば、逆スタガ
ード型薄膜トランジスタのチャネル半導体層の上部を覆
う保護膜として、バンドギャップ1.9 〜3.0 eVの高抵抗
半導体膜を用いることによって、外部電荷による影響を
この高抵抗半導体膜で吸収し、チャネル半導体層のバン
ドの曲りへの影響を低減することができる。従って、外
部電荷による電界効果に対して影響を受けにくい薄膜ト
ランジスタを製造工程の負担増加や歩留まりに影響を及
ぼすことなく容易に製造することができる。
As described above, according to the present invention, by using a high resistance semiconductor film having a band gap of 1.9 to 3.0 eV as a protective film covering the upper part of the channel semiconductor layer of the inverted staggered type thin film transistor, it is The influence can be absorbed by the high resistance semiconductor film, and the influence on the band bending of the channel semiconductor layer can be reduced. Therefore, it is possible to easily manufacture a thin film transistor that is not easily affected by the electric field effect due to external charges without increasing the burden of the manufacturing process or affecting the yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用したアクティブマトリクス型液晶
表示装置の薄膜トランジスタを含む部分を示す概略構成
図。
FIG. 1 is a schematic configuration diagram showing a portion including a thin film transistor of an active matrix type liquid crystal display device to which the present invention is applied.

【符号の説明】[Explanation of symbols]

1…絶縁基板 2…ゲート電極 3…ゲート絶縁膜 4…半導体層 5…チャネル保護膜 6…低抵抗半導体領域 7…画素電極 8…ソース電極 9…ドレイン電極 10…保護膜 DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 2 ... Gate electrode 3 ... Gate insulating film 4 ... Semiconductor layer 5 ... Channel protective film 6 ... Low resistance semiconductor region 7 ... Pixel electrode 8 ... Source electrode 9 ... Drain electrode 10 ... Protective film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成されたゲート電極と、この
ゲート電極上にゲート絶縁膜を介して形成されたチャネ
ル半導体層と、このチャネル半導体層上の中央部に形成
されたチャネル保護膜と、前記チャネル半導体層の両端
部に低抵抗半導体膜を介して形成されたソース電極及び
ドレイン電極と、前記チャネル保護膜と前記ソース電極
及びドレイン電極を含む面に形成された保護膜とを少な
くとも備えた薄膜トランジスタにおいて、前記チャネル
半導体層または前記保護膜の少なくともいずれか一方に
バンドギャップ1.9 〜3.0 eVの高抵抗半導体膜を有する
ことを特徴とする薄膜トランジスタ。
1. A gate electrode formed on a substrate, a channel semiconductor layer formed on the gate electrode via a gate insulating film, and a channel protective film formed at a central portion on the channel semiconductor layer. And at least a source electrode and a drain electrode formed on both ends of the channel semiconductor layer with a low resistance semiconductor film interposed therebetween, and a protective film formed on a surface including the channel protective film and the source electrode and the drain electrode. A thin film transistor having a high resistance semiconductor film having a band gap of 1.9 to 3.0 eV in at least one of the channel semiconductor layer and the protective film.
【請求項2】 所定のピッチで一方向に延伸して配列さ
れた多数の行電極と、所定のピッチで一方向に延伸して
配列された多数の列電極と、前記行電極と列電極とで囲
まれた最小区画を画素とし、この画素ごとにスイッチン
グ素子としての薄膜トランジスタを備え、この薄膜トラ
ンジスタはゲート電極と、このゲート電極上にゲート絶
縁膜を介して形成されたチャネル半導体層と、このチャ
ネル半導体層上の中央部に形成されたチャネル保護膜
と、前記チャネル半導体層の両端部に低抵抗半導体膜を
介して形成されたソース電極及びドレイン電極と、前記
チャネル保護膜と前記ソース電極及びドレイン電極を含
む面に形成された保護膜とを少なくとも備えてなる液晶
表示装置において、前記薄膜トランジスタの前記チャネ
ル半導体層または前記保護膜の少なくともいずれか一方
にバンドギャップ1.9〜3.0 eVの高抵抗半導体膜を有す
ることを特徴とする液晶表示装置。
2. A plurality of row electrodes arranged to extend in one direction at a predetermined pitch, a plurality of column electrodes arranged to extend in one direction at a predetermined pitch, and the row electrodes and column electrodes. Each pixel is provided with a thin film transistor as a switching element, and this thin film transistor has a gate electrode, a channel semiconductor layer formed on the gate electrode via a gate insulating film, and a channel. A channel protective film formed in a central portion of the semiconductor layer, a source electrode and a drain electrode formed at both ends of the channel semiconductor layer with a low resistance semiconductor film interposed therebetween, the channel protective film, the source electrode and the drain. In a liquid crystal display device comprising at least a protective film formed on a surface including an electrode, the channel semiconductor layer of the thin film transistor or the A liquid crystal display device comprising a high-resistance semiconductor film having a band gap of 1.9 to 3.0 eV on at least one of protective films.
JP5204896A 1993-08-19 1993-08-19 Thin-film transistor and liquid crystal display device Pending JPH0758335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5204896A JPH0758335A (en) 1993-08-19 1993-08-19 Thin-film transistor and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5204896A JPH0758335A (en) 1993-08-19 1993-08-19 Thin-film transistor and liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0758335A true JPH0758335A (en) 1995-03-03

Family

ID=16498198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5204896A Pending JPH0758335A (en) 1993-08-19 1993-08-19 Thin-film transistor and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0758335A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (en) * 1996-03-26 1998-02-13 Lg Electron Inc Liquid crystal display device and its manufacture
KR100425206B1 (en) * 2001-12-29 2004-03-31 엘지.필립스 엘시디 주식회사 Thin Film Transistor and Method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (en) * 1996-03-26 1998-02-13 Lg Electron Inc Liquid crystal display device and its manufacture
KR100425206B1 (en) * 2001-12-29 2004-03-31 엘지.필립스 엘시디 주식회사 Thin Film Transistor and Method of manufacturing the same

Similar Documents

Publication Publication Date Title
US11803090B2 (en) Liquid crystal display device
JP2002169171A (en) Reflection type liquid crystal display device and method for manufacturing the same
JPH10153796A (en) Liquid crystal display device and its manufacture
KR100931875B1 (en) Thin film transistor and method for manufacturing same
JP4011725B2 (en) Liquid crystal display
JPH1039334A (en) Array substrate and liquid crystal display device
JP2005115387A (en) Thin-film transistor display plate
US20040257500A1 (en) Liquid crystal display
JPH04360583A (en) Thin film transistor
JPH0758335A (en) Thin-film transistor and liquid crystal display device
JPH02179615A (en) Liquid crystal display device
JP4166554B2 (en) Liquid crystal display device and manufacturing method thereof
JP3396508B2 (en) Method for manufacturing thin film transistor
JPS596578A (en) Field effect type transistor array
KR20070008874A (en) Liquid crystal display panel and manufacturing apparatus thereof
JPH0675246A (en) Manufacture of active matrix type liquid crystal display element
JP3283919B2 (en) Method for manufacturing thin film transistor
JPH03116778A (en) Manufacture of active matrix substrate and manufacture of display device
JP2011171437A (en) Display device
KR20060033483A (en) Liquid crystal display
JPH04304428A (en) Manufacture of active matrix liquid crystal display
JPH0758336A (en) Thin-film transistor and its production
KR20080110382A (en) Liquid crystal display device and method for fabricating the same
JP3655406B2 (en) Liquid crystal display
US20040189918A1 (en) Liquid crystal display and panel therefor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees