JPH0756654A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、電子機器装置において効率の良い冷
却構造の提供を目的とする。 【構成】電子機器装置内部を複数系統の流路を設け、各
々の流路内に冷却用ファンを設けたり、局部的高発熱部
品にはファンから直接冷却風が吹き付けられるようにエ
ア−ガイドを設けたり、複数のハ−ドディスクを空気流
路に対し並行に、且つ、垂直に並列し実装したものであ
る。 【効果】本発明によれば、装置の冷却空気流路を二系統
以上の流路とし、且つ、極力直線的流路としているた
め、各々の流路の発熱量にあった最適のファンが選択で
き、また、流路が直線的により通風抵抗が少ない冷却効
率の良い装置構造が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に関す
る。

【０００２】

【従来の技術】第１の従来技術として、図４に従来の情
報処理装置の実装構造例を示す。従来の情報処理装置１
は、上方にオペレ−タ操作するフロッピ−ディスク１２
やハ−ドディスク１３、その下方に論理および制御基板
などＩＣ１４やＬＳＩ１５等の高発熱部品を搭載した基
板１６が複数枚、更には電源ユニット１７が実装されて
いる。前述の発熱部品ゃユニットを冷却するファン１８
は、情報処理装置の最下部に設けられている。発熱部の
冷却を行う場合、吸気口１９および排気口２０は主に一
系統で有り情報処理装置１全体を一括して冷却すること
が多い。そのため冷却風２１は、装置全体に送り込まれ
る。しかしこのように単流路の場合、冷却風２１は、情
報処理装置１内部のフロッピ−ディスク１２やハ−ドデ
ィスク１３等さらには、基板１６に搭載されたＩＣ１４
等の部品空気抵抗に応じて様々な経路を通して筐体内を
流れるため、局所的には、冷却が不十分で有ったり、ま
たは必要以上に冷却される装置があるなどシステム全体
としては、冷却効率が悪くなっていた。また、個々の発
熱部に冷却装置を備える方法では冷却効率を改善するこ
とができるが、ファン個数の増加に伴うコスト増加等の
問題が生じていた。

【０００３】第２の従来技術として、従来の情報処理装
置は、ＣＰＵ周辺部が実装されているＣＰＵボードと、
その他の制御ＬＳＩ等の実装されているマザーボードに
分割されていることは少なく、１つの制御基板にＣＰＵ
や制御ＬＳＩ等をすべて実装する方法が多かった。ま
た、あるいは分割している場合でも、接続部分のコネク
タは特殊なものを使用している場合が多かった。そのた
め、誤挿入などへの対策や異常基板を挿入した場合の対
策等はあまり採用されていなかった。また従来の情報処
理装置では、高速動作ではなかったため、ＥＭＣやクロ
ストークノイズの影響があまりなかった。そのため、Ｅ
ＭＣに対しての対策は筐体に金メッキすることで抑える
対策が採られており、またクロストークノイズについて
は、あまり対策が採られていなかった。

【０００４】第３の従来技術として、特開平４−１１４
２３１号公報に記載のように複数のアプリケーション
（ＡＰ）の画面を表示するため、各々の画面を高速に切
り換えて表示を行っており、複数のＡＰの画面を同時に
表示することはできないので、標準ＯＳのウインドウシ
ステム上で前記集合図形処理ＡＰの画面を高速かつ同時
に表示することができない装置又はシステムとなってい
た。又、特開平２−２６４３２３号公報に記載のよう
に、各々の画面のビデオ信号を重ね合わせることにより
複数の画面を高速かつ同時に表示させており、このた
め、複数の画面のビデオ信号を重ね合わせる回路をもっ
た装置又はシステムとなっていた。

【０００５】第４の従来技術として、障害が発生した場
合の障害情報は、ディスプレイにエラーメッセージとし
て表示、主記憶へ格納、ハードディスクの格納されてい
たが、ディスプレイの無いシステム構成、電源ＯＦＦさ
れた場合情報を保持できないこと、障害の多いハードデ
ィスクへの障害情報の格納という矛盾については考慮が
されていなかった。

【０００６】

【発明が解決しようとする課題】第１の従来技術のよう
に、発熱体の発熱分布による風温上昇、高密度実装によ
る流路の複雑化が問題となっていた。

【０００７】第２の従来技術のように、アップグレー
ド、グレードダウンを行ないたい場合、新しく情報処理
装置を購入しなければいけなかった。又、ＣＰＵの動作
周波数が大きくなるので、情報処理装置を高速で動作さ
せるに従い、有害な電磁波(ＥＭＣ)の放出やクロストー
クノイズが大きくなり情報処理装置は正常動作ができな
くなる。

【０００８】第３の従来技術のように、複数のアプリケ
ーション（ＡＰ）の画面を同時に表示することはできな
いので、前記集合図形処理ＡＰの画面を高速かつ同時に
表示させることができない。又、標準ＯＳのウインドウ
の画面を高速に表示させるための基本図形処理高速化機
構（ＧＵＩアクセラレータ）は、単一の直線描画、領域
転送、塗り潰し等の基本処理の高速化は可能であるが、
前記集合図形処理ＡＰでは、標準ＯＳのソフトウエア処
理のオーバヘッドにより集合図形処理ＡＰの画面を高速
に表示させることはできない。又、各々の画面を重ね合
わせることにより複数の画面を同時に表示できるが、こ
のためには、ビデオ信号を重ね合わせるなど、画面を重
ね合わせるための特別な手段が必要となる。このよう
に、標準ＯＳのウインドウシステム上で集合図形処理Ａ
Ｐの画面を高速に表示させることについて従来技術では
配慮がなされておらず、標準ＯＳのウインドウ画面と集
合図形処理ＡＰ画面の両方を画面を重ね合わせるための
特別な手段なしで高速かつ同時に表示できないという問
題があった。

【０００９】第４の従来技術のように、ディスプレイの
無いシステム構成、電源ＯＦＦされた場合情報を保持で
きないこと、障害の多いハードディスクへの障害情報の
格納という矛盾等については配慮されておらず、障害発
生時に行う障害部位特定に於いて障害情報の不足による
作業時間の浪費を引き起こしていた。

【００１０】本発明の第１の目的は、ＩＣ、ＬＳＩ等の
発熱体を有する基板、ハ−ドディスク、電源ユニット等
が、高密度に実装された電子機器装置の冷却構造を提供
することを目的とするものである。

【００１１】本発明の第２の目的は、簡単なＣＰＵやＣ
ＰＵボードの交換でアップグレード、グレードダウンを
行ったり、ＥＭＣやクロストークノイズの発生を押さえ
ることを目的としている。

【００１２】本発明の第３の目的は、標準ＯＳのウイン
ド画面と集合図形処理ＡＰの画面の両方を画面を重ね合
わせるための特別な手段なしで高速かつ同時に表示する
ことを目的としている。

【００１３】本発明の第４の目的は、ディスプレイの無
いシステム構成に対しては、７セグメントの表示パネル
を装置本体に取付けることにより障害情報の表示を確保
し、電源ＯＦＦによる障害情報の消去／障害の多いパー
ドディスクへの障害情報の格納という矛盾については、
障害情報の格納専用の電池バックアップされたＲＡＭを
装置本体に内蔵することにより障害情報の確保を図るこ
とを目的としてある。

【００１４】

【課題を解決するための手段】第１の目的を達成するた
めに、即ち、実装密度を高めて小型化した空冷電子機器
装置の冷却を効率的に行うために、ＩＣ、ＬＳＩを搭載
した基板やハ−ドディスク、電源ユニット等の発熱体を
有する空冷電子機器装置において、前記発熱体を冷却す
るための空気の流路を二系統以上設け、該流路内に各々
冷却用ファンを配置し、更に局部的な高発熱体には、冷
却風を効率良く吹き付けるエア−ダクトを設ける構造と
したものである。

【００１５】第２の目的を達成するために、ＵやＣＰＵ
ボードを交換するだけで簡単にアップグレード、グレー
ドダウンを行なうことができる。 このコンピュータ装
置では、制御基板の高速信号が配線される内層を電源、
グランドで挾むことによりＥＭＣに対して有効な対策を
とり、制御基板の配線長の規定やグランドガードの配線
を行なうことにより、クロストークノイズの発生を抑え
るのに有効な手段としている。

【００１６】第３の目的を達成するために、前記標準Ｏ
Ｓのウインドウ画面を高速に表示させるための前記ＧＵ
Ｉアクセラレータと、前記集合図形処理ＡＰの画面を高
速に表示させるための集合図形処理高速化機構（ＣＡＤ
アクセラレータ）の両方をもち、集合図形処理ＡＰ又は
標準ＯＳの指示により最適な高速化機構に切り換える手
段を設け両方の画面を高速かつ同時に表示させることを
可能にするものである。又、ＧＵＩアクセラレータとＣ
ＡＤアクセラレータで描画データを格納するビデオ・メ
モリを共有することにより、ウインドウ画面と集合図形
処理ＡＰの画面を重ね合わせる特別な手段を設けること
なく、両方の画面を高速かつ同時に表示させることを可
能としたものである。又、集合図形処理ＡＰがＣＡＤア
クセラレータを制御する拡張デバイス・ドライバを直接
アクセスするための拡張アプリケーション・インタフェ
ースを設け、標準ＯＳのウインドウ制御、管理に必要と
なるソフトウエア処理時間のオーバヘッドをなくし、集
合図形処理ＡＰの画面を高速に表示させることを可能と
したものである。又、ＣＡＤアクセラレータが直接アク
セスすることができるセグメント・バッファ（ＳＢ）メ
モリを設け、ここにＣＡＤアクセラレータが処理する集
合図形のデータを格納し、集合図形のデータ処理を高速
に行わせることにより集合図形処理ＡＰの画面を高速に
表示させることを可能としたものである。

【００１７】第３の目的を達成するために、装置立上げ
時に実行する基本制御プログラムルーチン群によるハー
ドウェアの初期診断結果を、装置本体に取付けられた７
セグメントの表示パネルに表示し、さらには、装置立上
げ時に実行する基本制御プログラムルーチン群によるハ
ードウェアの初期診断結果及びオペレーティングシステ
ム管理下で発生する障害情報を格納可能な電池バックア
ップされたＲＡＭを装置本体に内蔵することにより達成
できる。

【００１８】

【作用】装置の冷却流路をフロッピディスクやハードデ
ィスク等のデバイス部，ＩＣ、ＬＳＩを搭載した基板
部、更には電源ユニット部等を各々空気流路を極力直線
的に形成することによって、通風抵抗を減らし、効率の
良い冷却が可能となる。

【００１９】また、局部的な高発熱量部品には、冷却用
ファンから直接的に吹き付けるエア−ガイドを設けるこ
とによって、より効率的な冷却性能が得られる。

【００２０】背気孔は装置背面に集約し設けることによ
って、排気熱によるオペレータへの影響はない。

【００２１】複数のハードディスクは、空気流路に対し
並行に、且つ、垂直に並列し実装することにより、ハー
ドディスク回りの温まった空気は自然対流により上方に
抜け冷却効果が有る。

【００２２】低コストで性能アップが図れ、情報処理装
置と電波障害自主規制（Ｖｃｃｉ）への対策ができる。

【００２３】前記ビデオメモリを共有することにより、
複数の高速化機構が同じビデオメモリに書き込むように
動作するため、各々の高速化機構が書き込んだ表示デー
タを重ね合わせるための特別な手段を設ける必要はな
い。また、前記集合図形処理ＡＰが前記ＣＡＤアクセラ
レータを制御する前記拡張デバイス・ドライバを直接ア
クセスするための前記拡張アプリケーション・インタフ
ェースは、ＡＰが標準ＯＳをアクセスするための標準ア
プリケーション・インタフェースとは別に存在している
ため、ウインドウの画面及びウインドウシステム上の他
のアプリケーション（ＡＰ）の画面に影響を与えること
はない。ＣＡＤアクセラレータが直接アクセスすること
ができる前記ＳＢメモリは、集合図形処理ＡＰの画面の
集合図形のデータを格納するものであり、ＣＡＤアクセ
ラレータは、ＳＢメモリ内のデータをもとに集合図形の
処理を行うことが可能となるため、集合図形処理ＡＰ
は、集合図形処理の指示を与えるのみでよい。

【００２４】

【実施例】以下、本発明の情報処理装置システムの一実
施例を図面に基づいて説明する。

【００２５】尚、実施例は以下に示す目次に沿って説明
する。

【００２６】目次 １．全体システム ２．構造系 ３．ＣＰＵ系 ４．表示系 ５．ＲＡＳ系 ６．語句の説明１．全体システム 図１は本発明の情報処理装置を使用する一実施例のシス
テム構成図である。

【００２７】図１において、本発明の情報処理装置１に
は大容量のファイル装置２が内蔵されており、更にプリ
ンタ３と接続されている。また、複数の端末５（一般的
にパーソナルコンピュータ、ワークステーション等が知
られている）は情報処理装置１と信号線４を介し接続さ
れるので、ファイル装置２やプリンタ３によりファイル
サーバ、プリンタサーバとして使用可能である。ファイ
ルサーバとは、端末５から情報処理装置１のファイル装
置２にデータ等を格納する時、従来、端末５に接続され
ているファイルと全く同様の状態で情報処理装置１のフ
ァイル装置２に格納し、多数の各端末５の間でファイル
の共有をすることで、プリンタサーバとは、端末５か
ら、従来、直接接続されているプリンタと全く同様の状
態でプリンタ３より出力することである。

【００２８】図２、図３は、図１における情報処理装置
１をＣＡＤ用に使用する一実施例の外観図及びシステム
構成図である。情報処理装置１はＣＲＴ７、タブレット
８、キーボード９、マウス１０、プロッタ１１を接続
し、ＣＡＤ用机６に格納される。ユーザはＣＲＴ７に描
かれる図形を見ながらタブレット８やキーボード９から
入力を行ったり、マウス１１を上下左右に動作させるこ
とによって図形を作成したりする。又、作成した図形は
プロッタ１１を使用して出力される。

【００２９】２．構造系 次に情報処理装置１の構造について、図５〜図１０を使
用し詳細に説明する。

【００３０】図５は図１における情報処理装置１を正面
から見た外観図を示している。上方には表示部２２が有
り電源投入の表示やシステム稼働の表示を行う。小扉Ａ
２３は開閉構造となっており、小扉Ａ２３の内側には図
６で示すように副電源スイッチ２４、リセットスイッチ
２５や障害表示部２６等から構成される操作パネル２７
を備えている。また、小扉Ｂ２８も同様に開閉構造とな
っており、小扉Ｂ２８の内側には主電源スイッチ２９が
設けられている。

【００３１】図７は図５における情報処理装置１を右側
から見た外観図を示し、情報処理装置１の前方側には冷
却風２１を取り入れる吸気口１９を設けている。また、
他にも冷却風２１の取り入れはフロントパネル３０や小
扉Ａ２３にある隙間３１から取り入れる構造となってい
る。そのため情報処理装置１を２台並列に並べたときで
も吸気口１９、隙間３１が接触しないように、底部には
取外し可能で情報処理装置１の幅より大きいスカート３
２が備えられている。更にこのスカート３２には移動用
のキャスタ３３と移動防止用のジャッキ３４が備えられ
ている。

【００３２】図８は図５における情報処理装置１を背面
から見た外観図を示し、その背面には排気用ファン１８
や排気口２０が設けられている。この排気用ファン１
８、排気口１９は前述した吸気口２９及び隙間３１より
取り入れられた冷却風２１を情報処理装置１の外部に逃
がす働きをする。

【００３３】図９は図５における情報処理装置１の筐体
内に収納された内部の一実施例の実装図を示している。

【００３４】ここでは空間的に筐体内を上部、中央部、
下部に分けそれぞれ冷却風２１の流れについて説明す
る。

【００３５】上部は、フロッピディスクドライブ（以
下、ＦＤＤ）１２やハ−ドディスクドライブ（以下、Ｈ
ＤＤ）１３が搭載されている。その詳細な構造は、図１
０で示すように、ＨＤＤ１３は空気流路即ち冷却風２１
が通りやすいように一定に間隔が開けられ、且つ、並行
に実装されている。これにより、他の各デバイスからの
排熱も背面に設けられた排気用ファン１８により排気口
２０から排熱される。更に、ＨＤＤ１３は、縦型に垂直
に実装されているためＨＤＤ１３の回りの温まった空気
は自然対流により上方に抜け一層の冷却効果が得られ
る。図示されていないがＦＤＤ１２には冷却用ファンが
搭載されている。

【００３６】中央部は、主に基板等が有り、マザーボ−
ド３５には制御基板や論理基板等の複数枚の基板１６や
後述するＣＰＵボード４２、４３等が搭載される。この
基板１６やＣＰＵボード４２、４３は高熱を発するの
で、その前方には冷却用ファン３６や３７が備えられて
おり、基板等を冷却風２１によって冷却する構造となっ
ている。更に、局部的に高発熱部品のＬＳＩ１５（後述
のＣＰＵ５０、５５等）には、近接した位置に冷却風２
１の流路を変えるエア−ガイド３８が設けられており冷
却用ファン３７の冷却風２１が直接ＬＳＩ１５に吹き付
け冷却する構造となっている。これにより、図７の吸気
口１９や隙間３１から吸気された冷却風２１は前述の排
気口２０から排熱され効率の良い冷却効果ががある。

【００３７】下部は、本発明の情報処理装置１の電源で
ある電源ユニット１７が実装されている。電源ユニット
１７は、冷却用のファン及び排気用のファン（図示せ
ず）を持ち備えた直方体の形状をし、前述した上部、中
央部とは独立した前方吸気、後方排気の空気流路を形成
している。

【００３８】３．ＣＰＵ系 図１１は図１における情報処理装置１の内部ブロック図
の一実施例を示す。情報処理装置１には、ＣＰＵボード
が２種類用意されており、それぞれ、ＣＰＵボード４２
はキャッシュメモリ内蔵の６４ビット高速マイクロプロ
セッサ(ＣＰＵ)５０、キャッシュコントローラ５１、２
５６ＫＢのキャッシュメモリ５２を備えており、更にＣ
ＰＵ５０とキャッシュコントローラ５１、キャッシュメ
モリ５２を接続するＣＰＵバス５３、このＣＰＵバス５
３をコントロールするＰＬＤ５４を備えている。このＰ
ＬＤ５４の使用によりＣＰＵ５０周辺論理の変更がプロ
グラム変更により容易に行なうことができる。

【００３９】もう一方のＣＰＵボード４３は３２ビット
高速マイクロプロセッサ(ＣＰＵ)５５と２５６ＫＢのキ
ャッシュメモリモジュ−ル５６を備えており、ＣＰＵボ
ード４２、４３のどちらかのＣＰＵボ−ドを選択するこ
とができる。またＣＰＵボ−ド４２において、ＰＬＤ５
４にて６４ビットのＣＰＵバス５３から３２ビットのＨ
ＯＳＴバス５９への変換を行なっており、もう一方のＣ
ＰＵボ−ド４３とエッジ部分において同じインタフェ−
スを実現している。

【００４０】図９に示すマザーボード３５には、メイン
メモリ制御用のメモリアクセスコントローラ５７、プロ
グラム及びデータ処理用大容量のメインメモリ５８とこ
れを接続するメモリバス１２７、このメモリアクセスコ
ントローラ５７とＣＰＵボード４２、４３と周辺ＬＳＩ
を接続するＨＯＳＴバス５９、このＨＯＳＴバス５９に
接続される汎用ＬＳＩ６０〜６２、及びＨＯＳＴバス５
９をコントロールするＰＬＤ６３、更に入出力制御ＬＳ
Ｉ６４、この入出力制御用ＬＳＩ、各種周辺コントロー
ラと汎用ＬＳＩ６０〜６２とを接続する汎用バス６５、
起動処理及び基本制御プログラムを格納したＲＯＭ（Ｒ
ｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）から成るＢＩＯＳ６
６、ＥＩＳＡのコンフィギュレーション情報を格納した
ＲＯＭから成るＣＦＧ６７、図２のキーボード９を制御
するＬＳＩから成るキーボードコントローラ（ＫＢＣ）
６８、汎用バスに接続されるスーパーＩＯ６９、入出力
制御ＬＳＩ６４とこれらＢＩＯＳ６６、ＣＦＧ６７、Ｋ
ＢＣ６８とを接続するＸバス７０を備え、図１のファイ
ル装置２として３．５インチのフロッピーデイスク７１
を１台、５インチのフロッピーデイスク７２を１台、図
９に示す大容量固定型のＨＤＤ１３を２台まで内蔵で
き、入力装置として図２に示すキーボード９やマウス１
０を備えている。外部入出力及び機能拡張インタフェー
スとしては、内蔵汎用バス機能拡張用バスインタフェー
ス７５を備えている。

【００４１】ＣＰＵ５０の内部キャッシュおよびキャッ
シュメモリ５２はライトバックキャッシュのため、メイ
ンメモリ５８に最新のデ−タがライトされていない場合
がある。そのためＣＰＵ５０がマスタでないメモリアク
セス、例えばフロッピーディスク７１からメインメモリ
５８へのアクセス等では前述のキャッシュにアクセスし
たい番地のデ−タがあるか無いかを調べるスヌ−プサイ
クルが発生する。この時のサイクルのデ−タ幅は汎用バ
ス６５のバス幅が４バイトのため、最高でも４バイトで
ある。ＣＰＵ５０の内部キャッシュおよびキャッシュメ
モリ５２は３２バイトのデ−タが１セットとなっている
ため同セット内へのアクセスが複数回発生する事が多
い。そのため１回のスヌ−プサイクルでキャッシュの状
態を把握した後は同一セットへのスヌ−プサイクルを抑
止しアクセスを高速化している。

【００４２】メモリバス１２７にはＥＣＣビットを付加
し、メモリアクセスコントロ−ラ５７がエラ−を検知す
るとＮＭＩをＣＰＵ（５０、５５）に出力すると共に、
メモリアクセスコントロ−ラ５７内部のレジスタにエラ
−発生時のサイクル種別やアドレス等のエラ−情報を保
持する。ＮＭＩを出力しない１ビット誤り訂正について
はその発生回数をカウントし保持する。またＣＰＵバス
５３とＨＯＳＴバス５９においてはパリティエラ−検出
を行ないＮＭＩをＣＰＵ（５０、５５）に出力すると共
に、メモリアクセスコントロ−ラ５７又は入出力制御Ｌ
ＳＩ６４にエラ−要因、エラ−発生時のサイクル種別や
アドレス等のエラ−情報を保持する。更に、入出力制御
ＬＳＩ６４にはリセット要因を保持するレジスタが内蔵
されている。

【００４３】キャッシュコントロ−ラ５１にはキャッシ
ュのＯＮ／ＯＦＦ、ライトバック／ライトスル−を入力
ピンの信号レベルによって選択しているが、この信号レ
ベルの制御を入出力制御ＬＳＩ６４にて行なっているの
で分解することなくソフトウェアによってこれらの機能
選択が可能である。

【００４４】メモリアクセスコントロ−ラ５７はメモリ
アクセス時のアドレスをデコ−ドしメインメモリ５８へ
のアクセスか汎用バス６５に接続されるチャネルメモリ
へのアクセスかの切り分けを行なうが、レジスタの設定
によりアクセス先の切り分けを任意に変えられる。同様
にＶｉｄｅｏ ＢＩＯＳ（表示用基本制御プログラ
ム）、Ｓｙｓｔｅｍ ＢＩＯＳ（図１１のＢＩＯＳ６６
であって、ＣＰＵボード及びマザーボード用基本制御プ
ログラム）のエリアやキャッシャブルなエリアもメモリ
アクセスコントロ−ラ５７内部のレジスタの設定により
変えることができる。この際ライトとリ−ドを個別に設
定可能なため、例えばあるエリアに対してリ−ド時はＳ
ｙｓｔｅｍ ＢＩＯＳ、ライト時はメインメモリ５８と
設定することにより、このエリア内でリ−ドとライトを
繰り返すことによりＳｙｓｔｅｍ ＢＩＯＳのデ−タが
メインメモリ５８にコピ−される。その後同エリアをラ
イト禁止、リ−ド時はメインメモリ５８と設定すること
によりＳｙｓｔｅｍ ＢＩＯＳのデ−タが高速にリ−ド
できるようになる。

【００４５】メインメモリ５８はＤＲＡＭのため素子の
動作規定により通常のライト／リ−ドを行なう前にリフ
レッシュ動作を行なう必要がある。メモリアクセスコン
トロ−ラ５７はパワ−オン時のリセット信号出力期間中
メインメモリ５８に対しリフレッシュを行なう。

【００４６】システムボ−ド（ＣＰＵボ−ド４２、４３
＋マザ−ボ−ド３５）によって管理用にＩＤを定めてい
る。入出力制御ＬＳＩ６４内にこの管理用のＩＤを保持
するレジスタを持っていて、Ｓｙｓｔｅｍ ＢＩＯＳで
レジスタ設定された後はＯＳ等でシステムの独自機能を
使用したい場合等に参照できる。又、入出力制御ＬＳＩ
６４は電源の電圧微調整およびＯＮ／ＯＦＦを制御する
信号を出力しており、この信号のレベルを内部のレジス
タの設定で決定するようになっている。

【００４７】図１２は図１１におけるＣＰＵボード４２
の実装図である。このＣＰＵボード４２は、６４ビット
のＣＰＵ５０とこのＣＰＵ５０を装着するためのソケッ
ト４５、キャッシュコントローラ５１、２５６ＫＢのキ
ャッシュメモリ５２、図１１のＣＰＵバス５３をコント
ロールするＰＬＤ５４、水晶振動子７６、クロックドラ
イバー７７、７８を備えている。ソケット４５には搭載
可能な他のＣＰＵに載せ変えることにより、情報処理装
置１をアップグレ−ドあるいはグレ−ドダウンすること
ができる。

【００４８】図１３は図１１におけるＣＰＵボード４３
の実装図である。このＣＰＵボード４３は、３２ビット
のＣＰＵ５５と更に高性能なＣＰＵを装着するためのソ
ケット４６、２５６ＫＢのキャッシュメモリモジュール
５６、図１１のＣＰＵバス５３をコントロールするＰＬ
Ｄ７９、水晶振動子８０、クロックドライバー８１を備
えている。

【００４９】図１４は図９におけるマザーボード３５の
実装図である。このマザーボード３５は、汎用ＬＳＩを
６つ（汎用ＬＳＩ６０、６１、６２及びＫＢＣ６８、ス
ーパーＩ／Ｏ）、カスタムＬＳＩは図１１のメモリアク
セスコントローラ５７、入出力制御ＬＳＩ６４の２つを
実装し、ＰＬＤ８２はキャッシュのイネーブル制御用、
スヌープサイクル制御用、拡張バスサイクル制御用等を
実装している。また図１１の内蔵汎用バス機能拡張用バ
スインタフェース７５のスロットを９つ(８３〜９１)、
メインメモリ５８用のスロットを３つ（９２〜９４）備
えている。この内蔵汎用バス機能拡張用バスインタフェ
ース７５のスロットの９つのうちの１つ８３はＣＰＵボ
ード（４２、４３）用のスロットである。このようにＣ
ＰＵボ−ド用のスロット８３にＣＰＵボ−ド４２、４３
を挿脱着するだけでアップグレ−ド、グレ−ドダウンが
可能となっている。

【００５０】外部入出力インタフェースとしては、２３
２Ｃインタフェース９５、９６、プリンタインタフェー
ス９７、マウスインタフェース９８、キーボードインタ
フェース９９、外部表示装置接続用のディスプレイイン
タフェース１００を備えている。コネクタとしてＦＤ用
コネクタ１０４、ＩＤＥ用コネクタ１０５、ＬＥＤボー
ド用コネクタ１０６、ＦＡＮ用コネクタ１０７等があ
る。また電源用コネクタもＦＤ電源用コネクタ１０８、
ＨＤ電源用コネクタ１０９、拡張デバイス電源用コネク
タ１１０、その他の電源用コネクタ１１１を備えてい
る。その他ＲＯＭを装着するＲＯＭソケット１１２やＲ
ＡＭ１１３、クロックドライバー１１４、水晶振動子１
１５、１１６を備えた制御基板である。

【００５１】更にディスク用電源、ＦＡＮ用電源、内蔵
汎用バス機能拡張用バスインタフェ−ス７５のスロット
８４〜９１の電源、メモリ用スロット９２〜９４の電源
に対し、面付けＦＵＳＥ１４６〜１６７を挿入して電源
ショ−トによるマザ−ボ−ドの破損を防いでいる。また
ＣＰＵボ−ド用スロット８３にはガラス管ＦＵＳＥ１６
８を挿入してＣＰＵボ−ドの交換ミスが発生してもＣＰ
Ｕボ−ド４２、４３、マザ−ボ−ド３５の破壊を防止し
ている。

【００５２】図１５は図１１における内蔵汎用バス機能
拡張用バスインタフェース７５のうちの１つである拡張
ボ−ド１１７又はＣＰＵボ−ド４２、４３とマザ−ボ−
ド３５の接続図である。ここでは図１４のＣＰＵボード
用スロット８３又はスロット８４〜９１の１つにボード
を挿入する際について説明する。拡張ボ−ド１１７には
拡張ボ−ド用ブラケット１１８がついていて、図１４の
内蔵汎用バス機能拡張用バスインタフェ−ススロット８
４〜９１は拡張ボ−ド用ブラケット１１８がマザ−ボ−
ド３５の端にくる位置に取り付けられている。これに対
しＣＰＵボ−ド用スロット８３はマザ−ボ−ド３５の端
から離れた位置に逆向きに実装することで拡張ボ−ド１
１７を誤って挿入しようとしても拡張ボ−ド用ブラケッ
ト１１８がマザ−ボ−ド３５にあたって挿入できないよ
うになっている。

【００５３】図１６は図１１におけるメモリアクセスコ
ントローラ５７内部にあるメモリアドレス制御部の一実
施例のブロック図である。メインメモリ５８として４Ｍ
ＢのＤＲＡＭと１６ＭＢのＤＲＡＭの使用を可能として
いるメモリアドレス制御方式について説明する。本制御
方式はメモリアクセスコントロ−ラ５７にて実現されて
いる。メインメモリ５８へのアクセス時、ホストアドレ
ス１１９（ＨＯＳＴバス５９のアドレス線）はＤＲＡＭ
のＲｏｗアドレスとＣｏｌｕｍアドレスに分割されるが
４ＭＢのＤＲＡＭと１６ＭＢのＤＲＡＭではメモリアド
レスのビット数が異なる。そこで４ＭＢ用のＲｏｗ／Ｃ
ｏｌｕｍアドレスセレクタ１２１と１６ＭＢ用のＲｏｗ
／Ｃｏｌｕｍアドレスセレクタ１２２を並列に持ち、さ
らにその後に４ＭＢ／１６ＭＢアドレスセレクタ１２３
を接続することにより２種類のＤＲＡＭへのメモリアド
レス１２０（メモリバス１２７のアドレス線）を任意に
出力できる。また、本制御方式をＤＲＡＭのメモリマッ
ピングに従って使用することにより４ＭＢのＤＲＡＭと
１６ＭＢのＤＲＡＭの混在が可能になっている。

【００５４】図１７はメモリ実装／未実装の判別フロ−
図である。プログラムにてメモリアドレスＡ番地にライ
トを行ない（ステップ１２４）、メモリアドレスＡ番地
をリ−ドする（ステップ１２５）。次に、リ−ドデ−タ
とライトデ−タを比較してデ−タが同じであればメモリ
が実装されていると判断し、またデ−タが異なればメモ
リ未実装と判断する判定を行う（ステップ１２６）。

【００５５】図１８は図１１におけるメモリアクセスコ
ントロ−ラ５７内部のライトバッファのブロック図であ
る。ライトバッファはライトバッファＡ１３０とライト
バッファＢ１３１の２ウェイから成る。メモリライト発
生時、ホストデ−タ１２８はホストアドレス１１９の値
からライトバッファセレクタ１２６によってライトバッ
ファＡ１３０またはライトバッファＢ１３１に振り分け
られる。ライトバッファ制御レジスタ１３２によりライ
トバッファはライトバック方式かライトスル−方式かラ
イトバッファディセ−ブルのいずれかが選択できる。ラ
イトバック方式ではライトバッファ１３０、１３１に保
持されたデ−タはそのデ−タのアドレス番地と異なるア
ドレス番地のメモリライトが起こったときに初めてメモ
リデ−タ１２９となって図１１のメインメモリ５８にラ
イトされる。一方ライトスル−方式ではメモリライトア
クセスの度にメインメモリ５８にライトされるが、ライ
トバッファがデ−タを受け取った時点で図１１のＨＯＳ
Ｔバス５９を開放するためメモリアクセスが連続しない
場合には性能が向上する。

【００５６】図１９は図１１におけるメモリアクセスコ
ントロ−ラ５７内部の一実施例を示すブロック図であ
る。ここではＥＣＣエラ−発生方式について説明する。
ＥＣＣビット１３３はライトデ−タをもとにＥＣＣビッ
ト生成論理１３４によって作られるが、ＥＣＣビット反
転レジスタ１３５の設定によりＥＣＣビット反転論理１
３６で正常なＥＣＣビットが反転されてメインメモリ５
８にライトされる。その後、同番地のデ−タをリ−ドし
た際にＥＣＣビットが異常なためＥＣＣエラ−となる。
この機能を用いて容易にＥＣＣ論理、あるいはエラ−情
報のロギング機能等を確認することができる。

【００５７】図２０はレジスタのインデックスアクセス
方式を示すフロー図である。この方式ではレジスタのイ
ンデックスをＡ番地に格納するインデックス格納エリア
１３７とデ−タをＢ番地に格納するデータ格納エリア１
３８を用意する。Ｉ／Ｏマップ上で本方式のために確保
すべきエリアはこの２つのみである。つぎにアクセスの
手順を説明する。まずＡ番地のインデックス格納エリア
１３７にレジスタの存在するデバイスのチップＩＤを設
定するチップＩＤレジスタのインデックスをセットする
（ステップ１３９）。次にＢ番地のデータ格納エリア１
３８にチップＩＤをセットする（ステップ１４０）。次
にアクセスしたいレジスタのインデックスをインデック
ス格納エリア１３７にセットする（ステップ１４１）。
更にライトの場合はＢ番地にデ−タをライト（ステップ
１４２）、リ−ドの場合はＢ番地をリ−ド（ステップ１
４３）することで１回のレジスタアクセスが終了する。
この方式により見かけ上Ｉ／Ｏ空間の少ないエリアに多
くのレジスタをマッピングすることができる。

【００５８】図２１は情報処理装置１の前面パネルのケ
−ブル接続図である。情報処理装置１の前面にはＬＥＤ
ボ−ド１０３、セキュリティキ−１６９、スピ−カ１７
０等があり、それぞれマザ−ボ−ド３５上の論理によっ
て制御される。よってマザ−ボ−ド３５との接続が必要
であるが、それぞれのケ−ブルをマザ−ボ−ド３５に直
結するとマザ−ボ−ド３５のコネクタ数も増えるし、ケ
−ブルが整然としない。そこでスピ−カ用ケ−ブル１７
１とセキュリティキ−用ケ−ブル１７２をＬＥＤボ−ド
１０３に接続し、これらの信号を一括してＬＥＤボ−ド
用ケ−ブル１７３の１本でマザ−ボ−ド３５に接続し保
守性を良くしている。

【００５９】図２２は図１１におけるＣＰＵボ−ド４２
の層構成を示す一実施例の層構成図である。内層のパタ
−ン層１７４をボ−ドの内側に集め、それをＧＮＤ層２
９６とＶｃｃ層２９７ではさみこむことによりＥＭＣの
特性を良くしている。更に、ボ−ドの外側のパタ−ン層
２９８の配線は必要最小限に押さえている。

【００６０】図２３はボードの信号パタ−ンの並行配線
長を示す平行配線図である。信号パタ−ンＡ１７５と信
号パタ−ンＢ１７６があるとき、この２本のパタ−ンが
並行に走っている長さを並行配線長１７７という。この
並行配線長１７７が長いとクロスト−クノイズが発生し
やすいため、並行配線長１７７のｍａｘ値をあらかじめ
規定することによりクロスト−クノイズの発生を押さえ
ている。

【００６１】図２４はボードのＧＮＤガ−ドを表す図で
ある。信号パタ−ン１７８があるときこれをＧＮＤパタ
−ン１７９で囲むことをＧＮＤガ−ドと呼ぶが、これに
よりＥＭＣ、クロスト−クノイズの発生を押さえること
ができる。特に図１１のＣＰＵボ−ド４２の６６ＭＨｚ
クロックにはＥＭＣ、クロスト−クノイズ対策のため同
一層内で２組、隣接層に３組の合計５組のＧＮＤガ−ド
を配線している。またＣＰＵボ−ド４３の３３ＭＨｚク
ロックにもＥＭＣクロスト−クノイズ対策のため同一層
に１組のＧＮＤガ−ドを配線している。

【００６２】３．表示系 次に図２、図３に示すように情報処理装置１をＣＡＤと
して使用するときの表示について詳細に説明する。

【００６３】図２５は、図１における情報処理装置１内
にある高速表示制御装置の接続構成図及びそのブロック
図である。

【００６４】高速表示制御装置１８２は基本装置１８１
と図１１の汎用バス６５によって接続される。基本装置
１８１は、図１１のＣＰＵボード４２、４３に相当する
ＣＰＵ１８５とメインメモリ（以下、ＭＭ）５８とバス
制御部１８７（汎用ＬＳＩ６０、６１、６２等）とファ
イルＩ／Ｏ（図９のＦＤＤ９やＨＤＤ１３等）１８８か
らなる。汎用バス６５は、例えば、ＩＳＡ／ＥＩＳＡバ
ス又はロ−カルバス等がある。高速表示制御装置１８２
は、グラフィカル・ユ−ザ・インタフェ−ス（ＧＵＩ）
の描画と表示を高速制御するＧＵＩアクセラレ−タ１９
１とビデオメモリ１９２と表示制御部１９３及び増設高
速化制御機構１８３から構成される。増設高速化制御機
構１８３は、ＣＡＤ高速化制御機構２００及び各種高速
化制御機構２０３からなり、ビデオメモリ１９２を共有
している。

【００６５】ビデオメモリ１９２を共有する一例とし
て、ＧＵＩアクセラレータ１９１にビデオメモリアクセ
ス切り換え制御部（ＳＥＬ）１９０を設け、このビデオ
メモリアクセス切り換え制御部１９０からビデオメモリ
１９２へのアクセス許可信号ａ〜ｃを出力し、ＧＵＩア
クセラレータ１９１とＣＡＤアクセラレータ２０１と各
種高速化機構２０３の各トライステートドライバ（Ｔ
Ｓ）２１０、２１１、２１２の出力をビデオメモリ１９
２に接続してビデオメモリ１９２を制御する。このよう
にビデオメモリ制御信号の出力条件をトライステートド
ライバ２１０、２１１、２１２のａ〜ｃ信号により制御
することにより、ＧＵＩアクセラレータ１９１とＣＡＤ
アクセラレータ２０１と各種高速化制御機構２０３のう
ちの一つだけをａ〜ｃ信号により許可することによって
１つの高速化制御機構がビデオメモリ１９２をアクセス
しているとき、他の高速化制御機構によるビデオメモリ
１９２へのアクセスを防止することができる。ＣＡＤ高
速化制御機構２００は、ＣＡＤの描画と表示を高速制御
するＣＡＤアクセラレ−タ２０１とセグメント・バッフ
ァ（ＳＢ）２０２からなる。また、ＧＵＩアクセラレ−
タ１９１とＣＡＤアクセラレ−タ２０１もビデオメモリ
１９２を共用している。その為、ＧＵＩアクセラレ−タ
１９１とＣＡＤアクセラレ−タ２０１は、同一のビデオ
メモリ１９２に描画することができるので、同一画面に
ＧＵＩとＣＡＤのどちらからでも高速描画と表示が可能
となる。なお、増設高速化制御機構１８３は本図に示す
ように高速表示制御装置１８２に搭載されるが不要時に
は取外し可能であり、増設高速化制御機構１８３未搭載
の高速表示制御装置１８２はＧＵＩ高速制御機構として
動作する。表示制御部１９３は図２のＣＲＴ７に接続さ
れ、ビデオメモリ１９２の表示デ−タをＣＲＴ７表示す
る。

【００６６】ＧＵＩアクセラレ−タ１９１は、標準のオ
ペレ−ティング・システム（ＯＳ）のＧＵＩ画面を高速
に表示させるために、描画と表示を高速制御すると共
に、ＣＡＤアクセラレ−タ２０１へのアクセスの切り換
えを行っている。また、ＣＡＤアクセラレ−タ２０１
は、ＣＡＤに必要な描画と表示の高速制御を行ってい
る。

【００６７】ＣＡＤに必要な高速描画とは、例えば円の
ように規則性はあるが方向が異なる短い線分の複雑な組
合せ等であり、通常のＧＵＩアクセラレ−タでは高速化
が困難であった。

【００６８】また、ＣＡＤに必要な高速表示とは、例え
ば図面の再描画のように図面を最初から必要なところま
で描画手順に従って短時間で描画して表示等を行うこと
で、通常のＧＵＩアクセラレ−タでは多くの時間がかか
ってしまう。

【００６９】ＣＡＤアクセラレ−タ２０１は、描画専用
の高速グラフィック・プロセッサを備え、マイクロプロ
グラムはＳＢ２０２に格納する。円の描画では、円の中
心座標と半径の初期情報を受け取ることにより、短い線
分の組合せによる円の描画を高速で処理する。

【００７０】また、図面の再描画では図面の図形や手順
情報をＳＢ２０２に格納しておき、再描画命令を受け取
ることにより、図面の再描画を高速で処理する。前述の
円描画や再描画の描画中は、ＯＳ処理のオ−バ・ヘッド
や汎用バス６５のオ−バ・ヘッドは不要となり、ソフト
ウェアによる処理時間が大幅に削減される為、ハ−ドウ
ェアの高速性とあいまって、大幅な描画の高速化が可能
となる。

【００７１】図２６は図２５における高速表示制御装置
１８２のシステム構成図である。ただし、表示制御ソフ
トウエア構成２２０は図２５の基本装置１８１で動作す
る表示制御用のソフトウエアの構成を示す。

【００７２】アプリケ−ション２２１（以下ＡＰ２２
１）はＣＡＤ等の集合図形処理における高速描画を要求
する業務プログラムであり、アプリケ−ション２２２
（以下ＡＰ２２２）は標準プラットフォ−ム上で動作す
る基本図形処理を主体とする流通アプリケ−ション群の
標準プログラムである。

【００７３】本システムの全体動作の概要をまず説明す
る。

【００７４】ＡＰ２２１およびＡＰ２２２はウィンドシ
ステム上で同時動作するプログラムであり、オペレ−タ
によって任意のタイミングで起動される。オペレ−タは
ＣＡＤ図面を操作するために、ＡＰ２２１を起動する。
起動されたＡＰ２２１は、基本装置１８１によって処理
され、オペレ−タからの指示をまつ入力画面を表示す
る。

【００７５】オペレ−タは所望する図形を入力するため
に、図２のキ−ボ−ド９やマウス１０等のポインティン
グデバイスによって座標入力や描画指示を行う。ＡＰ２
２１は与えられた指示に従って、描画命令を作り出し、
図２５のＭＭ５８内にあるオペレ−ティングシステムに
描画起動をかける。オペレ−ティングシステムは、描画
起動を実際にハ−ドウェアを動作させる信号に置き換え
て、バス制御部１８７を経由して、高速表示装置１８２
を最適に使用して、与えられた描画命令を表示用ビデオ
メモリ１９２に画素情報として書き込み、図形を生成す
る。生成された図形は、表示制御部１９３によって読み
だされ、ＣＲＴ７に送られ視覚化される。本動作を繰り
返すことによって、ＡＰ２２１のＣＡＤウインドウ上に
図面を形成して行く。

【００７６】従来の動作手順では、ＡＰ２２１および、
ＡＰ２２２から出された描画命令は、標準アプリケ−シ
ョンインタフェ−ス２２３（以下標準ＡＰＩ２２３）を
経由して、ウィンドウ管理部２２４に、ウィンドウ、ア
イコン、メニュ−等の基本パタ−ンの描画や、文字、
線、画素等の基本図形の描画指示を出す。描画指示を受
けたウィンドウ管理部２２４は、描画のための演算処理
や、ウィンドウの重なり制御処理、ウインドウ内クリッ
ピング処理等のウィンドウ描画に関する描画管理、演算
処理を行い、ハ−ドウェアを直接制御する標準デバイス
ドライバ２２６に描画指示を伝達する。標準デバイスド
ライバ２２６は指示された内容に従って、ＧＵＩアクセ
ラレ−タ１９１を効率的に使用し、ビデオメモリ１９２
に所望する図形パタ−ンを描画することによってウイン
ドウ画面のビットマップ展開を可能としている。ビデオ
メモリ１９２上に展開されたビットマップデ−タは、表
示制御部１９３によって、ＣＲＴ７のタイミングに同期
して読みだされ表示されることによって視覚化される。

【００７７】本発明の特徴は前述のＡＰＩ２２３の他
に、ＡＰ２２１を高速に動作させるために、拡張アプリ
ケ−ションインタフェ−ス（拡張ＡＰＩ）２２８と拡張
デバイスドライバ２２９を設け、更にＡＰ２２１内に拡
張ＡＰＩ２２８をサポートするための拡張インタフェー
スサポート部２２７を設け、ウインドウ管理部２２４で
発生する処理のオ−バヘッドを大幅に削減したことにあ
る。拡張ＡＰＩ２２８は、その存在を認知しているＡＰ
２２１によって使用され、円、線、円弧の基本図形から
なる集合図形の描画、または、集合図形の再描画や、拡
大、縮小、移動、といったＣＡＤで多用し、性能的に重
要な描画指示をする場合に使用される。尚、拡張ＡＰＩ
２２８への高速描画指示は拡張インタフェースサポート
部２２７で生成され、拡張ＡＰＩ２２８に伝えられる。
拡張ＡＰＩ２２８によって指示された描画命令は、標準
ＡＰＩ２２３のようにウィンドウ管理部２２４を通過す
ることなく、ハ−ドウェアに伝達されるよう動作する。
それを実現するため、拡張ＡＰＩ２２８に対応する拡張
デバイスドライバ２２９を設け、拡張ＡＰＩ２２８の描
画指示に対して、アクセラレ−タ切り換え部１９４を用
いて、ＧＵＩアクセラレ−タ１９１と、ＣＡＤアクセラ
レ−タ２０１のどちらか最適なハ−ドウェア・アクセラ
レ−タを選択し、描画起動を行うよう動作させる。ま
た、従来処理系であるウインドウ管理部２２４や標準デ
バイス・ドライバ２２６とのアビトレ−ションを実行す
るよう動作させることによって、前記ＡＰ２２１と前記
ＡＰ２２２を矛盾なく動作させることができる。

【００７８】また、拡張ＡＰＩ２２８と拡張デバイス・
ドライバ２２９を用いることによって、ＡＰ２２８から
発行された描画命令をコマンドパケットとよばれる命令
群に編集し、増設高速化制御機構１８３内にあるベクト
ル情報を格納するＳＢ２０２と呼ぶメモリに順次蓄積す
る機能を実現する。コマンドパケットの形でＳＢ２０２
に蓄積されたベクトル情報は、ＡＰ２２１の指示によっ
て拡張ＡＰＩ２２１と拡張デバイス・ドライバ２２９を
経由して、ＣＡＤアクセラレ−タ２０１を用い、任意の
タイミングでビデオメモリ１９２上に図形情報のビット
マップデ−タに展開される。本方式をとることによっ
て、ＣＰＵ１８５の性能、システムバスの通過オ−バヘ
ッド、ＯＳの処理のオ−バヘッドに依存することなく、
表示制御ハ−ドウェア内部で高速にベクトルの再展開を
行う事が可能となり、ＣＡＤの性能上重要である、図形
の再描画、拡大、縮小、図形移動等を、高速に実行でき
る環境を実現できる。

【００７９】更に、ＡＰ２２２が動作できるようなシス
テムのオ−プン性を維持しながらＡＰ２２１のようなＣ
ＡＤ等の特殊なアプリケ−ションを、選択的に高速化す
ることが可能となる。

【００８０】図２７は、アプリケ−ション処理からハ−
ドウェア処理までの各処理階層での処理時間を図式化し
たものである。

【００８１】図２７．１は従来の標準ＡＰＩ２２３を用
いた時の処理時間、図２７．２は拡張ＡＰＩ２２８を用
いた時の処理時間の対応図を示している。処理時間の分
類として、標準ＡＰＩ２２３時の全体処理時間は、ＡＰ
２２１での処理時間２３１、ウィンドウ管理部２２４で
の処理時間２３２、標準デバイスドライバ２２６での処
理時間２３３、ＧＵＩアクセラレ−タ１９１による処理
時間２３４によって構成される。また、拡張ＡＰＩ２２
８使用時の全体処理時間は、ＡＰ２２１での処理時間２
３５、ウィンドウ管理部２２４での処理時間２３６、拡
張デバイスドライバ２２９での処理時間２３７、ＣＡＤ
アクセラレ−タ２０１での処理時間２３８によって構成
される。但し、このうちＡＰ２２１での処理時間２３１
および２３５はＡＰの処理内容によって大きく変動し、
ＡＰの作りに依存する。

【００８２】このように、ウィンドウ管理部２２４を迂
回するル−トを設けたことによって、従来ウィンドウシ
ステムで最も多く処理時間を必要としていたウインドウ
管理部２２４での処理時間２３２（全体の７０％）をほ
ぼ０にすることができ、ＡＰ処理より以降の処理時間を
大幅に削減することができる。また、ＣＡＤアクセラレ
−タ２０１を採用することによって、従来、ＡＰのおこ
なっていた処理をロ−カル側に分担し、ＡＰ処理時間の
軽減を図ることができる。

【００８３】図２８は図２５における高速表示制御装置
１８２のシステム構成図である。特に本図において、各
種高速化制御機構２０３は、動画処理高速化制御機構
（動画処理アクセラレータ）２４２、静止画処理高速化
制御機構（静止画処理アクセラレータ）２４３等から成
る。又、この高速表示制御総理１８２は、各種高速化制
御機構２０３とＧＵＩアクセラレータ１９１とでビデオ
メモリ共有部１９５を用いてビデオメモリ１９２を共有
する。ここでビデオメモリ共有部１９５は、機能的には
ビデオメモリアクセス切り換え制御部１９０と同じであ
るが、ＧＵＩアクセラレータ１９１から独立させること
により拡張性及び、汎用性を持たせることが可能とな
る。

【００８４】さらに、アプリケーション、ＯＳ等からの
指示により最適な高速化制御機構に切り換えるための高
速化制御機構切り換え部２４１を用いて、高速化制御機
構を切り換える。このように高速化制御機構切り換え部
２４１を設けることにより、各高速化制御機構の間でＩ
／Ｏアドレス、メモリアドレス等のアドレス競合がなく
なる。従って、各高速化制御機構で同じアドレスを使用
することが可能となる。又、アドレス競合による誤動作
を防止することができる。ビデオ、ＴＶ等の動画像の取
り込み、再生及びこれらの画像をＭＰＥＧ、ＤＶＩ、Ｉ
ｎｄｅｏ等の動画像圧縮、伸長アルゴリズムを用いて動
画像圧縮、伸長を高速に行う動画処理アクセラレータ２
４２と、イメージスキャナ、ビデオ、ＴＶ等よりの静止
画像の取り込み、再生及びこれらの静止画像をＪＰＥＧ
等の静止画像圧縮、伸長アルゴリズムを用いて圧縮、伸
長を高速に行う静止画処理アクセラレータ２４３は、ビ
デオメモリ共有部１９５によりＧＵＩアクセラレータ１
９１やＣＡＤアクセラレータ２０１とビデオメモリ１９
２を共有しており、同一にビデオメモリ１９２にアクセ
スできる。

【００８５】図２９は図２５における高速表示制御装置
１８２を用いた時のＣＲＴ７の画面の一例である。全体
画面２５１の中に一般的ＡＰの画面２５２〜２５４、Ｃ
ＡＤ画面２５５、動画画面２５６、静止画画面２５７が
ある。ＣＡＤ画面２５５は、ＣＡＤアクセラレータ２０
１により描画されたものである。又、動画画面２５６
は、動画処理アクセラレータ２４２により描画されたも
のである。さらに、静止画画面２５７は、静止画処理ア
クセラレータ２４３により描画されたものである。そし
て、一般的ＡＰ画面２５２〜２５４を含むその他の画面
については、ＧＵＩアクセラレータ１９１により描画さ
れたものである。

【００８６】ＯＳ及び各ＡＰは、処理対象画面を最も効
率良く処理する高速化制御機構を選び図２８の高速化制
御機構切り換え部２４１に指示を出す。高速化制御機構
切り換え部２４１は、ＯＳ又はＡＰからの指示に従い高
速化制御機構の切り換え処理を行う。これにともなっ
て、各々の画面は、各々の画面描画を最も効率良く処理
する高速化制御機構により処理されビデオメモリ１９２
に描画される。この様にして、各画面は、最も効率良く
処理する高速化制御機構により処理されるため、複数の
画面を高速かつ同時に表示することが可能である。

【００８７】本例では、ＧＵＩアクセラレータ１９１、
ＣＡＤアクセラレータ２０１、動画処理アクセラレータ
２４２、静止画処理アクセラレータ２４３の４つの高速
化制御機構を用いる例を示したが、他の高速化制御機構
を追加しそれらとビデオメモリ１９２を共有することも
可能である。又、本発明は、表示系のみに限定されず、
高速化制御機構を複数もつものであれば有効である。

【００８８】４．ＲＡＳ系 次に図１における情報処理装置１のＲＡＳ（ｒｅｌｉａ
ｂｉｌｉｔｙ ａｖａｉｌａｂｉｌｉｔｙ ａｎｄ ｓ
ｅｒｖｉｃｅａｂｉｌｉｔｙ）について説明する。

【００８９】図３０は図６における操作パネル２７の概
略外観図を示したもので、本図から明らかなようにＦＤ
Ｄ１２の下部に装備される。また、障害表示部２６は７
セグメントの表示をする。

【００９０】図３１は図１における情報処理装置１のパ
ワーオンからの基本制御プログラムルーチンの処理フロ
ー図である。最初にオペレータが図９の主電源スイッチ
２９等を使用して情報処理装置１をパワーオンすると
（ステップ２７１）、障害表示部２６へ(０１)Ｈの７セ
グメントの表示がされ（ステップ２７２）、ハードウェ
アの初期診断が実行される（ステップ２７３）。つづ
いて障害表示部２６へ(０２)Ｈの７セグメントの表示が
され（ステップ２７４）、ハードウェアの初期診断が
実行される（ステップ２７５）。ここで、ハードウェア
初期診断、とは、図１１のＣＰＵ５０、５５やメイ
ンメモリ５８やＫＢＣ６８等のハードウェアのテストで
あり、実際には数十件のテストがある。

【００９１】本実施例では、ステップ２７５のハードウ
ェア初期診断においてエラー検出された場合について
説明をする。

【００９２】ハードウェア初期診断においてエラー検
出されると（ステップ２７６）、基本制御プログラムル
ーチン２７９はエラー詳細情報を後述の電池バックアッ
プＲＡＭへ格納し（ステップ２７７）、次の処理へ移る
（ステップ２７８）。

【００９３】エラー詳細情報を電池バックアップＲＡＭ
に格納するのは、電池バックアップＲＡＭというものが
電池によって給電されているためであり、情報処理装置
１の電源をＯＦＦしても情報を保持することができるか
らである。又この電池バックアップＲＡＭは、例えば図
１１に示すＲＴＣ２９９内部に持っている。

【００９４】前述したように、ハードウェア初期診断
でエラー検出されると、障害表示部２６のエラーコード
(０２)Ｈが表示されままになり、通常、ステップ２７８
の処理では、ＣＰＵ（５０、５５）に対してホルト命令
（停止命令）を発行し、ＣＰＵを停止する。そのため、
情報処理装置１の電源を消らない限りエラーコード(０
２)Ｈが表示されたままとなる。また、これと同時にエ
ラー詳細情報を電池バックアップＲＡＭへ格納する為、
万が一、情報処理装置１の電源を消られても、ハードウ
ェア初期診断の際、エラー検出がされたという履歴を残
すことができ、更に、そのエラー詳細情報を解析するこ
とにより、ハードウェアの障害部位の特定を精度よく行
うことが可能になる。

【００９５】図３２は図１における情報処理装置１のパ
ワーオンからの診断処理フロー図であり、これは図３１
のエラー発生が基本制御プログラムルーチン２７９いわ
ゆるハードウェアの初期診断実行中に起こったのに対
し、本実施例ではオペレーティングシステムローディン
グされた以降の通常処理実行時にエラーが発生した場合
を示している。しかし本実施例においてもオペレーティ
ングシステムが、エラー詳細情報を電池バックアップＲ
ＡＭへ格納し（ステップ２８６）、次の処理を実行する
ので（ステップ２８７）、例えば図２のＣＲＴ７からの
エラー表示によりオペレータはそのエラーを検知するこ
とができる。

【００９６】図３３は電池バックアップＲＡＭ内の情報
配列図である。

【００９７】電池バックアップＲＡＭにはそれぞれ、基
本制御プログラムルーチンにおけるエラー情報格納エリ
ア(４Ｋバイト)２９６とオペレーティングシステムにお
けるエラー情報格納エリア(４Ｋバイト)２９７と２つの
エリアが設けられており、各エリアにエラー情報が格納
される。各々のエラー情報は、エラー情報パケットＡ２
９２、エラー情報パケットＢ２９３或いは、エラー情報
パケットＣ２９４、エラー情報パケットＤ２９５のよう
にパケット単位で格納し、各パケットのフォーマット
は、エラーの発生した部位により情報が異なる為、デー
タ長は、可変をしている。さらに容量が足らなくなった
場合は、各格納エリア毎に先頭へラップアラウンドする
こととなる。このようにエラーが起きると、エラー情報
のデータ量及びエラーの発生時間毎（時系列）にパケッ
トによって区分けできるので、エラーが発生した際の現
象と格納されたエラー情報との対応付けを行うことが可
能になる。更にエラーの発生頻度及びその傾向を知るこ
とができる。

【００９８】６．語句の説明 ＰＬＤ Ｐｒｏｇｒａｍａｂｌｅ Ｌｏｇｉｃ Ｄｅ
ｖｉｃｅ プログラム可能な論理素子 ＤＲＡＭ Ｄｙｎａｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ 電荷を蓄積してデータを保持する素子 ＥＭＣ Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｃｏｍ
ｐａｔｉｂｉｌｉｔｙ 電磁適合性（電磁的周囲環境に影響されず、又影響を与
えず動作すること） ＥＣＣ Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃ
ｏｒｒｅｃｔｉｎｇ ｆｅａｔｕｒｅ データの１ビット誤りは訂正し、２ビット誤りは検出す
る機能 ＶＣＣＩ Ｖｏｌｕｎｔａｒｙ Ｃｏｎｔｒｏｌ Ｃｏ
ｕｎｃｉｌ ｆｏｒ Ｉｎｔｅｒｆｅｒｅｎｃｅ ｂｙ ｄａｔａ ｐｒｏｃ
ｅｓｓｉｎｇ Ｅｑｕｉｐｍｅｎｔ ａｎｄ ｅｌｅｃｔｒｏｎｉｃ
ｏｆｆｉｃｅ ｍａｃｈｉｎｅｓ 情報処理装置等電波障害自主規制協議会又は同会の定め
る基準 クロストークノイズ １つの回路の影響で他の回路に発生するノイズ

【００９９】

【発明の効果】本発明によれば、装置の冷却空気流路を
二系統以上の流路とし、且つ、極力直線的流路としてい
るため、各々の流路の発熱量にあった最適のファンが選
択でき、また、流路が直線的により通風抵抗が少ない冷
却効率の良い装置構造が可能となる。冷却風の排気が装
置背面としているため、排熱によるオペレ−タへの影響
はない。

【０１００】また、本発明によってコンピュ−タ装置の
アップグレ−ド、グレ−ドダウンがＣＰＵボ−ドやＣＰ
Ｕの交換といった簡単な方法で可能となる。またＥＭＣ
やクロスト−クノイズの発生を押さえるのでコンピュ−
タ装置が安定して動作することができる。

【０１０１】そして、本発明によれば、ＣＡＤ，ＤＴＰ
等の集合図形処理ＡＰにおいて、ＯＳの処理のオーバヘ
ッドを無くすことができ、ソフトウエアによる処理時間
が大幅に削減されるため、ハードウエアの高速性と相ま
って、大幅な描画の高速化が可能となる効果がある。ま
た、標準アプリケーション・インタフェースとは別に拡
張アプリケーション・インタフェースを設けることによ
り、標準ＡＰが動作できるようなシステムのオープン性
を維持しながらＣＡＤ等の特殊なアプリケーションを選
択的に高速化することが可能となる効果がある。

【０１０２】情報処理装置に於いて、エラーが発生した
場合、たとえシステム構成にディスプレイが無くても、
或いは電源ＯＦＦされても、基本制御プログラムルーチ
ンで検出されたエラー情報は、７セグメント表示パネル
へ表示され、さらに電池バックアップされたＲＡＭのエ
ラー詳細情報格納される為、障害部位特定に必要な情報
を確保できる。さらに、オペレーティングシステム走行
時に検出されたエラー情報は、電池バックアップされた
ＲＡＭへエラー詳細情報が格納される為、障害部位特定
に必要な情報を確保できる。

【０１０３】

【図面の簡単な説明】

【図１】本発明の情報処理装置を使用する一実施例のシ
ステム構成図

【図２】図１における情報処理装置１をＣＡＤ用に使用
する一実施例の外観図

【図３】図１における情報処理装置１をＣＡＤ用に使用
する一実施例のシステム構成図

【図４】従来例を示す電子機器装置の斜視図

【図５】図１における情報処理装置１を正面から見た外
観図

【図６】図５における小扉Ａ２３の内側にある操作パネ
ル２７の外観図

【図７】図５における情報処理装置１を右側から見た外
観図

【図８】図５における情報処理装置１を背面から見た外
観図

【図９】図５における情報処理装置１の一実施例の内部
実装図

【図１０】図９におけるＨＤＤ１３の一実施例の実装図

【図１１】図１における情報処理装置１の一実施例の内
部ブロック図

【図１２】図１１におけるＣＰＵボード４２の実装図

【図１３】図１１におけるＣＰＵボード４３の実装図

【図１４】図９におけるマザーボード３５の実装図

【図１５】図１１における内蔵汎用バス機能拡張用バス
インタフェース７５のうちの１つ拡張ボード１１７又は
ＣＰＵボード４２、４３とマザーボード３５の接続図

【図１６】図１１におけるメモリアクセスコントローラ
５７内部のメモリアドレス制御部の一実施例のブロック
図

【図１７】メモリ実装／未実装の判別フロ−図

【図１８】図１１におけるメモリアクセスコントロ−ラ
５７内部のライトバッファのブロック図

【図１９】図１１におけるメモリアクセスコントローラ
５７内部の一実施例を示すブロック図

【図２０】レジスタのインデックスアクセス方式を示す
フロー図

【図２１】図１における情報処理装置１の前面パネルの
一実施例のケ−ブル接続図

【図２２】図１１におけるＣＰＵボード４２の層構成図

【図２３】ボードの信号パターンの並行配線図

【図２４】ボードのＧＮＤガ−ドを表す図

【図２５】図１における情報処理装置１内にある高速表
示制御装置の接続構成図及びそのブロック図

【図２６】図２５における高速表示制御装置１８２のシ
ステム構成図

【図２７】アプリケ−ション処理からハ−ドウェア処理
までの各処理階層での処理時間の対応図

【図２８】図２５における高速表示制御装置１８２のシ
ステム構成図

【図２９】図２５における高速表示制御装置１８２を用
いた時のＣＲＴ７の画面の一実施例

【図３０】図６における操作パネル２７の概略外観図

【図３１】図１における情報処理装置１のパワーオンか
らの基本制御プログラムルーチンの処理フロー図

【図３２】図１における情報処理装置１の通常実行時に
エラー発生する処理フロー図

【図３３】電池バックアップＲＡＭ内の情報配列図

【符号の説明】

１−情報処理装置 ２−ファイル装置 ３−プリンタ
４−信号線 ５−端末 ６−ＣＡＤ用机 ７−ＣＲＴ ８−タブレット ９−キ
ーボード １０−マウス １１−プロッタ １２−フロッピディス
クドライブ（ＦＤＤ） １３−ハードディスクドライブ（ＨＤＤ） １４−ＩＣ
１５−ＬＳＩ １６−基板 １７−電源ユニット １８−排気用ファン
１９−吸気口 ２０−排気口 ２１−冷却風 ２２−表示部 ２３−小
扉Ａ ２４−副電源スイッチ ２５−リセットスイッチ ２６
−障害表示部 ２７−操作パネル ２８−小扉Ｂ ２９−主電源スイッ
チ ３０−フロントパネル ３１−隙間 ３２−スカ−ト
３３−キャスタ ３４−ジャッキ ３５−マザ−ボ−ド ３６、３７−冷
却用ファン ３８−エア−ガイド ４２−ＣＰＵボ−ド ４３−ＣＰ
Ｕボ−ド ４５−ソケット ４６−ＣＰＵソケット ５０−６４ビット高速マイクロプロセッサ（ＣＰＵ） ５１−キャッシュコントロ−ラ ５２−キャッシュッメ
モリ ５３−ＣＰＵバス ５４−ＰＬＤ ５５−３２ビット高速マイクロプロセッサ（ＣＰＵ） ５６−キャッシュメモリモジュ−ル ５７−メモリアク
セスコントロ−ラ ５８−メインメモリ ５９−ＨＯＳＴバス ６０〜６２
−汎用ＬＳＩ ６３−ＰＬＤ ６４−入出力制御ＬＳＩ ６５−汎用バ
ス ６６−ＢＩＯＳ ６７−ＣＦＧ ６８−キ−ボ−ドコントロ−ラ（ＫＢ
Ｃ） ６９−ス−パ−Ｉ／Ｏ ７０−Ｘバス ７１−３．５インチフロッピ−ディスク ７２−５イン
チフロッピ−ディスク ７５−内蔵汎用バス機能拡張用バスインタフェ−ス ７６−水晶振動子 ７７、７８−クロックドライバ−
７９−ＰＬＤ ８０−水晶振動子 ８１−クロックドライバ− ８２−
ＰＬＤ ８３−ＣＰＵボ−ド用スロット ８４〜９１−内蔵汎用バス機能拡張用バスインタフェ−
ス７５のスロット ９２〜９４−メインメモリ５８用スロット ９５、９６−２３２Ｃインタフェ−ス ９７−プリンタ
インタフェ−ス ９８−マウスインタフェ−ス ９９−キ−ボ−ドインタ
フェ−ス １００−ディスプレイインタフェ−ス １０３−ＬＥＤ
ボ−ド １０４−ＦＤ用コネクタ １０５−ＩＤＥ用コネクタ １０６−ＬＥＤボ−ド用コネクタ １０７−ＦＡＮ用コ
ネクタ １０８−ＦＤ電源用コネクタ １０９−ＨＤ電源用コネ
クタ １１０−拡張デバイス電源用コネクタ １１１−その他
の電源用コネクタ １１２−ＲＯＭソケット １１３−ＲＡＭ １１４−ク
ロックドライバ− １１５、１１６−水晶振動子 １１７−拡張ボ−ド １１８−拡張ボ−ド用ブラケット １１９−ホストアド
レス １２０−メモリアドレス １２１−Ｒｏｗ／Ｃｏｌｕｍアドレスセレクタ（４ＭＢ
用） １２２−Ｒｏｗ／Ｃｏｌｕｍアドレスセレクタ（１６Ｍ
Ｂ用） １２３−４ＭＢ／１６ＭＢアドレスセレクタ １２６−ライトバッファセレクタ １２７−メモリバス １２８−ホストデ−タ １２９−メモリデータ １３０−ライトバッファＡ １３１−ライトバッファＢ １３２−ライトバッファ制御レジスタ １３３−ＥＣＣ
ビット １３４−ＥＣＣビット生成論理 １３５−ＥＣＣビット
反転レジスタ １３６−ＥＣＣビット反転論理 １３７−インデックス
格納エリア １３８−デ−タ格納エリア １４４、１４５−ＦＡＮ用
電源 １４６〜１６７−面付けＦＵＳＥ １６８−ガラス管Ｆ
ＵＳＥ １６９−セキュリティキ− １７０−スピ−カ １７１−スピ−カ用ケ−ブル １７２−セキュリティキ
−用ケ−ブル １７３−ＬＥＤボ−ド用ケ−ブル １７４−パタ−ン層
（内層） １７５−信号パタ−ンＡ １７６−信号パタ−ンＢ １７７−並行配線長 １７８−信号パタ−ン １７９−
ＧＮＤパタ−ン １８１−基本装置 １８２−高速表示制御装置 １８３
−増設高速化制御機構 １８５−ＣＰＵ １８７−バス制御部 １８８−ファイ
ルＩ／Ｏ １９０−ビデオメモリアクセス切り換え制御部（ＳＥ
Ｌ） １９１−ＧＵＩアクセラレータ １９２−ビデオメモリ
１９３−表示制御部 １９４−アクセラレータ切り換え部 １９５−ビデオメ
モリ共有部 ２００−ＣＡＤ高速化制御機構 ２０１−ＣＡＤアクセ
ラレータ ２０２−セグメントバッファ（ＳＢ） ２０３−各種高
速化制御装置 ２１０、２１１、２１２−トライステートドライバ（Ｔ
Ｓ） ２２０−表示制御ソフトウエア構成 ２２１−アプリケ
−ション（ＡＰ） ２２２−アプリケ−ション（ＡＰ） ２２３−標準アプリケ−ションインタフェ−ス（標準Ａ
ＰＩ） ２２４−ウィンドウ管理部 ２２６−標準デバイスドラ
イバ ２２７−拡張インタフェースサポート部 ２２８−拡張アプリケ−ションインタフェ−ス（拡張Ａ
ＰＩ） ２２９−拡張デバイスドライバ ２３１−ＡＰ２２１での処理時間 ２３２−ウィンドウ管理部２２４での処理時間 ２３３−標準デバイスドライバ２２６での処理時間 ２３４−ＧＵＩアクセラレ−タ１９１による処理時間 ２３５−拡張ＡＰＩ２２８使用時のＡＰ２２１での処理
時間 ２３６−拡張ＡＰＩ２２８使用時のウィンドウ管理部２
２４での処理時間 ２３７−拡張ＡＰＩ２２８使用時の拡張デバイスドライ
バ２２９での処理時間 ２３８−拡張ＡＰＩ２２８使用時のＣＡＤアクセラレ−
タ２０１での処理時間 ２４１−高速化制御機構切り換え部 ２４２−動画処理
アクセラレータ ２４３−静止画処理アクセラレータ ２５１−全体画面 ２５２〜２５４−一般的ＡＰ画面 ２５５−ＣＡＤ画面 ２５６−動画画面 ２５７−静止画画面 ａ〜ｃ−アク
セス許可信号 ２７９−基本制御プログラムルーチン ２８１−基本制御プログラムルーチンにおけるエラー情
報格納エリア ２８１−オペレーティングシステムにおけるエラー情報
格納エリア ２９１−電池バックアップＲＡＭ ２９２、２９３、２９４、２９５−エラー情報パケット
Ａ，Ｂ，Ｃ，Ｄ ２９６−ＧＮＤ層 ２９７−ＶＣＣ層 ２９８−パター
ン層（外層） ２９９−ＲＴＣ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/02 ３０１ Ｎ 9364−5Ｌ 7165−5Ｂ Ｇ０６Ｆ 1/00 ３２０ Ｊ (72)発明者 市枝 由次 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 平田 直 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 伊藤 博義 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 柴田 敏雄 愛知県尾張旭市晴丘町池上１番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 押村 明人 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 宮川 祐史 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 小島 一浩 愛知県名古屋市中区栄三丁目10番22号 日 立中部ソフトウェア株式会社内 (72)発明者 大山 清治 愛知県名古屋市中区栄三丁目10番22号 日 立中部ソフトウェア株式会社内 (72)発明者 鈴木 通之 愛知県名古屋市中区栄三丁目10番22号 日 立中部ソフトウエア株式会社内 (72)発明者 細田 敏幸 愛知県尾張旭市晴丘町池上１番地 株式会 社日立旭エレクトロニクス内 (72)発明者 今枝 靖 愛知県尾張旭市晴丘町池上１番地 株式会 社日立旭エレクトロニクス内 (72)発明者 鈴木 昭正 愛知県名古屋市中区栄三丁目10番22号 日 立中部ソフトウエア株式会社内 (72)発明者 保土 裕之 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 渡辺 久起 愛知県尾張旭市晴丘町池上１番地 株式会 社日立旭エレクトロニクス内

Claims (4)

【特許請求の範囲】
1. 【請求項１】筐体内のディスク部と基板部と電源部とを
   空間的に独立に構成する情報処理装置であって、 前記ディスク部は、一定の間隔及び並行に搭載されるデ
   ィスクドライブと該ディスクドライブを冷却する第１の
   冷却ファンと該第１の冷却ファンから排気される冷却風
   を前記筐体の外部に排気する第１の排気ファンとを有
   し、 前記基板部は、基板と該基板を冷却する第２の冷却ファ
   ンと該第２の冷却ファンから排気される冷却風の向きを
   変えるエア−ガイドとを有し、 前記電源部は、前記情報処理装置の電源と該電源を冷却
   する第３の冷却ファンと該第３の冷却ファンから排気さ
   れる冷却風を前記情報処理装置の外部に排気する第２の
   排気ファンとを有し、 前記ディスク部、前記基板部、前記電源部は、夫々空間
   的に独立の空気流路を有することを特徴とする情報処理
   装置。
2. 【請求項２】ＣＰＵボードと拡張ボードとマザーボード
   とを有し且つ前記ＣＰＵボードと前記マザーボードとの
   接続を可能にするＣＰＵボードスロットと、前記拡張ボ
   ードと前記マザーボードとの接続を可能にする拡張ボー
   ドスロットとを有する情報処理装置において、 前記拡張ボードは、前記ＣＰＵボードスロットとの誤挿
   入を防ぐブラケットを有し、更に前記ＣＰＵボードスロ
   ットと前記拡張ボードスロットは前記マザーボードに対
   し逆方向の位置に実装されることを特徴とする情報処理
   装置。
3. 【請求項３】標準オペレーティングシステムのウインド
   ウ画面を高速に表示するための描画データを作成する基
   本図形処理機構を有する情報処理装置において、 前記ウインドウ画面とＣＡＤの集合図形処理を行うアプ
   リケーションの画面とを同時に表示させるために、且
   つ、前記基本図形処理機構とは別に前記アプリケーショ
   ンの画面を表示する描画データを作成する集合図形処理
   機構と、前記基本図形処理機構及び前記集合図形処理機
   構で共有されるビデオメモリと、前記標準オペレーティ
   ングシステムの指示により前記２つの処理機構のどちら
   か一方を選択して、前記ビデオメモリに前記描画データ
   を格納する手段とからなることを特徴とする高速表示制
   御装置。
4. 【請求項４】起動時に実行する基本制御プログラムルー
   チンによるハードウェアの初期診断結果及びオペレーテ
   ィングシステムによる情報結果とを格納するメモリと前
   記基本制御プログラムルーチン及び前記オペレーティン
   グシステムを実行するＣＰＵと該ＣＰＵの指示に従って
   表示する表示部とを有する情報処理装置において、 前記情報処理装置が障害を起こした際、前記初期診断結
   果及び前記情報結果の内容を格納し且つ電池によって電
   源を供給される記憶部と、前記初期診断の結果の内容に
   対応した障害情報を前記ＣＰＵの指示に従って表示する
   障害情報表示手段を有することを特徴とする情報処理装
   置。