JPH0752591B2 - Driving method for semiconductor optical memory - Google Patents

Driving method for semiconductor optical memory

Info

Publication number
JPH0752591B2
JPH0752591B2 JP31020087A JP31020087A JPH0752591B2 JP H0752591 B2 JPH0752591 B2 JP H0752591B2 JP 31020087 A JP31020087 A JP 31020087A JP 31020087 A JP31020087 A JP 31020087A JP H0752591 B2 JPH0752591 B2 JP H0752591B2
Authority
JP
Japan
Prior art keywords
optical memory
optical
layer
semiconductor
optical information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31020087A
Other languages
Japanese (ja)
Other versions
JPH01150295A (en
Inventor
義春 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31020087A priority Critical patent/JPH0752591B2/en
Publication of JPH01150295A publication Critical patent/JPH01150295A/en
Publication of JPH0752591B2 publication Critical patent/JPH0752591B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Semiconductor Memories (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理や光論理演算等に必要な半導体光メモ
リーの駆動方法に関する。
The present invention relates to a method for driving a semiconductor optical memory required for image processing, optical logic operation and the like.

〔従来の技術〕[Conventional technology]

光コンピュータ、光交換及び光・電気集積回路の分野に
おいて、光メモリー素子として用いられるpnpn接合素子
が注目されている(例えばJ.Appl.Phy.59(2)1986,pp
596-600)。従来知られている構造の素子の断面図を第
4図に示す。図において、このpnpn接合素子は、n型Ga
As基板1上に、n型で不純物濃度5×1017cm-3のn-Al
0.4Ga0.6As層2を1μm,p型で不純物濃度1×1019cm-3
のp-GaAs層3を50Å,n型で不純物濃度1×1017cm-3のn-
GaAs発光層4を1μm,p型で不純物濃度5×1018cm-3のp
-Al0.4Ga0.6As層5を1μm,p型で不純物濃度1×1019cm
-3のp-GaAs層6を0.1μmをそれぞれMBE法により連続成
長する。得られたウェハーを用いてAuZnのアロイにより
リング状にp型電極7をまたAuGeNiによりn型電極8を
形成して第4図のpnpn接合素子が得られる。
In the fields of optical computers, optical switching, and optical / electrical integrated circuits, pnpn junction devices used as optical memory devices have attracted attention (for example, J. Appl. Phy. 59 (2) 1986, pp.
596-600). FIG. 4 shows a sectional view of an element having a conventionally known structure. In the figure, this pnpn junction element is an n-type Ga
On As substrate 1, n-Al with n-type and impurity concentration of 5 × 10 17 cm -3
0.4 Ga 0.6 As layer 2 1 μm, p-type impurity concentration 1 × 10 19 cm -3
P-GaAs layer 3 of 50 Å, n-type with an impurity concentration of 1 × 10 17 cm -3 n-
The GaAs light-emitting layer 4 is 1 μm, p-type and has an impurity concentration of 5 × 10 18 cm -3 .
-Al 0.4 Ga 0.6 As layer 5 1 μm, p-type impurity concentration 1 × 10 19 cm
-3 p-GaAs layer 6 of 0.1 μm is continuously grown by the MBE method. Using the obtained wafer, a p-type electrode 7 and an n-type electrode 8 are formed in a ring shape by AuZn alloy and AuGeNi, respectively, to obtain the pnpn junction element shown in FIG.

このようなpnpn接合を有する半導体構造にはスイッチン
グ機能がある。このスイッチング電圧は微弱な光入射を
行うと低電圧側にシフトすることが知られている。バイ
アス電圧をスイッチング電圧より少し低い電圧に設定し
ておき、微弱光を入射するとオフ状態からオン状態にス
イッチングさせることができる。オン状態にスイッチン
グするとすべてのpn接合が順バイアスになり、発光す
る。このとき負荷抵抗の大きさを選択することにより強
い光出力強度を得ることができる。また入射光を切った
後でも順バイアス状態が保持されるので、一種の光メモ
リーとして働かせることができる。この従来例では、発
光及び受光の作用がともにn-GaAs層4においてなされ
る。
A semiconductor structure having such a pnpn junction has a switching function. It is known that this switching voltage shifts to the low voltage side when weak light is incident. The bias voltage is set to a voltage slightly lower than the switching voltage, and when weak light enters, it is possible to switch from the off state to the on state. When switched to the on state, all pn junctions are forward biased and emit light. At this time, a strong light output intensity can be obtained by selecting the magnitude of the load resistance. Further, since the forward bias state is maintained even after the incident light is cut off, it can be used as a kind of optical memory. In this conventional example, both light emission and light reception are performed in the n-GaAs layer 4.

このような半導体光メモリーにおいては光情報の転送は
発光層4に対し垂直方向に対し行うことができる。第5
図で説明すると、光メモリー素子14に光情報9が入射す
るタイミングに合せ書き込みパルスを印加する。それに
より光メモリー素子14はON状態となり、光情報を記憶す
る。ここで光情報は発光層4に対して垂直方向からのみ
入出力されるために光メモリー素子14に垂直に重ねられ
た光メモリー素子15への転送は容易に行うことができ
る。
In such a semiconductor optical memory, optical information can be transferred in the direction perpendicular to the light emitting layer 4. Fifth
Explaining in the figure, a write pulse is applied at the timing when the optical information 9 enters the optical memory element 14. As a result, the optical memory device 14 is turned on and stores optical information. Here, since the optical information is inputted / outputted to / from the light emitting layer 4 only in the vertical direction, it can be easily transferred to the optical memory element 15 vertically stacked on the optical memory element 14.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかし、それ以外の素子(光メモリー素子16,17)への
転送には光情報転送のタイミングに合せた光路を変更す
る特別な装置(ミラー、光導波路、光スイッチ等)が必
要となる。光メモリーとしての使用を考えた場合、大容
量とすることが重要であり、100×100マトリックス、10
00×1000マトリックス等と光メモリー素子の数が増加す
るに伴い装置が複雑高価となるばかりか、光メモリーの
駆動方法も複雑となり、光メモリー素子と垂直に重ねら
れた光メモリー素子以外にはほとんど転送不可能である
という問題があった。
However, for transfer to other elements (optical memory elements 16 and 17), a special device (mirror, optical waveguide, optical switch, etc.) that changes the optical path in accordance with the timing of optical information transfer is required. Considering the use as an optical memory, it is important to have a large capacity.
As the number of optical memory devices such as 00x1000 matrix increases, not only the device becomes complicated and expensive, but also the driving method of the optical memory becomes complicated. There was a problem that it could not be transferred.

本発明の目的は面上に並べられた半導体メモリーにおい
て、任意のメモリー素子に情報を転送でき、かつ複雑な
光路変更装置を必要としない駆動方法を提供することに
ある。
It is an object of the present invention to provide a driving method that can transfer information to an arbitrary memory element in a semiconductor memory arranged on a surface and does not require a complicated optical path changing device.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はpnpn接合素子の内部に第1の禁制帯幅を持つ発
光層を有し、禁制帯幅が前記第1の禁制帯幅よりも広い
半導体層で前記発光層の両側を挟んだ光メモリー素子を
少なくともカソード層あるいはアノード層以外を分離し
てその複数個を同一基板上に形成し、かつ各々の発光層
及び受光層とをほぼ同一平面上に形成された半導体光メ
モリーの駆動方法において、光情報を有する光メモリー
素子の読み出しパルスにタイミングを合せて隣接する光
メモリー素子に書き込みパルスを印加することを特徴と
する半導体光メモリーの駆動方法である。
The present invention provides an optical memory having a light emitting layer having a first forbidden band width inside a pnpn junction device, and a semiconductor layer having a forbidden band width wider than the first forbidden band sandwiching both sides of the light emitting layer. In a method for driving a semiconductor optical memory, wherein at least the elements other than the cathode layer or the anode layer are separated and a plurality of the elements are formed on the same substrate, and each light emitting layer and light receiving layer are formed on substantially the same plane, A method for driving a semiconductor optical memory, characterized in that a write pulse is applied to an adjacent optical memory element in synchronization with a read pulse of an optical memory element having optical information.

〔作用〕[Action]

上記の手段によれば、半導体メモリーを形成しているpn
pn光メモリー素子の1つがON状態となって発光した場
合、素子の発光層に対し、垂直方向と水平方向との2方
向に光が生じることを利用し、発光層に対し、水平方向
の光を隣接する光メモリー素子の受光層に注入しそのタ
イミングに合せ隣接する光メモリー素子に書き込みパル
スを印加することで容易に光情報の記憶位置を半導体光
メモリーの面に水平方向、任意の素子に転送することが
できる。
According to the above means, the pn forming the semiconductor memory is
When one of the pn optical memory devices emits light in the ON state, light is generated in two directions, a vertical direction and a horizontal direction, in the light emitting layer of the device. Is injected into the light-receiving layer of the adjacent optical memory device and the write pulse is applied to the adjacent optical memory device at the timing to easily store the optical information in the horizontal direction on the surface of the semiconductor optical memory and to any device. Can be transferred.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して詳細に説
明する。第1図は本発明の動作を説明するための半導体
光メモリーの断面模式図である。光メモリー素子20,21
は第4図,第5図に示したものと同一構造のものであ
る。第4図,第5図の積層構造と同一構成部分には同一
番号を付して説明を省略する。第2図は第1図に示した
半導体光メモリーの平面図である。各光メモリー素子20
〜23は各々1行、2行、A列、B列の位置に配置されて
いる。以下A-1素子20、A-2素子21、B-1素子22、B-2素子
23として各素子を区別する。第3図は第2図に示した半
導体光メモリーの各光メモリー素子を駆動するための印
加電圧を示した図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic sectional view of a semiconductor optical memory for explaining the operation of the present invention. Optical memory device 20,21
Has the same structure as that shown in FIGS. The same components as those of the laminated structure shown in FIGS. 4 and 5 are designated by the same reference numerals and the description thereof will be omitted. FIG. 2 is a plan view of the semiconductor optical memory shown in FIG. Each optical memory device 20
Nos. 23 to 23 are arranged at positions of 1st row, 2nd row, A column, and B column, respectively. Below A-1 element 20, A-2 element 21, B-1 element 22, B-2 element
Each element is distinguished as 23. FIG. 3 is a diagram showing applied voltages for driving each optical memory element of the semiconductor optical memory shown in FIG.

各光メモリー素子のスイッチング電圧をVS、ホールディ
ング電圧をVhとする。第2図におけるA-1素子20に光情
報を記憶させる。第3図(a)において光情報9が時間
t1のタイミングでA-1素子20に入射される。そのタイミ
ングに合せてA-1素子20に書き込みパルス(1)(Vh<V
1<VS)30を印加する。これによりA-1素子20は光情報を
有することになる。時間t2までバイアス(Vh<V2<V1
VS)31を印加することにより記憶された光情報が保持さ
れ、時間t2に読み出しパルス(1)32により光情報10,1
1が読み出される。第3図(b)に示すようにそのタイ
ミングに合せ時間t2においてA-2素子21に書き込みパル
ス(2)34を印加する。第1図に示した光情報11及び第
3図(b)に示した書き込みパルス(2)34によりA-2
素子21に光情報が記憶される。第3図(b)においてA-
2素子21に時間t3までバイアス35を印加することにより
光情報が保持され、時間t3に読み出しパルス(3)36に
より第1図,第2図における光情報18,19が読み出され
る。また読み出した後に第3図(b)に示すリセットパ
ルス(2)(V3<0)41によりA-2素子21の光情報は消
去される。第3図(d)に示すように時間t3においてB-
2素子23に書き込みパルス(3)37を印加する。第2図
に示す光情報19及び第3図(d)に示す書き込みパルス
(3)37によりB-2素子23に光情報が記憶される。第3
図(a),(d)に示すようにA-1素子20及びB-2素子23
に時間t4までバイアス43,38を印加することにより記憶
された光情報が保持され、時間t4に読み出しパルス
(2)33、読み出しパルス(4)39がA-1素子20、B-2素
子23に印加され第2図に示すように光情報をA-1素子20
及びB-2素子23の2素子から同時に取り出すことができ
る。また、第3図(a),(d)に示すように光情報を
読み出した後、リセットパルス(1)40、リセットパル
ス(3)42によりA-1素子20及びB-2素子23から光情報の
記憶が消去される。本発明は光交換のための空間変調器
にも利用できる。
The switching voltage of each optical memory element is V S and the holding voltage is V h . Optical information is stored in the A-1 element 20 in FIG. In FIG. 3 (a), the optical information 9 indicates time.
It is incident on the A-1 element 20 at the timing of t 1 . Write pulse (1) (V h <V
1 <V S ) 30 is applied. As a result, the A-1 element 20 has optical information. Bias until time t 2 (V h <V 2 <V 1 <
The stored optical information is retained by applying V S ) 31, and the optical information 10,1 is read by the read pulse (1) 32 at time t 2.
1 is read. As shown in FIG. 3 (b), the write pulse (2) 34 is applied to the A-2 element 21 at the time t 2 according to the timing. A-2 by the optical information 11 shown in FIG. 1 and the write pulse (2) 34 shown in FIG.
Optical information is stored in the element 21. In Fig. 3 (b), A-
The optical information by applying a bias 35 to the time t 3 to the second element 21 is held, the first view by the read pulse (3) 36 to time t 3, the optical information 18 and 19 are read out in the second view. Further, after the reading, the optical information of the A-2 element 21 is erased by the reset pulse (2) (V 3 <0) 41 shown in FIG. 3 (b). At time t 3 as shown in FIG. 3 (d) B-
A write pulse (3) 37 is applied to the two elements 23. Optical information is stored in the B-2 element 23 by the optical information 19 shown in FIG. 2 and the write pulse (3) 37 shown in FIG. Third
As shown in FIGS. (A) and (d), A-1 element 20 and B-2 element 23
The stored optical information is retained by applying the biases 43 and 38 until time t 4 at time t 4, and the read pulse (2) 33 and the read pulse (4) 39 are transferred to the A-1 element 20, B-2 at time t 4. The optical information is applied to the element 23, and the optical information is transmitted to the element A 20
And B-2 element 23 can be simultaneously taken out. After reading the optical information as shown in FIGS. 3 (a) and 3 (d), the reset pulse (1) 40 and the reset pulse (3) 42 are used to output light from the A-1 element 20 and the B-2 element 23. Information storage is erased. The present invention can also be used in a spatial modulator for optical switching.

従来の半導体メモリーの駆動方法では光情報をもった光
メモリー素子と垂直に重ねられた素子以外には実際には
光情報を転送することができなかったのに対し、本発明
の駆動方法によれば、容易に半導体光メモリー内で任意
の光メモリー素子に光情報を転送できる。
In the conventional semiconductor memory driving method, optical information could not be actually transferred to an element other than an optical memory element having optical information and a vertically stacked element. For example, optical information can be easily transferred to any optical memory device in the semiconductor optical memory.

〔発明の効果〕〔The invention's effect〕

以上詳細に述べた通り、本発明によれば任意のメモリー
素子に光情報を転送でき、光コンピューター、光交換及
び光・電気集積回路等に応用しうる半導体光メモリーの
駆動方法を提供できる効果を有する。
As described in detail above, according to the present invention, it is possible to provide a method for driving a semiconductor optical memory, which can transfer optical information to an arbitrary memory device and can be applied to an optical computer, optical switching, an optical / electrical integrated circuit, and the like. Have.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の動作を説明するための半導体光メモリ
ーの断面模式図、第2図は第1図の平面図、第3図
(a)〜(d)は第2図に示した半導体光メモリーの各
光メモリー素子を駆動するための印加電圧を示した図、
第4図は従来技術を説明するための半導体光メモリーの
断面模式図、第5図は第4図の素子を水平、垂直方向に
重ねて用いたときの概略図である。 1……n-GaAs基板、2……n-Al0.4Ga0.6As層 3,6……p-GaAs層、4……n-GaAs層 5……p-Al0.4Ga0.6As層、7……p型電極 8……n型電極、9,10,11,12,13,18,19……光情報 14,15,16,17……光メモリー素子、20……A-1素子 21……A-2素子、22……B-1素子 23……B-2素子、30……書き込みパルス(1) 31,35,38,43……バイアス、32……読み出しパルス
(1) 33……読み出しパルス(2)、34……書き込みパルス
(2) 36……読み出しパルス(3)、37……書き込みパルス
(3) 39……読み出しパルス(4)、40……リセットパルス
(1) 41……リセットパルス(2)、42……リセットパルス
(3)
FIG. 1 is a schematic sectional view of a semiconductor optical memory for explaining the operation of the present invention, FIG. 2 is a plan view of FIG. 1, and FIGS. 3 (a) to 3 (d) are semiconductors shown in FIG. Diagram showing applied voltage for driving each optical memory element of the optical memory,
FIG. 4 is a schematic sectional view of a semiconductor optical memory for explaining the prior art, and FIG. 5 is a schematic view when the device of FIG. 4 is used in a horizontal and vertical direction. 1 ... n-GaAs substrate, 2 ... n-Al 0.4 Ga 0.6 As layer 3,6 ... p-GaAs layer, 4 ... n-GaAs layer 5 ... p-Al 0.4 Ga 0.6 As layer, 7 ... … P-type electrode 8 …… n-type electrode, 9,10,11,12,13,18,19 …… Optical information 14,15,16,17 …… Optical memory device, 20 …… A-1 device 21… … A-2 element, 22 …… B-1 element 23 …… B-2 element, 30 …… Write pulse (1) 31,35,38,43 …… Bias, 32 …… Read pulse (1) 33… … Read pulse (2), 34 …… Write pulse (2) 36 …… Read pulse (3), 37 …… Write pulse (3) 39 …… Read pulse (4), 40 …… Reset pulse (1) 41 ...... Reset pulse (2), 42 ...... Reset pulse (3)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/74 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 29/74

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】pnpn接合素子の内部に第1の禁制帯幅を持
つ発光層を有し、禁制帯幅が前記第1の禁制帯幅よりも
広い半導体層で前記発光層の両側を挟んだ光メモリー素
子を少なくともカソード層あるいはアノード層以外を分
離してその複数個を同一基板上に形成し、かつ各々の発
光層及び受光層とをほぼ同一平面上に形成された半導体
光メモリーの駆動方法において、光情報を有する光メモ
リー素子の読み出しパルスにタイミングを合せて隣接す
る光メモリー素子に書き込みパルスを印加することを特
徴とする半導体光メモリーの駆動方法。
1. A pnpn junction element having a light emitting layer having a first forbidden band width, wherein both sides of the light emitting layer are sandwiched by semiconductor layers having a forbidden band width wider than the first forbidden band width. A method for driving a semiconductor optical memory in which a plurality of optical memory elements are formed on at least a cathode layer or a layer other than an anode layer on the same substrate, and each light emitting layer and light receiving layer are formed on substantially the same plane. 2. A method for driving a semiconductor optical memory according to, wherein a write pulse is applied to an adjacent optical memory element in synchronization with a read pulse of the optical memory element having optical information.
JP31020087A 1987-12-07 1987-12-07 Driving method for semiconductor optical memory Expired - Lifetime JPH0752591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31020087A JPH0752591B2 (en) 1987-12-07 1987-12-07 Driving method for semiconductor optical memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31020087A JPH0752591B2 (en) 1987-12-07 1987-12-07 Driving method for semiconductor optical memory

Publications (2)

Publication Number Publication Date
JPH01150295A JPH01150295A (en) 1989-06-13
JPH0752591B2 true JPH0752591B2 (en) 1995-06-05

Family

ID=18002383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31020087A Expired - Lifetime JPH0752591B2 (en) 1987-12-07 1987-12-07 Driving method for semiconductor optical memory

Country Status (1)

Country Link
JP (1) JPH0752591B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002039463A (en) 2000-07-18 2002-02-06 Smc Corp Fluid supply device
WO2019176049A1 (en) 2018-03-15 2019-09-19 日本エレクトロプレイテイング・エンジニヤース株式会社 Electrolytic rhodium plating solution

Also Published As

Publication number Publication date
JPH01150295A (en) 1989-06-13

Similar Documents

Publication Publication Date Title
US3947840A (en) Integrated semiconductor light-emitting display array
EP0288267B1 (en) An optical semiconductor device
US5451767A (en) Optical modulator gate array including multi-quantum well photodetector
US4864168A (en) Process for controlling an optical pnpn thyristor to be driven
JP2577089B2 (en) Light emitting device and driving method thereof
US5936258A (en) Optical semiconductor memory device and read/write method therefor
JP2784011B2 (en) Self-scanning light emitting element array
JPH0992885A (en) Surface light emitting element and self-scanning light emitting device
JPH0752591B2 (en) Driving method for semiconductor optical memory
Ogura et al. Reconfigurable optical interconnection using a two‐dimensional vertical to surface transmission electrophotonic device array
JPH01143365A (en) Semiconductor optical memory
US5321294A (en) Shift register having optically bistable elements coupled by an optical waveguide layer
US3149311A (en) Bistable circuit comprising a negative resistance device in combination with a photo-voltaic element
JPH01223762A (en) Semiconductor optical memory and its driving method
JPH0752590B2 (en) Driving method for semiconductor optical memory
JP2888910B2 (en) Optical signal reading method and switch element array used therefor
JP3488783B2 (en) Light emitting diode array
JP3214869B2 (en) Optical function element with reset function
JP2671526B2 (en) Driving method for optical connection device
JPH0513550B2 (en)
JPH0982900A (en) Optical semiconductor memory device, its information wiring method and reading out method, and optical semiconductor logic circuit device
JPH0318835A (en) Optoelectronic integrated circuit
Fonstad et al. Epitaxy-on-electronics enhancement of GaAs IC performance with monolithic optical and quantum-effect devices
JP3359503B2 (en) Semiconductor light emitting device
JPS6237553B2 (en)