JPH0750858B2 - Bidirectional signal selection circuit - Google Patents

Bidirectional signal selection circuit

Info

Publication number
JPH0750858B2
JPH0750858B2 JP17003687A JP17003687A JPH0750858B2 JP H0750858 B2 JPH0750858 B2 JP H0750858B2 JP 17003687 A JP17003687 A JP 17003687A JP 17003687 A JP17003687 A JP 17003687A JP H0750858 B2 JPH0750858 B2 JP H0750858B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
terminal
base
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17003687A
Other languages
Japanese (ja)
Other versions
JPS6412708A (en
Inventor
一則 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17003687A priority Critical patent/JPH0750858B2/en
Publication of JPS6412708A publication Critical patent/JPS6412708A/en
Publication of JPH0750858B2 publication Critical patent/JPH0750858B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は双方向性信号選択回路に関する。The present invention relates to a bidirectional signal selection circuit.

〔従来の技術〕[Conventional technology]

従来の双方向性信号選択回路は、第2図に示すように、
端子101,端子102,端子103,スイッチ104とで構成されて
おり、信号を端子101から端子103へ伝達するときは、ス
イッチ104を端子101の方へ接続し、信号を端子102から
端子103へ伝達するときはスイッチ104を端子102の方へ
接続する。また、信号を端子103から端子101もしくは、
端子102へ伝達する場合は、端子に応じてスイッチ104を
切り換える。従って、この双方向性信号選択回路は信号
を端子101もしくは、端子102より、端子103へ伝達し、
また、信号を端子103から端子101,102のどちらかを選択
して伝達する。
A conventional bidirectional signal selection circuit, as shown in FIG.
It consists of terminal 101, terminal 102, terminal 103, and switch 104.When transmitting a signal from terminal 101 to terminal 103, connect switch 104 to terminal 101 and transmit the signal from terminal 102 to terminal 103. When transmitting, the switch 104 is connected to the terminal 102. Also, the signal from the terminal 103 to the terminal 101, or
When transmitting to the terminal 102, the switch 104 is switched according to the terminal. Therefore, this bidirectional signal selection circuit transmits a signal from the terminal 101 or the terminal 102 to the terminal 103,
Further, the signal is transmitted by selecting either of the terminals 101 and 102 from the terminal 103.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の双方向性信号選択回路は、信号を双方向
に伝達しなければならないので、スイッチ104に、メカ
ニカルスイッチもしくはリレー,電子スイッチを採用し
なければならない。従って、メカニカルスイッチ,リレ
ー等では、IC化できず、また、電子スイッチでは単一方
向性ゆえ、双方向性スイッチを構成するのは難しい。従
って双方向性信号選択回路をIC内部に取り入れようとす
る際、従来では、どうしてもスイッチの部分だけIC外部
に出さざるを得ないことになる。
Since the conventional bidirectional signal selection circuit described above has to transmit signals bidirectionally, a mechanical switch, a relay, or an electronic switch must be adopted as the switch 104. Therefore, mechanical switches, relays, etc. cannot be integrated into an IC, and electronic switches are unidirectional, so it is difficult to construct a bidirectional switch. Therefore, when trying to incorporate the bidirectional signal selection circuit inside the IC, conventionally, it is inevitable that only the switch portion is provided outside the IC.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の双方向性信号選択回路は、第一,第二,第三,
第四のトランジスタ及び第一の定電流源から構成される
第一の差動回路の前記第一,第二,第三,第四のトラン
ジスタの共通エミッタに第一の入力端子が第一のインピ
ーダンスを介して接続され、第二のトランジスタのコレ
クタには、第一の負荷インピーダンス及び、第五,第六
のトランジスタ、第二の定電流源から構成される第二の
差動回路の第五のトランジスタのベースに接続され、第
五のトランジスタのベースを第一の制御信号により、接
地する第一のスイッチが接続され、第五,第六のトラン
ジスタの共通エミッタは、第二の負荷インピーダンスを
介して第二の入出力端子に接続され、第六のトランジス
タのコレクタは、第三の負荷インピーダンス及び、第四
のトランジスタのベースに接続され、前記第四のトラン
ジスタのベースを第二の制御信号により接地する第二の
スイッチが接続され、第一のトランジスタのコレクタに
は、第四の負荷インピーダンス及び第七,第八のトラン
ジスタ、第三の定電流源から構成される第三の差動回路
の第七のトランジスタのベース接続され、第七のトラン
ジスタのベースを第三の制御信号により、接地する第三
のスイッチが接続され、第七,第八のトランジスタの共
通エミッタは、第五の負荷インピーダンスを介して、第
三の入出力端子に接続され、第八のトランジスタのコレ
クタは、第六の負荷インピーダンス及び第三のトランジ
スタのベースに接続され、前記第三のトランジスタのベ
ースを第四の制御信号により、接地する第四のスイッチ
が接続され、第一,第二,第六,第八のトランジスタの
ベースに選択的にベースバイアス信号を供給し、かつ前
記第一,第二,第三,第四の制御信号を発生し、かつ第
一,第二の外部入力端子を有する制御回路を具備したこ
とを特徴とする。
The bidirectional signal selection circuit of the present invention includes a first, second, third,
The first input terminal is the first impedance in the common emitter of the first, second, third and fourth transistors of the first differential circuit composed of the fourth transistor and the first constant current source. Is connected via the first load impedance, the fifth and sixth transistors, and the second constant current source to the collector of the second transistor. A first switch connected to the base of the transistor and grounding the base of the fifth transistor by the first control signal is connected to the common emitters of the fifth and sixth transistors through the second load impedance. Is connected to the second input / output terminal, the collector of the sixth transistor is connected to the third load impedance and the base of the fourth transistor, and the base of the fourth transistor is connected. A second switch grounded by the second control signal is connected, and a collector of the first transistor has a third load impedance, a seventh and an eighth transistor, and a third constant current source. The base of the seventh transistor of the differential circuit is connected, the third switch that connects the base of the seventh transistor to the ground by the third control signal is connected, and the common emitters of the seventh and eighth transistors are The third input / output terminal is connected through the fifth load impedance, the collector of the eighth transistor is connected to the sixth load impedance and the base of the third transistor, and the base of the third transistor is connected. Is connected to a fourth switch which is grounded by a fourth control signal, and selectively supplies a base bias signal to the bases of the first, second, sixth and eighth transistors. Supplying, and the first, second, third, and generates a fourth control signal, and the first, characterized by comprising a control circuit having a second external input terminal.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例の回路図であり、この双方
向性信号選択回路は3つの差動回路,4つのスイッチ回路
から構成されている。第一の差動回路は、トランジスタ
17〜24,抵抗32〜41,定電流源45,バイアス電圧源46,47,
信号方向切換端子50,信号選択端子51から構成され、電
源48に接続されている。第一の信号を端子49から端子52
(もしくは端子53)へ伝達する場合、端子50には、トラ
ンジスタ17,18がオンし、トランジスタ19,20がオフする
制御電圧VD1が与えられ、トランジスタ17のコレクタに
は、第一の出力電圧が表れ、さらに端子52へ(端子53
へ)信号を出力するとき、端子51に、トランジスタ21が
オンし、22がオフ(22がオンし、21がオフ)する制御電
圧VS1(VS2)が与えられると、トランジスタ21のコレク
タ(トランジスタ22のコレクタ)には、第二の出力電圧
(第三の出力電圧)が表れ、抵抗33と抵抗34との接続点
(抵抗35と抵抗36との接続点)には、第四の出力電圧
(第五の出力電圧)が表れる。
FIG. 1 is a circuit diagram of an embodiment of the present invention, and this bidirectional signal selection circuit is composed of three differential circuits and four switch circuits. The first differential circuit is a transistor
17 to 24, resistors 32 to 41, constant current source 45, bias voltage source 46, 47,
It is composed of a signal direction switching terminal 50 and a signal selection terminal 51, and is connected to a power supply 48. 1st signal from terminal 49 to terminal 52
(Or terminal 53), a control voltage V D1 that turns on transistors 17 and 18 and turns off transistors 19 and 20 is applied to terminal 50, and the collector of transistor 17 receives the first output voltage. Appears, and further to terminal 52 (terminal 53
When a control voltage V S1 (V S2 ) that turns on the transistor 21 and turns off 22 (turns on 22 and turns off 21) is applied to the terminal 51 when the signal is output, the collector of the transistor 21 ( The second output voltage (third output voltage) appears at the collector of the transistor 22), and the fourth output appears at the connection point between the resistors 33 and 34 (connection point between the resistors 35 and 36). The voltage (fifth output voltage) appears.

次に、第二の信号を端子52(もしくは端子53)から端子
49へ出力する場合、端子50には、トランジスタ19,20が
オンし、トランジスタ17,18がオフとなる制御電圧VD2
与えられ、トランジスタ20のコレクタには、第六の出力
電圧が表れ、さらに端子52から(端子53から)信号を入
力するときは、端子5に、トランジスタ24をオンし23を
オフ(23をオンし、24をオフ)する制御電圧VS3(VS4
が与えられると、トランジスタ24のコレクタ(トランジ
スタ23のコレクタ)には、第七の出力電圧(第八の出力
電圧)が表れ、抵抗39と抵抗40との接続点(抵抗37と抵
抗38との接続点)には、第九の出力電圧(第十の出力電
圧)が表れる。
Then send the second signal from terminal 52 (or terminal 53)
When outputting to 49, a control voltage V D2 that turns on the transistors 19 and 20 and turns off the transistors 17 and 18 is given to the terminal 50, and the sixth output voltage appears at the collector of the transistor 20, Further, when inputting a signal from the terminal 52 (from the terminal 53), the control voltage V S3 (V S4 ) for turning on the transistor 24 and turning off 23 (turning on 23 and turning off 24) is applied to the terminal 5.
Is given, the seventh output voltage (eighth output voltage) appears at the collector of the transistor 24 (collector of the transistor 23), and the connection point between the resistor 39 and the resistor 40 (the resistor 37 and the resistor 38). A ninth output voltage (tenth output voltage) appears at the connection point).

第二の差動回路は、トランジスタ1〜4,抵抗25,26,29,
定電流源42,端子49から構成されており、第一の信号を
端子49から端子52(もしくは端子53)へ伝達する場合、
トランジスタ1のベース(トランジスタ2のベース)に
は、第二の出力電圧(第三の出力電圧)が与えられ、ト
ランジスタ3,4のベースには、第一,第二のスイッチ回
路が接続され、前記スイッチ回路は、トランジスタ9,1
0,13,14から構成され、トランジスタ9,10のベースに第
一の出力電圧が与えられる。従ってトランジスタ9,10は
オンし、トランジスタ3,4のベースは接地電位に近い電
圧となり、第一の信号は端子49に入力され抵抗29を介し
てトランジスタ1のエミッタ(トランジスタ2のエミッ
タ)に入力され、トランジスタ1のコレクタ(トランジ
スタ2のコレクタ)に出力され、抵抗25,26,29を等しく
すれば、第一の信号とほぼ等しいレベルの信号となり、
トランジスタ7のベース(トランジスタ5のベース)に
入力される。第三の差動回路は、トランジスタ5〜8
と、抵抗27,28,30,31と、定電流源43,44とから構成され
ており、トランジスタ5,7のベースには、第三,第四の
スイッチ回路が接続され、前記スイッチ回路はトランジ
スタ11,12,15,16から構成され、トランジスタ11,12のベ
ースには、トランジスタ20がオフしているため、電圧が
与えられないので、トランジスタ11,12はオフしてい
る。また、トランジスタ23,24はオフしているので、ト
ランジスタ6,8のベースには、電圧が与えられず、トラ
ンジスタ6,8はオフしている。従って、前記トランジス
タ7のベース(トランジスタ5のベース)に入力された
信号は、トランジスタ16(トランジスタ15)がオフのと
きにトランジスタ7(トランジスタ5)のエミッタを通
って抵抗31(抵抗30)を介して端子52(端子53)へ出力
される。
The second differential circuit consists of transistors 1 to 4, resistors 25, 26, 29,
It consists of a constant current source 42 and a terminal 49. When transmitting the first signal from the terminal 49 to the terminal 52 (or terminal 53),
A second output voltage (third output voltage) is applied to the base of the transistor 1 (base of the transistor 2), and first and second switch circuits are connected to the bases of the transistors 3 and 4, The switch circuit includes transistors 9 and 1.
The first output voltage is applied to the bases of the transistors 9 and 10. Therefore, the transistors 9 and 10 are turned on, the bases of the transistors 3 and 4 become a voltage close to the ground potential, and the first signal is input to the terminal 49 and input to the emitter of the transistor 1 (emitter of the transistor 2) via the resistor 29. Is output to the collector of the transistor 1 (collector of the transistor 2), and if the resistors 25, 26, 29 are made equal, a signal having a level substantially equal to the first signal is obtained,
It is input to the base of the transistor 7 (base of the transistor 5). The third differential circuit includes transistors 5 to 8
And resistors 27, 28, 30, 31 and constant current sources 43, 44, and the third and fourth switch circuits are connected to the bases of the transistors 5 and 7, and the switch circuits are It is composed of transistors 11, 12, 15 and 16, and since the transistor 20 is off at the bases of the transistors 11 and 12, no voltage is applied, so the transistors 11 and 12 are off. Since the transistors 23 and 24 are off, no voltage is applied to the bases of the transistors 6 and 8, and the transistors 6 and 8 are off. Therefore, the signal input to the base of the transistor 7 (base of the transistor 5) passes through the emitter of the transistor 7 (transistor 5) through the resistor 31 (resistor 30) when the transistor 16 (transistor 15) is off. Output to terminal 52 (terminal 53).

次に第二の信号を端子52(端子53)から端子49へ出力す
る場合、第二の信号は端子52(端子53)に入力され、ト
ランジスタ5,7がオフしている場合(トランジスタ11,12
のベースに第六の出力電圧が与えられているので、トラ
ンジスタ11,12はオンし、トランジスタ5,7のベース電位
は、接地電位に近い電位となる。)抵抗31(抵抗30)を
介してトランジスタ8(トランジスタ6)のエミッタに
入力され、トランジスタ8(トランジスタ6)のコレク
タから出力され、抵抗27,28,30,31を等しくとれば、第
二の出力信号とほぼ等しいレベルの信号となり、トラン
ジスタ9,10がオフしている場合(端子50には、トランジ
スタ19,20がオンする制御電圧VD2が与えられているの
で、トランジスタ17,18はオフし、従って、トランジス
タ9,10のベースに電圧が与えられないのでトランジスタ
9,10はオフとなる。)かつトランジスタ13(トランジス
タ14)がオフのときに、トランジスタ3(トランジスタ
4)のベースに入力され、トランジスタ1,2がオフのと
き(トランジスタ18がオフなので、トランジスタ21,22
は、オフとなり、トランジスタ1,2のベースには、電圧
が与えられず、トランジスタ1,2はオフとなる。)に、
トランジスタ3(トランジスタ4)のエミッタから抵抗
29を介して端子49へ出力される。
Next, when outputting the second signal from the terminal 52 (terminal 53) to the terminal 49, the second signal is input to the terminal 52 (terminal 53) and the transistors 5 and 7 are off (transistor 11, 12
Since the sixth output voltage is applied to the base of, the transistors 11 and 12 are turned on, and the base potentials of the transistors 5 and 7 are close to the ground potential. ) It is input to the emitter of the transistor 8 (transistor 6) through the resistor 31 (resistor 30) and output from the collector of the transistor 8 (transistor 6). If the resistors 27, 28, 30, 31 are made equal, the second When the signals are at almost the same level as the output signal and the transistors 9 and 10 are off (the control voltage V D2 that turns on the transistors 19 and 20 is applied to the terminal 50, the transistors 17 and 18 are off). Therefore, since no voltage is applied to the bases of the transistors 9 and 10,
9,10 will be off. ) And when the transistor 13 (transistor 14) is off, it is input to the base of the transistor 3 (transistor 4), and when the transistors 1 and 2 are off (transistor 18 is off, transistors 21 and 22
Turns off, no voltage is applied to the bases of the transistors 1 and 2, and the transistors 1 and 2 turn off. ),
Resistance from the emitter of transistor 3 (transistor 4)
It is output to the terminal 49 via 29.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、3つの差動回路を組み合
わせることにより、双方向性信号選択回路を構成できる
ので、IC化に最適であり、ICの端子より信号を入力し、
IC内部で信号を選択的に供給しかつ、IC内部で選択した
信号を前記端子に出力できるという点で、本回路をICの
一部の回路として取り込めば、入出力ピンが別々に存在
するICに対してピン数の削減にもなっている。
As described above, according to the present invention, since the bidirectional signal selection circuit can be configured by combining three differential circuits, it is suitable for an IC, and a signal is input from the terminal of the IC.
ICs with separate I / O pins can be provided by incorporating this circuit as a part of the IC in that it can selectively supply signals inside the IC and output the signals selected inside the IC to the terminals. However, the number of pins is also reduced.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例を示す回路図、第2図は、
従来例の回路図である。 1〜24……トランジスタ、25〜41……抵抗、42〜45……
定電流源、50……信号方向切換端子、51……信号選択端
子。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
It is a circuit diagram of a prior art example. 1-24 …… Transistor, 25-41 …… Resistance, 42-45 ……
Constant current source, 50 …… Signal direction switching terminal, 51 …… Signal selection terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第一,第二,第三,第四のトランジスタ及
び第一の定電流源から構成される第一の差動回路の前記
第一,第二,第三,第四のトランジスタの共通エミッタ
に第一の入力端子が第一のインピーダンスを介して接続
され、第二のトランジスタのコレクタには、第一の負荷
インピーダンス及び、第五,第六のトランジスタ、第二
の定電流源から構成される第二の差動回路の第五のトラ
ンジスタのベースに接続され、第五のトランジスタのベ
ースを第一の制御信号により、接地する第一のスイッチ
が接続され、第五,第六のトランジスタの共通エミッタ
は、第二の負荷インピーダンスを介して第二の入出力端
子に接続され、第六のトランジスタのコレクタは、第三
の負荷インピーダンス及び、第四のトランジスタのベー
スに接続され、前記第四のトランジスタのベースを第二
の制御信号により接地する第二のスイッチが接続され、
第一のトランジスタのコレクタには、第四の負荷インピ
ーダンス及び第七,第八のトランジスタ、第三の定電流
源から構成される第三の差動回路の第七のトランジスタ
のベース接続され、第七のトランジスタのベースを第三
の制御信号により、接地する第三のスイッチが接続さ
れ、第七,第八のトランジスタの共通エミッタは、第五
の負荷インピーダンスを介して、第三の入出力端子に接
続され、第八のトランジスタのコレクタは、第六の負荷
インピーダンス及び第三のトランジスタのベースに接続
され、前記第三のトランジスタのベースを第四の制御信
号により、接地する第四のスイッチが接続され、第一,
第二,第六,第八のトランジスタのベースに選択的にベ
ースバイアス信号を供給し、かつ前記第一,第二,第
三,第四の制御信号を発生し、かつ第一,第二の外部入
力端子を有する制御回路を具備したことを特徴とする双
方向性信号選択回路。
1. The first, second, third and fourth transistors of a first differential circuit comprising first, second, third and fourth transistors and a first constant current source. The first input terminal is connected to the common emitter of the second transistor through the first impedance, and the collector of the second transistor has the first load impedance, the fifth and sixth transistors, and the second constant current source. A fifth switch connected to the base of the fifth transistor of the second differential circuit, which connects the base of the fifth transistor to the ground by the first control signal. The common emitter of the transistor is connected to the second input / output terminal via the second load impedance, the collector of the sixth transistor is connected to the third load impedance and the base of the fourth transistor, Previous Second switch for the base of the fourth transistor grounded by the second control signal is connected,
The collector of the first transistor is connected to the base of the seventh transistor of the third differential circuit composed of the fourth load impedance, the seventh and eighth transistors, and the third constant current source. A third switch that connects the base of the seventh transistor to the ground by the third control signal is connected, and the common emitters of the seventh and eighth transistors are connected to the third input / output terminal via the fifth load impedance. The collector of the eighth transistor is connected to the sixth load impedance and the base of the third transistor, and the fourth switch grounds the base of the third transistor by the fourth control signal. Connected, first,
A base bias signal is selectively supplied to the bases of the second, sixth, and eighth transistors, and the first, second, third, and fourth control signals are generated, and the first and second A bidirectional signal selection circuit comprising a control circuit having an external input terminal.
JP17003687A 1987-07-07 1987-07-07 Bidirectional signal selection circuit Expired - Lifetime JPH0750858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17003687A JPH0750858B2 (en) 1987-07-07 1987-07-07 Bidirectional signal selection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17003687A JPH0750858B2 (en) 1987-07-07 1987-07-07 Bidirectional signal selection circuit

Publications (2)

Publication Number Publication Date
JPS6412708A JPS6412708A (en) 1989-01-17
JPH0750858B2 true JPH0750858B2 (en) 1995-05-31

Family

ID=15897420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17003687A Expired - Lifetime JPH0750858B2 (en) 1987-07-07 1987-07-07 Bidirectional signal selection circuit

Country Status (1)

Country Link
JP (1) JPH0750858B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790062B2 (en) * 1994-11-22 1998-08-27 日本電気株式会社 Wireless communication device

Also Published As

Publication number Publication date
JPS6412708A (en) 1989-01-17

Similar Documents

Publication Publication Date Title
JPH0449287B2 (en)
JPH0750858B2 (en) Bidirectional signal selection circuit
JP2528091B2 (en) Integrated circuit
US6204702B1 (en) Arrangement for supplying circuits with direct currents
JP3039174B2 (en) Switch circuit
JP2751387B2 (en) Input circuit of ECL circuit
JP3605237B2 (en) Monitor output circuit
JPS6242426Y2 (en)
JPH03283741A (en) Signal transfer circuit
JPS5820984Y2 (en) Input protection device for signal transmission circuit
JP2714976B2 (en) Data communication method of electric fuse
JPH0422313Y2 (en)
JP2538240Y2 (en) Analog switch circuit with logic circuit
JPH0239620A (en) Electronic switching circuit
JPS6342747Y2 (en)
JP2660978B2 (en) Electronic switch circuit
JP2536311B2 (en) Interface circuit
JPH0720243B2 (en) Imaging device
JPH0543210B2 (en)
JPH088478B2 (en) Analog switch circuit
JPS60112316A (en) Switch circuit
JPH01164060A (en) Semiconductor device
JPH0897696A (en) Switching circuit
JPS6354253B2 (en)
JPS6339177B2 (en)