JPH0750849B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH0750849B2
JPH0750849B2 JP59201780A JP20178084A JPH0750849B2 JP H0750849 B2 JPH0750849 B2 JP H0750849B2 JP 59201780 A JP59201780 A JP 59201780A JP 20178084 A JP20178084 A JP 20178084A JP H0750849 B2 JPH0750849 B2 JP H0750849B2
Authority
JP
Japan
Prior art keywords
transistor
amplifier circuit
power supply
terminal
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59201780A
Other languages
Japanese (ja)
Other versions
JPS6180906A (en
Inventor
哲雄 佐藤
健一 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59201780A priority Critical patent/JPH0750849B2/en
Publication of JPS6180906A publication Critical patent/JPS6180906A/en
Publication of JPH0750849B2 publication Critical patent/JPH0750849B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は、オーディオ機器等の各種電子機器に多用され
る増幅回路に関し、特に半導体集積回路化に好適なもの
である。
Description: TECHNICAL FIELD The present invention relates to an amplifier circuit that is frequently used in various electronic devices such as audio devices, and is particularly suitable for semiconductor integrated circuits.

[背景技術] 「アナログ集積回路」(昭和60年9月15日、近代科学社
発行、P186〜188)には、初段増幅差動回路、A級駆動
増幅回路、B級プッシュプル回路から構成され、+V,−
Vの正極性および負極性の2電源を用いて動作する演算
増幅器が開示されている。
[Background Art] "Analog Integrated Circuit" (September 15, 1985, published by Modern Science Co., Ltd., P186-188) consists of a first stage differential amplifier circuit, class A drive amplifier circuit, and class B push-pull circuit. , + V,-
An operational amplifier that operates using two positive and negative V power supplies is disclosed.

上記演算増幅器に関する本発明者の検討によれば、この
演算増幅器は開ループ電圧利得が極めて大きく、ネガテ
ィブフィードバック(負帰還)をかけたときの不所望の
発振を防ぐために上記A級駆動増幅回路の入力と出力の
間に、大容量の位相補償用コンデンサを接続しなければ
ならないことが判明した。そして、上記演算増幅器は半
導体集積回路(以下においてICという)化されている
が、半導体チップ内において上記位相補償用コンデンサ
を形成するため、上記資料P186〜188の図5.2.3に示すご
とく、極めて大きな面積が半導体チップ内で必要とな
り、これに起因したICの集積度が低下することに気付い
た。
According to a study by the present inventor regarding the operational amplifier, the operational amplifier has an extremely large open-loop voltage gain, and therefore, in order to prevent undesired oscillation when negative feedback is applied, the operational amplifier of the class A drive amplifier circuit It was found that a large-capacity phase compensation capacitor must be connected between the input and output. The operational amplifier is made into a semiconductor integrated circuit (hereinafter referred to as an IC). However, since the phase compensating capacitor is formed in the semiconductor chip, as shown in FIG. We have found that a large area is required in the semiconductor chip, which reduces the degree of IC integration.

[発明の目的] 本発明は上記のごとき問題点に鑑みてなされたものであ
り、その目的とするところは、2つの電源電位しか得ら
れない1電源で増幅動作を行なうとともに、入力端子の
直流電位が電源電位付近であっても増幅動作を行なうこ
とができ、かつ大容量の位相補償用コンデンサを不要と
したIC化に好適な増幅回路を提供することにある。
[Object of the Invention] The present invention has been made in view of the above problems, and an object of the present invention is to perform an amplifying operation with a single power supply that can obtain only two power supply potentials and to have a DC power supply of an input terminal. An object of the present invention is to provide an amplifier circuit that can perform an amplifying operation even when the potential is near the power supply potential and that is suitable for an IC that does not require a large-capacity phase compensation capacitor.

[発明の概要] 本願において開示される発明の概要を簡単に説明すれ
ば、下記の通りである。
[Outline of the Invention] The outline of the invention disclosed in the present application will be briefly described as follows.

すなわち、コレクタが電源の一方の端子に接続された一
対の入力用第1導電型トランジスタ、この一対のトラン
ジスタのエミッタ側に介在してカレントミラーを形成す
る一対の第2導電型トランジスタ、コレクタが電源の他
方の端子に接続されてエミッタフォロワ出力回路を形成
する第2導電型出力用トランジスタ、この出力用トラン
ジスタのエミッタフォロワ出力と出力端子と間に介在す
るレベルシフト素子を有するとともに、上記一対の入力
用トランジスタの一方のトランジスタのベースに入力信
号を供給し、他方のトランジスタのベースに上記出力端
子からの負帰還信号を供給するというものである。
That is, a pair of input first conductivity type transistors whose collectors are connected to one terminal of a power source, a pair of second conductivity type transistors which form a current mirror by being interposed on the emitter side of the pair of transistors, and a collector being a power source. A second conductivity type output transistor connected to the other terminal of the output follower to form an emitter follower output circuit, a level shift element interposed between the emitter follower output of the output transistor and the output terminal, and the pair of inputs. The input signal is supplied to the base of one of the transistors for use, and the negative feedback signal from the output terminal is supplied to the base of the other transistor.

[実施例] 以下、本発明の好適な実施例を図面を参照しながら説明
する。
[Embodiment] A preferred embodiment of the present invention will be described below with reference to the drawings.

なお、図において、同一符号は同一あるいは相当部分を
示すものとする。
In the drawings, the same reference numerals indicate the same or corresponding parts.

第1図(A),(B)は本発明を適用した増幅回路の第
1の実施例を示す。
1A and 1B show a first embodiment of an amplifier circuit to which the present invention is applied.

同図に示す増幅回路A1はIC(半導体集積回路)化され、
数字を囲んだ丸はそのICの外部接続端子を示す。
The amplifier circuit A1 shown in the figure is an IC (semiconductor integrated circuit),
Circles enclosing numbers indicate the external connection terminals of the IC.

増幅回路A1は、同図(A)に示すように、入力端子
(+)から供給される信号を増幅する初段増幅回路と、
この初段増幅回路の出力を増幅して出力端子へ供給する
出力回路とを有し、同図(B)に示すような100%負帰
還を行なう電圧追従型(ボルテージフォロワ)の増幅回
路を形成する。その動作はVccとGND(接地電位)だけの
1電源によって行なわれる。
The amplifier circuit A1 includes a first-stage amplifier circuit that amplifies a signal supplied from the input terminal (+), as shown in FIG.
An output circuit that has an output circuit that amplifies the output of the first-stage amplifier circuit and supplies it to the output terminal forms a voltage follower type amplifier circuit that performs 100% negative feedback as shown in FIG. . The operation is performed by one power supply of only Vcc and GND (ground potential).

同図(A)に示す増幅回路A1は、第1導電型すなわちPN
P型のバイポーラ・トランジスタQ1,Q2、第2導電型すな
わちNPN型のNPNバイポーラ・トランジスタQ3〜Q6、それ
ぞれ定電流制御回路からなる第1電流源CS1および第2
電流源CS1、抵抗R1などによって構成される。
The amplifier circuit A1 shown in FIG. 9A has the first conductivity type, that is, PN.
P-type bipolar transistors Q1 and Q2, second conductivity type or NPN-type NPN bipolar transistors Q3 to Q6, a first current source CS1 and a second current source which are constant current control circuits, respectively.
It is composed of a current source CS1 and a resistor R1.

トランジスタQ1〜Q4と電流源CS1,CS2は初段増幅回路の
部分を形成し、トランジスタQ5,Q6と抵抗R1は出力回路
の部分を形成する。
The transistors Q1 to Q4 and the current sources CS1 and CS2 form a part of the first-stage amplifier circuit, and the transistors Q5 and Q6 and the resistor R1 form a part of the output circuit.

この場合、Q1,Q2は入力用トランジスタ、Q5,Q6は出力用
トランジスタがそれぞれ使用されている。また、Q3,Q4
はカレントミラー、Q5はエミッタフォロワ出力回路、Q6
はレベルシフト素子をそれぞれ形成する。
In this case, Q1 and Q2 are input transistors, and Q5 and Q6 are output transistors. Also, Q3, Q4
Is a current mirror, Q5 is an emitter follower output circuit, Q6
Form level shift elements, respectively.

上述したトランジスタQ1〜Q5、電流源CS1,CS2、抵抗R1
の結線状態は、次のようになっている。
Transistors Q1 to Q5, current sources CS1 and CS2, resistor R1
The connection state of is as follows.

すなわち、入力用PNPバイポーラ・トランジスタQ1は、
ベースが入力端子(外部端子番号1)に接続され、コレ
クタが電源の一方の端子(Vcc)に接続されている。
That is, the input PNP bipolar transistor Q1
The base is connected to the input terminal (external terminal number 1), and the collector is connected to one terminal (Vcc) of the power supply.

NPNバイポーラ・トランジスタQ3は、エミッタが上記PNP
トランジスタQ1のエミッタに接続されている。
NPN bipolar transistor Q3 has PNP emitter
It is connected to the emitter of transistor Q1.

第1電流源CS1は、電源の他方の端子(Vcc)と上記NPN
トランジスタQ3のコレクタとの間に設けられ、電源から
上記NPNトランジスタQ3側へ流れる電流Ioを一定に制御
する。
The first current source CS1 is connected to the other terminal (Vcc) of the power supply and the NPN.
It is provided between the collector of the transistor Q3 and the current Io flowing from the power supply to the NPN transistor Q3 side is controlled to be constant.

出力用NPNバイポーラ・トランジスタQ5は、ベースが上
記NPNトランジスタQ3のコレクタに接続され、コレクタ
が上記電源の他方の端子(Vcc)に接続されている。
The output NPN bipolar transistor Q5 has a base connected to the collector of the NPN transistor Q3 and a collector connected to the other terminal (Vcc) of the power supply.

今一つの出力用NPNバイポーラ・トランジスタQ6は、そ
のベースとコレクタとが接続された状態で、上記出力用
NPNトランジスタQ5のエミッタと出力端子(外部端子番
号3)との間に直列に設けられている。
Another output NPN bipolar transistor Q6 is for the above output with its base and collector connected.
It is provided in series between the emitter of the NPN transistor Q5 and the output terminal (external terminal number 3).

今一つの入力用PNPバイポーラ・トランジスタQ2は、ベ
ースが上記出力端子に接続され、コレクタが上記電源の
一方の端子(GND)に接続されている。
The other input PNP bipolar transistor Q2 has a base connected to the output terminal and a collector connected to one terminal (GND) of the power supply.

NPNバイポーラ・トランジスタQ4はコレクタとベースが
接続されることによりダイオード接続されているととも
に、エミッタが上記入力用PNPトランジスタQ2のエミッ
タに接続され、ベースが上記NPNトランジスタQ3のベー
スに接続されている。
The NPN bipolar transistor Q4 is diode-connected by connecting the collector and the base, the emitter is connected to the emitter of the input PNP transistor Q2, and the base is connected to the base of the NPN transistor Q3.

第2電流源CS2は、上記電源の他方の端子(Vcc)と上記
NPNトランジスタQ4のコレクタとの間に直列に設けら
れ、電源から上記NPNトランジスタQ4側へ流れる電流I
o′を一定に制御する。
The second current source CS2 is connected to the other terminal (Vcc) of the above power source and the above
A current I that is provided in series between the collector of NPN transistor Q4 and flows from the power supply to the side of NPN transistor Q4 above.
Control o'constantly.

以上のような構成により、第1図(B)に示すように、
100%負帰還を行なう電圧追従型(ボルテージフォロ
ワ)の増幅回路が形成されている。
With the above configuration, as shown in FIG.
A voltage-following (voltage follower) amplifier circuit that performs 100% negative feedback is formed.

なお、出力回路のトランジスタQ5に流れる電流Ioutは、
トランジスタQ5のエミッタフォロワ動作に伴って流れる
電流で、トランジスタQ3のコレクタ側から取り出される
初段増幅回路の出力電圧に応じて制御される。
The current Iout flowing through the transistor Q5 of the output circuit is
It is a current flowing with the emitter follower operation of the transistor Q5, and is controlled according to the output voltage of the first-stage amplifier circuit taken out from the collector side of the transistor Q3.

次に動作について説明する。Next, the operation will be described.

第1図(A)に示した増幅回路A1の開ループ電圧利得GV
oを数式モデルで表すと、次式(1)のようになる。
Open loop voltage gain GV of amplifier circuit A1 shown in FIG. 1 (A)
When o is represented by a mathematical model, it becomes as shown in the following expression (1).

GVo=(hFEQ5×R1)/(reQ1+reQ2+reQ3+reQ4)……
(1) この場合、hFEQ5はトランジスタQ5の電流増幅率、reQ1
〜reQ2はトランジスタQ1〜Q4のエミッタ抵抗である。
GVo = (hFEQ5 × R1) / (reQ1 + reQ2 + reQ3 + reQ4) ……
(1) In this case, hFEQ5 is the current amplification factor of transistor Q5, reQ1
~ ReQ2 is the emitter resistance of the transistors Q1 to Q4.

つまり、トランジスタQ1〜Q4によって構成される初段増
幅回路は複合型差動増幅回路をなすが、この複合型差動
増幅回路の利得は、その4つのトランジスタQ1〜Q5の等
価エミッタ抵抗の和によって制限される。
That is, the first-stage amplifier circuit composed of the transistors Q1 to Q4 forms a composite differential amplifier circuit, and the gain of this composite differential amplifier circuit is limited by the sum of the equivalent emitter resistances of the four transistors Q1 to Q5. To be done.

これとともに、出力回路がトランジスタQ5のエミッタフ
ォロワで構成されているため、上記電圧利得GVoは小と
なり、これによりトランジスタQ3のベース・コレクタ間
に位相補償用コンデンサを特に設けなくてもよくなって
いる。
At the same time, since the output circuit is composed of the emitter follower of the transistor Q5, the voltage gain GVo becomes small, which makes it unnecessary to provide a phase compensation capacitor between the base and collector of the transistor Q3. .

一方、入力信号Vinが供給されると上記回路動作によっ
て出力信号Voutが得られるが、負帰還信号VNFが第1図
(A)に矢印で示すごとき経路で帰還し、初段増幅回路
の増幅特性を良好ならしめる。
On the other hand, when the input signal Vin is supplied, the output signal Vout is obtained by the above circuit operation, but the negative feedback signal VNF is fed back through the path as shown by the arrow in FIG. If it is good, give it.

そして、入力用トランジスタQ1,Q2がPNPトランジスタで
あって、そのコレクタが電源の一方の端子(GND)に接
続されているので、入力端子(外部端子番号1)の直流
電位はほぼGND電位となり、1電源である+Vcc電源を用
いて上記増幅動作を行なうことができる。
Since the input transistors Q1 and Q2 are PNP transistors and their collectors are connected to one terminal (GND) of the power supply, the DC potential of the input terminal (external terminal number 1) is almost the GND potential, The above amplifying operation can be performed using the + Vcc power supply which is one power supply.

以上のようにして、上述した増幅回路A1は、2つの電源
電位(Vcc−GND)しか得られない1電源で動作させるこ
とができるとともに、入力端子の直流電位がVcc付近で
あっても、少ない負帰還量でもって、100%負帰還によ
るボルテージフォロワ動作を安定に行なわせることがで
きる。
As described above, the above-mentioned amplifier circuit A1 can be operated by one power supply that can obtain only two power supply potentials (Vcc-GND), and even if the DC potential of the input terminal is near Vcc, it is small. With the negative feedback amount, the voltage follower operation by 100% negative feedback can be stably performed.

さらに、無帰還時の電圧増幅利得が低いことにより、大
容量の位相補償用コンデンサがなくても動作を安定化さ
せることができる。
Furthermore, since the voltage amplification gain in the absence of feedback is low, the operation can be stabilized without a large capacity phase compensation capacitor.

第2図は本発明の第2の実施例による増幅回路を示した
ものであって、上述した第1の実施例に対して、バイポ
ーラ・トランジスタの導電型(PNPとNPN)が反対になっ
ており、これにともなって電源(Vcc−GND)に対する接
続方向も反対になっている。
FIG. 2 shows an amplifier circuit according to a second embodiment of the present invention, in which the conductivity type of the bipolar transistor (PNP and NPN) is opposite to that of the first embodiment described above. As a result, the connection direction to the power supply (Vcc-GND) is also reversed.

すなわち、第2の実施例の増幅回路A1では、初段増幅回
路がNPNバイポーラ・トランジスタQ21,Q22とPNPバイポ
ーラ・トランジスタQ23,Q24によって構成され、出力回
路がPNPバイポーラ・トランジスタQ25,Q26を用いて構成
されている。
That is, in the amplifier circuit A1 of the second embodiment, the first-stage amplifier circuit is composed of NPN bipolar transistors Q21 and Q22 and PNP bipolar transistors Q23 and Q24, and the output circuit is composed of PNP bipolar transistors Q25 and Q26. Has been done.

この第2の実施例の場合は、入力用トランジスタQ21,Q2
2がNPNトランジスタであるが、そのコレクタが電源の他
方の端子(Vcc)に接続されているので、入力端子(外
部端子番号1)の直流電位をほぼVcc電位とすることが
できる。
In the case of the second embodiment, the input transistors Q21, Q2
Reference numeral 2 is an NPN transistor, but its collector is connected to the other terminal (Vcc) of the power supply, so that the DC potential of the input terminal (external terminal number 1) can be made approximately Vcc potential.

これにより、第2の実施例の場合も、2つの電源電位
(Vcc−GND)しか得られない1電源で動作させることが
できるとともに、入力端子の直流電位がVcc付近であっ
ても、少ない負帰還量でもって、100%負帰還によるボ
ルテージフォロワ動作を安定に行なわせることができ
る。そして、無帰還時の電圧増幅利得が低いことによ
り、大容量の位相補償用コンデンサがなくても動作を安
定化させることができる。
As a result, in the case of the second embodiment as well, it is possible to operate with one power supply that can obtain only two power supply potentials (Vcc-GND), and even if the DC potential of the input terminal is near Vcc, a small negative With the feedback amount, the voltage follower operation by 100% negative feedback can be stably performed. Since the voltage amplification gain in the absence of feedback is low, the operation can be stabilized without a large-capacity phase compensation capacitor.

以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. There is no end.

たとえば、本発明の増幅回路では位相補償用コンデンサ
の必要性が低いが、小容量の位相補償コンデンサの使用
を妨げるものではない。
For example, in the amplifier circuit of the present invention, the need for a phase compensation capacitor is low, but it does not prevent the use of a small capacity phase compensation capacitor.

以上の説明では主として、本発明者によってなされた本
発明をその背景となった利用分野であるオーディオ用増
幅回路に適用した場合について説明したが、それに限定
されるものではなく、たとえばビデオ用増幅回路あるい
は他の用途の増幅回路にも適用できる。
In the above description, the case where the present invention made by the present inventor is mainly applied to an audio amplifier circuit which is a field of application which is the background of the present invention has been described. However, the present invention is not limited to this and, for example, a video amplifier circuit. Alternatively, it can be applied to an amplifier circuit for other purposes.

[発明の効果] 本願において開示される発明のうち、代表的なものの効
果を簡単に説明すれば、下記のとおりである。
[Effects of the Invention] The effects of typical ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、2つの電源電位しか得られない1電源で増幅
動作を行なうとともに、入力端子の直流電位が電源電位
付近であっても増幅動作を行なうことができ、かつ負帰
還が無いときの電圧増幅利得すなわち開ループ電圧利得
を低くして、大容量の位相補償用コンデンサを不要にす
ることができる、という効果が得られる。
That is, the amplification operation can be performed by one power supply that can obtain only two power supply potentials, and the amplification operation can be performed even when the DC potential of the input terminal is near the power supply potential, and the voltage amplification gain when there is no negative feedback. That is, there is an effect that the open loop voltage gain can be lowered to eliminate the need for a large capacity phase compensation capacitor.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の技術が適用された増幅回路の第1の実
施例を示す回路図 第2図は本発明の技術が適用された増幅回路の第2の実
施例を示す回路図 [符号の説明] A1……増幅回路 Q1,Q2……PNPバイポーラ・トランジスタ Q3〜Q6……NPNバイポーラ・トランジスタ Q21,Q22……NPNバイポーラ・トランジスタ Q23〜Q26……NPNバイポーラ・トランジスタ Vin……入力信号 Vout……出力信号 GND……接地電池(第1または第2の電源電位) Vcc……電源(第2または第1の電源電位)
1 is a circuit diagram showing a first embodiment of an amplifier circuit to which the technique of the present invention is applied. FIG. 2 is a circuit diagram showing a second embodiment of an amplifier circuit to which the technique of the present invention is applied. Description] A1 …… Amplifier circuit Q1, Q2 …… PNP bipolar transistor Q3 to Q6 …… NPN bipolar transistor Q21, Q22 …… NPN bipolar transistor Q23 to Q26 …… NPN bipolar transistor Vin …… Input signal Vout ...... Output signal GND …… Ground battery (first or second power supply potential) Vcc …… Power supply (second or first power supply potential)

フロントページの続き (56)参考文献 特開 昭50−103955(JP,A) 特公 昭52−19423(JP,B2) 特公 昭58−24042(JP,B2)Continuation of the front page (56) References JP-A-50-103955 (JP, A) JP-B 52-19423 (JP, B2) JP-B 58-24042 (JP, B2)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ベースが入力端子に接続され、コレクタが
電源の一方の端子に接続された第1導電型の第1トラン
ジスタと、 エミッタが上記第1トランジスタのエミッタに接続され
た第2導電型の第2トランジスタと、 電源の他方の端子と上記第2トランジスタのコレクタと
の間に設けられた第1電流源と、 ベースが上記第2トランジスタのコレクタに接続され、
コレクタが上記電源の他方の端子に接続された第2導電
型の第3トランジスタと、 上記第3トランジスタのエミッタと出力端子との間に設
けられたレベルシフト素子と、 ベースが上記出力端子に接続されコレクタが上記電源の
一方の端子に接続された第1導電型の第4トランジスタ
と、 エミッタが上記第4トランジスタのエミッタに接続さ
れ、ベースが上記第2トランジスタのベースに接続され
てなるダイオード接続の第2導電型の第5トランジスタ
と、 上記電源の他方の端子と上記第5トランジスタのコレク
タとの間に設けられた第2電流源と、 からなる増幅回路。
1. A first conductivity type first transistor having a base connected to an input terminal and a collector connected to one terminal of a power supply; and a second conductivity type having an emitter connected to the emitter of the first transistor. A second transistor, a first current source provided between the other terminal of the power supply and the collector of the second transistor, and a base connected to the collector of the second transistor,
A second transistor of the second conductivity type having a collector connected to the other terminal of the power source, a level shift element provided between the emitter of the third transistor and the output terminal, and a base connected to the output terminal. A diode connection in which a collector is connected to one terminal of the power source, a fourth transistor of the first conductivity type, an emitter is connected to the emitter of the fourth transistor, and a base is connected to the base of the second transistor. And a second current source provided between the other terminal of the power supply and the collector of the fifth transistor.
JP59201780A 1984-09-28 1984-09-28 Amplifier circuit Expired - Lifetime JPH0750849B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59201780A JPH0750849B2 (en) 1984-09-28 1984-09-28 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59201780A JPH0750849B2 (en) 1984-09-28 1984-09-28 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPS6180906A JPS6180906A (en) 1986-04-24
JPH0750849B2 true JPH0750849B2 (en) 1995-05-31

Family

ID=16446818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59201780A Expired - Lifetime JPH0750849B2 (en) 1984-09-28 1984-09-28 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0750849B2 (en)

Also Published As

Publication number Publication date
JPS6180906A (en) 1986-04-24

Similar Documents

Publication Publication Date Title
JPH0563111U (en) Low voltage current mirror circuit
US4935703A (en) Low bias, high slew rate operational amplifier
JP3119215B2 (en) Differential amplifier
US4187472A (en) Amplifier employing matched transistors to provide linear current feedback
JPH0770935B2 (en) Differential current amplifier circuit
US4661781A (en) Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level
JPS63214009A (en) Composite transistor
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JPH0750849B2 (en) Amplifier circuit
US4553107A (en) Current mirror circuit having stabilized output current
US6339319B1 (en) Cascoded current mirror circuit
JPH06276037A (en) Audio power amplifier
JPH0421365B2 (en)
JP2623954B2 (en) Variable gain amplifier
JP3134343B2 (en) Bandgap reference voltage generation circuit
JPS5961206A (en) Differential amplifier
JPH0379123A (en) Constant current source circuit
JPS58208621A (en) Voltage to current conversion circuit
JPH0528809Y2 (en)
KR100689256B1 (en) stabilized power supply circuit
KR900005303B1 (en) Bias circuit following source voltage
JPS6246326Y2 (en)
JP2793212B2 (en) Current mirror circuit
JPS594305A (en) Current mirror circuit
JPH0115224Y2 (en)