JPH0750328A - 半導体デバイスの製造方法、その製造装置及び半導体デバイス製造用ウェハ - Google Patents
半導体デバイスの製造方法、その製造装置及び半導体デバイス製造用ウェハInfo
- Publication number
- JPH0750328A JPH0750328A JP21220493A JP21220493A JPH0750328A JP H0750328 A JPH0750328 A JP H0750328A JP 21220493 A JP21220493 A JP 21220493A JP 21220493 A JP21220493 A JP 21220493A JP H0750328 A JPH0750328 A JP H0750328A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- resistivity
- semiconductor
- specific resistance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体ウェハ単位での比抵抗管理の精度を飛
躍的に向上することができるようにする。 【構成】 半導体インゴットからウェハ1を切出し、ウ
ェハ1の比抵抗を非破壊比抵抗測定装置4で測定する。
この測定された比抵抗3と識別番号2をレーザーマーキ
ング装置5でウェハ1にマーキングする。所定の特性の
半導体デバイスを得るために、この比抵抗3を利用して
製造に使用されるウェハ1を選択する。このウェハ1に
所定の素子領域を形成することにより、所定の特性を有
する半導体デバイスを製造する。
躍的に向上することができるようにする。 【構成】 半導体インゴットからウェハ1を切出し、ウ
ェハ1の比抵抗を非破壊比抵抗測定装置4で測定する。
この測定された比抵抗3と識別番号2をレーザーマーキ
ング装置5でウェハ1にマーキングする。所定の特性の
半導体デバイスを得るために、この比抵抗3を利用して
製造に使用されるウェハ1を選択する。このウェハ1に
所定の素子領域を形成することにより、所定の特性を有
する半導体デバイスを製造する。
Description
【0001】
【産業上の利用分野】本発明は、半導体デバイスの製造
方法、その製造装置及び半導体デバイス製造用ウェハに
関し、特に、製造される半導体デバイスの特性に適した
比抵抗を有する半導体ウェハを選択して半導体デバイス
を製造する方法に関する。
方法、その製造装置及び半導体デバイス製造用ウェハに
関し、特に、製造される半導体デバイスの特性に適した
比抵抗を有する半導体ウェハを選択して半導体デバイス
を製造する方法に関する。
【0002】
【従来の技術】半導体ウェハの比抵抗は、一般的に破壊
試験で測定される。例えば、化合物半導体の引上げ法半
絶縁性GaAsは、一般的にvan der Pauw
法により比抵抗が測定される。これは半導体デバイスの
製造において、比抵抗が半導体デバイスの特性、例え
ば、FET(Field Effect Transi
stor)のピンチオフ電圧等に影響するという特性を
有するからである。この際、ウェハから切り出した被測
定試料に、オーミック接触を得るためにアロイ処理を施
して金属電極を形成する必要がある。このように、比抵
抗の測定は破壊試験であるため、1本のインゴットから
切り出した全てのウェハの比抵抗を測定することは工業
生産上の品質管理方法としては適切でなく、通常はイン
ゴットの両端、すなわち、フロントとエンドの比抵抗を
測定し、その間のウェハの比抵抗を推定するという方法
が用いられている。
試験で測定される。例えば、化合物半導体の引上げ法半
絶縁性GaAsは、一般的にvan der Pauw
法により比抵抗が測定される。これは半導体デバイスの
製造において、比抵抗が半導体デバイスの特性、例え
ば、FET(Field Effect Transi
stor)のピンチオフ電圧等に影響するという特性を
有するからである。この際、ウェハから切り出した被測
定試料に、オーミック接触を得るためにアロイ処理を施
して金属電極を形成する必要がある。このように、比抵
抗の測定は破壊試験であるため、1本のインゴットから
切り出した全てのウェハの比抵抗を測定することは工業
生産上の品質管理方法としては適切でなく、通常はイン
ゴットの両端、すなわち、フロントとエンドの比抵抗を
測定し、その間のウェハの比抵抗を推定するという方法
が用いられている。
【0003】長尺の一本のインゴットからのウェハ取得
枚数は400枚を超える。引上げ法半絶縁性GaAsの
場合は、単結晶インゴットに含まれるGaAs固有の欠
陥準位EL2と炭素の濃度によって比抵抗が決まる。具
体的には、インゴットアニール等の方法によってGaA
s固有の欠陥準位EL2の濃度をインゴット内で均一化
させた場合は、GaAsの実用的な比抵抗範囲である1
〜100×107 Ω・cmにおいて、図4に示されるよ
うに炭素濃度と比抵抗には一定の関係がある。また、こ
の結晶中の炭素濃度は結晶成長時の結晶周囲の雰囲気ガ
ス中に存在する炭素酸化物の量によって決まる。
枚数は400枚を超える。引上げ法半絶縁性GaAsの
場合は、単結晶インゴットに含まれるGaAs固有の欠
陥準位EL2と炭素の濃度によって比抵抗が決まる。具
体的には、インゴットアニール等の方法によってGaA
s固有の欠陥準位EL2の濃度をインゴット内で均一化
させた場合は、GaAsの実用的な比抵抗範囲である1
〜100×107 Ω・cmにおいて、図4に示されるよ
うに炭素濃度と比抵抗には一定の関係がある。また、こ
の結晶中の炭素濃度は結晶成長時の結晶周囲の雰囲気ガ
ス中に存在する炭素酸化物の量によって決まる。
【0004】ボート法GaAsのように、GaAs融液
中に溶かした不純物の固化時の偏析によって取り込まれ
る不純物の濃度が変化する結晶成長法の場合は、結晶中
の不純物濃度は偏析係数を利用することで、かなりの精
度で推定することができる。一方、引上げ法GaAsの
炭素不純物の濃度は、雰囲気ガスの中の炭素酸化物の量
により決まり、仮に結晶の成長作業中にその炭素参加物
の量を変化させた場合でも、結晶中に取り込まれる炭素
濃度にその変化が現れるには数時間の時間遅れがあると
いった性質があり、制御技術はかなり高いレベルに達し
てきてはいるが、結晶長手方向の炭素濃度を高い精度で
一定に保つには困難がある。
中に溶かした不純物の固化時の偏析によって取り込まれ
る不純物の濃度が変化する結晶成長法の場合は、結晶中
の不純物濃度は偏析係数を利用することで、かなりの精
度で推定することができる。一方、引上げ法GaAsの
炭素不純物の濃度は、雰囲気ガスの中の炭素酸化物の量
により決まり、仮に結晶の成長作業中にその炭素参加物
の量を変化させた場合でも、結晶中に取り込まれる炭素
濃度にその変化が現れるには数時間の時間遅れがあると
いった性質があり、制御技術はかなり高いレベルに達し
てきてはいるが、結晶長手方向の炭素濃度を高い精度で
一定に保つには困難がある。
【0005】破壊試験の比抵抗測定では、先に述べた4
00枚を超えるような引上げ法GaAsインゴットに対
してフロント、ミドル、エンドの3か所の比抵抗測定を
採用した場合は、約200枚のウェハの比抵抗をその両
端の比抵抗測定値で保証することになり、比抵抗の範囲
が1〜2×107 Ω・cmというような狭い範囲の要求
の場合には、上述のように、長手方向の炭素濃度を精密
に制御することにおける難しさを考慮すると、抜取数を
増やす必要がある。ところが、経済性を考えるとその抜
取数を無闇に多くすることができず、標準的には50枚
〜100枚程度を一つの評価単位として、その一連のウ
ェハの両端の比抵抗測定値でそれらのウェハ全ての比抵
抗を推定している。
00枚を超えるような引上げ法GaAsインゴットに対
してフロント、ミドル、エンドの3か所の比抵抗測定を
採用した場合は、約200枚のウェハの比抵抗をその両
端の比抵抗測定値で保証することになり、比抵抗の範囲
が1〜2×107 Ω・cmというような狭い範囲の要求
の場合には、上述のように、長手方向の炭素濃度を精密
に制御することにおける難しさを考慮すると、抜取数を
増やす必要がある。ところが、経済性を考えるとその抜
取数を無闇に多くすることができず、標準的には50枚
〜100枚程度を一つの評価単位として、その一連のウ
ェハの両端の比抵抗測定値でそれらのウェハ全ての比抵
抗を推定している。
【0006】近年、デバイスの性能の向上及びプロセス
管理の精度向上の要求に対応するため、比抵抗に基づく
半導体ウェハの管理精度の向上が強く求められている。
一方、結晶成長技術の進歩によりインゴットの長尺化が
進んでいるが、長尺化には、長手方向の特性のバラツキ
を大きくするポテンシャルがある。
管理の精度向上の要求に対応するため、比抵抗に基づく
半導体ウェハの管理精度の向上が強く求められている。
一方、結晶成長技術の進歩によりインゴットの長尺化が
進んでいるが、長尺化には、長手方向の特性のバラツキ
を大きくするポテンシャルがある。
【0007】したがって、上述のようなインゴットの両
端のみから測定された比抵抗に基づく半導体ウェハ管理
だけでは、比抵抗に基づく半導体ウェハ管理の精度向上
の要求には対応することができない。そのため、比抵抗
測定の抜取数を多くすれば比抵抗に基づく半導体ウェハ
の管理精度が向上するが、破壊試験であるためウェハコ
ストをアップすることになる。そのため、長尺結晶にお
いてもフロント、ミドル、エンドの3か所程度の抜取数
で、比抵抗を測定している。
端のみから測定された比抵抗に基づく半導体ウェハ管理
だけでは、比抵抗に基づく半導体ウェハ管理の精度向上
の要求には対応することができない。そのため、比抵抗
測定の抜取数を多くすれば比抵抗に基づく半導体ウェハ
の管理精度が向上するが、破壊試験であるためウェハコ
ストをアップすることになる。そのため、長尺結晶にお
いてもフロント、ミドル、エンドの3か所程度の抜取数
で、比抵抗を測定している。
【0008】これに対して、最近では、非破壊で比抵抗
を測定することができる装置が開発され、一部で使用さ
れ始めている。この非破壊比抵抗測定装置を用いること
により、半導体インゴットから切り出された全ての半導
体ウェハの比抵抗を測定することができる。
を測定することができる装置が開発され、一部で使用さ
れ始めている。この非破壊比抵抗測定装置を用いること
により、半導体インゴットから切り出された全ての半導
体ウェハの比抵抗を測定することができる。
【0009】
【発明が解決しようとする課題】しかしながら、ウェハ
全ての比抵抗を測定することができる非破壊比抵抗測定
装置の開発によって、比抵抗に基づく半導体ウェハ管理
をウェハ単位で行うことができる手段が提供されたが、
実際の管理においては、その測定値は、一度コンピュー
タの記憶装置内に収納されるだけで、最終的には一覧表
等の書類形式の記録としてその測定値が使用されるだけ
であった。したがって、各半導体ウェハ自体が、何らか
の形でその測定されたウェハの比抵抗を情報として持つ
ことはなく、半導体デバイスの製造過程において必要と
される比抵抗を有する半導体ウェハを選択するに当り、
その選択等に不都合があるという問題があった。
全ての比抵抗を測定することができる非破壊比抵抗測定
装置の開発によって、比抵抗に基づく半導体ウェハ管理
をウェハ単位で行うことができる手段が提供されたが、
実際の管理においては、その測定値は、一度コンピュー
タの記憶装置内に収納されるだけで、最終的には一覧表
等の書類形式の記録としてその測定値が使用されるだけ
であった。したがって、各半導体ウェハ自体が、何らか
の形でその測定されたウェハの比抵抗を情報として持つ
ことはなく、半導体デバイスの製造過程において必要と
される比抵抗を有する半導体ウェハを選択するに当り、
その選択等に不都合があるという問題があった。
【0010】したがって、本発明の目的は、半導体ウェ
ハ単位での比抵抗管理の精度を飛躍的に向上することが
できる半導体デバイスの製造方法、その製造装置及び半
導体デバイス製造用ウェハを提供することにある。
ハ単位での比抵抗管理の精度を飛躍的に向上することが
できる半導体デバイスの製造方法、その製造装置及び半
導体デバイス製造用ウェハを提供することにある。
【0011】
【課題を解決するための手段】本発明は、上記課題を解
決するため、半導体材料から形成された半導体インゴッ
トから半導体ウェハを切り出す工程と、半導体ウェハの
比抵抗を非破壊的方法で測定する工程と、所定の特性を
有する半導体デバイスの製造のため、所定の比抵抗を有
する半導体ウェハを選択する工程と、選択された半導体
ウェハに所定の素子領域を形成することにより、所定の
特性を有する半導体デバイスを製造する工程とを有する
ことを特徴とする半導体デバイスの製造方法を提供す
る。
決するため、半導体材料から形成された半導体インゴッ
トから半導体ウェハを切り出す工程と、半導体ウェハの
比抵抗を非破壊的方法で測定する工程と、所定の特性を
有する半導体デバイスの製造のため、所定の比抵抗を有
する半導体ウェハを選択する工程と、選択された半導体
ウェハに所定の素子領域を形成することにより、所定の
特性を有する半導体デバイスを製造する工程とを有する
ことを特徴とする半導体デバイスの製造方法を提供す
る。
【0012】また、本発明は、半導体材料から切り出さ
れた半導体ウェハの比抵抗を測定する非破壊比抵抗測定
手段と、半導体ウェハに非破壊比抵抗測定手段によって
測定された比抵抗又は比抵抗を表す記号をマーキングす
るマーキング手段と、非破壊比抵抗測定手段及びマーキ
ング手段を制御する演算・制御手段とを有することを特
徴とする半導体デバイスの製造装置を提供する。
れた半導体ウェハの比抵抗を測定する非破壊比抵抗測定
手段と、半導体ウェハに非破壊比抵抗測定手段によって
測定された比抵抗又は比抵抗を表す記号をマーキングす
るマーキング手段と、非破壊比抵抗測定手段及びマーキ
ング手段を制御する演算・制御手段とを有することを特
徴とする半導体デバイスの製造装置を提供する。
【0013】上記マーキング手段には、レーザーマーキ
ング装置を用いることができる。また、マーキング手段
は、測定された比抵抗又は比抵抗を表す記号に加えて、
半導体ウェハ管理に便利な識別番号を半導体ウェハにマ
ーキングすることもできる。
ング装置を用いることができる。また、マーキング手段
は、測定された比抵抗又は比抵抗を表す記号に加えて、
半導体ウェハ管理に便利な識別番号を半導体ウェハにマ
ーキングすることもできる。
【0014】更に、本発明は、アズスライスウェハ、ラ
ッピングウェハ、エッチングウェハ又はミラーウェハの
状態にある半導体ウェハにおいて、半導体ウェハの比抵
抗を測定する非破壊比抵抗測定手段によって測定された
比抵抗又は比抵抗を表す記号がマーキングされているこ
とを特徴とする半導体デバイス製造用ウェハを提供す
る。
ッピングウェハ、エッチングウェハ又はミラーウェハの
状態にある半導体ウェハにおいて、半導体ウェハの比抵
抗を測定する非破壊比抵抗測定手段によって測定された
比抵抗又は比抵抗を表す記号がマーキングされているこ
とを特徴とする半導体デバイス製造用ウェハを提供す
る。
【0015】上記半導体ウェハには、比抵抗又は比抵抗
を表す記号に加えて、各ウェハから特定のウェハを識別
することができる識別番号をマーキングしても良い。
を表す記号に加えて、各ウェハから特定のウェハを識別
することができる識別番号をマーキングしても良い。
【0016】
【作用】まず、半導体インゴットから半導体ウェハを切
り出し、切り出された全ての半導体ウェハの比抵抗を非
破壊的方法で測定する。そして、測定された各半導体ウ
ェハの比抵抗に基づいて、所定の特性を有する半導体デ
バイスを得るため、所定の比抵抗を有する半導体ウェハ
を選択する。その後、選択された半導体ウェハに、例え
ば、ソース、ドレイン及びゲート等の所定の素子領域を
形成することにより、所定の特性を有する半導体デバイ
スを製造することができる。
り出し、切り出された全ての半導体ウェハの比抵抗を非
破壊的方法で測定する。そして、測定された各半導体ウ
ェハの比抵抗に基づいて、所定の特性を有する半導体デ
バイスを得るため、所定の比抵抗を有する半導体ウェハ
を選択する。その後、選択された半導体ウェハに、例え
ば、ソース、ドレイン及びゲート等の所定の素子領域を
形成することにより、所定の特性を有する半導体デバイ
スを製造することができる。
【0017】上記比抵抗の測定には、非破壊比抵抗測定
手段が用いられ、非破壊測定手段によって測定された比
抵抗は、マーキング手段によって半導体ウェハにマーキ
ングされる。非破壊比抵抗測定手段及びマーキング手段
は、演算・制御手段によって、比抵抗の測定及び半導体
ウェハへのマーキングが制御される。比抵抗のマーキン
グに際しては、同時にその半導体ウェハを表す識別番号
をマーキングすることもできる。また、上記マーキング
は、アズスライスウェハ、ラッピングウェハ、エッチン
グウェハ又はミラーウェハのいずれにも行うことができ
る。
手段が用いられ、非破壊測定手段によって測定された比
抵抗は、マーキング手段によって半導体ウェハにマーキ
ングされる。非破壊比抵抗測定手段及びマーキング手段
は、演算・制御手段によって、比抵抗の測定及び半導体
ウェハへのマーキングが制御される。比抵抗のマーキン
グに際しては、同時にその半導体ウェハを表す識別番号
をマーキングすることもできる。また、上記マーキング
は、アズスライスウェハ、ラッピングウェハ、エッチン
グウェハ又はミラーウェハのいずれにも行うことができ
る。
【0018】
【実施例1】以下に、本発明の第1実施例を図面を参照
しつつ詳細に説明する。図1には、化合物半導体である
GaAsのウェハ1が示されている。このウェハ1上に
は、後に説明するマーキング装置によりマーキングされ
たウェハ1の識別番号2と、このウェハ1の比抵抗3が
マーキングされている。なお、比抵抗3の「153」の
意味は、1.53×107 Ω・cmを意味している。こ
のように比抵抗を直接ウェハ1上にマーキングするの
は、上記のように半導体デバイスの製造において、比抵
抗が半導体デバイスの特性、例えば、FET(Fiel
dEffect Transistor)のピンチオフ
電圧等に影響するからである。このように、比抵抗は、
ウェハ1を管理するのに重要な項目となるため、本実施
例では比抵抗をウェハ1にマーキングすることによりウ
ェハ1の管理を容易にしている。
しつつ詳細に説明する。図1には、化合物半導体である
GaAsのウェハ1が示されている。このウェハ1上に
は、後に説明するマーキング装置によりマーキングされ
たウェハ1の識別番号2と、このウェハ1の比抵抗3が
マーキングされている。なお、比抵抗3の「153」の
意味は、1.53×107 Ω・cmを意味している。こ
のように比抵抗を直接ウェハ1上にマーキングするの
は、上記のように半導体デバイスの製造において、比抵
抗が半導体デバイスの特性、例えば、FET(Fiel
dEffect Transistor)のピンチオフ
電圧等に影響するからである。このように、比抵抗は、
ウェハ1を管理するのに重要な項目となるため、本実施
例では比抵抗をウェハ1にマーキングすることによりウ
ェハ1の管理を容易にしている。
【0019】図2には、半導体デバイスの製造に用いら
れる半導体ウェハを比抵抗に基づいて管理するための装
置の構成図が示されている。この装置は、ホストコンピ
ュータ6と、ウェハ1の比抵抗を測定する非破壊比抵抗
測定装置4(例えば、EICHHORN+HAUSMA
NN社製のMX601等)と、ウェハ1に識別番号2と
比抵抗3とをマーキングするレーザーマーキング装置5
と、識別番号等を入力するキーボード8と、測定された
比抵抗等を出力するプリンタ9と、比抵抗等を記憶する
記憶装置10と、比抵抗の測定等をモニタするモニタ1
1と、上記各構成装置を制御する演算・制御装置7とか
ら構成されている。
れる半導体ウェハを比抵抗に基づいて管理するための装
置の構成図が示されている。この装置は、ホストコンピ
ュータ6と、ウェハ1の比抵抗を測定する非破壊比抵抗
測定装置4(例えば、EICHHORN+HAUSMA
NN社製のMX601等)と、ウェハ1に識別番号2と
比抵抗3とをマーキングするレーザーマーキング装置5
と、識別番号等を入力するキーボード8と、測定された
比抵抗等を出力するプリンタ9と、比抵抗等を記憶する
記憶装置10と、比抵抗の測定等をモニタするモニタ1
1と、上記各構成装置を制御する演算・制御装置7とか
ら構成されている。
【0020】次に、上記装置を用いて、半導体デバイス
を製造する工程について説明する。まず、半導体インゴ
ットからウェハ1を切り出し、このウェハ(アズスライ
スウェハ)1の比抵抗を非破壊比抵抗測定装置4で測定
する。
を製造する工程について説明する。まず、半導体インゴ
ットからウェハ1を切り出し、このウェハ(アズスライ
スウェハ)1の比抵抗を非破壊比抵抗測定装置4で測定
する。
【0021】比抵抗の測定結果は、演算・制御装置7で
識別番号が付され、記憶装置10に保存される。なお、
識別番号は、キーボード8から入力することもでき、ま
た、ホストコンピュータ6からの情報を用いても良く、
どのような方法を用いても良い。この比抵抗の測定、識
別番号付け及びこれらの保存は、切り出された全てのウ
ェハ1について行われる。
識別番号が付され、記憶装置10に保存される。なお、
識別番号は、キーボード8から入力することもでき、ま
た、ホストコンピュータ6からの情報を用いても良く、
どのような方法を用いても良い。この比抵抗の測定、識
別番号付け及びこれらの保存は、切り出された全てのウ
ェハ1について行われる。
【0022】比抵抗が測定されたウェハ1は、レーザー
マーキング装置5によって、図1に示されるように識別
番号2及び比抵抗3がマーキングされる。すなわち、演
算・制御装置7からの指令により、記憶装置10に保存
された識別番号及び比抵抗が読み出され、レーザーマー
キング装置5に対するマーキング指令によって全てのウ
ェハ1にそれぞれの識別番号2及び比抵抗3がマーキン
グされる。
マーキング装置5によって、図1に示されるように識別
番号2及び比抵抗3がマーキングされる。すなわち、演
算・制御装置7からの指令により、記憶装置10に保存
された識別番号及び比抵抗が読み出され、レーザーマー
キング装置5に対するマーキング指令によって全てのウ
ェハ1にそれぞれの識別番号2及び比抵抗3がマーキン
グされる。
【0023】なお、比抵抗の測定結果は、プリンタ9で
出力することができ、比抵抗の測定状況、各構成装置の
制御の状態及びその他の情報は、モニタ11で確認する
ことができる。
出力することができ、比抵抗の測定状況、各構成装置の
制御の状態及びその他の情報は、モニタ11で確認する
ことができる。
【0024】ウェハ1に識別番号2及び比抵抗3がマー
キングされた後、各ウェハ1は、ラッピング、エッチン
グ、ポリッシング等の工程を経て、半導体デバイスの基
本材料が完成する。なお、本実施例では、インゴットか
ら切り出したウェハ(アズスライスウェハ)に比抵抗等
をマーキングしたが、ラッピングウェハ、エッチングウ
ェハ又はミラーウエハのいずれであっても良い。
キングされた後、各ウェハ1は、ラッピング、エッチン
グ、ポリッシング等の工程を経て、半導体デバイスの基
本材料が完成する。なお、本実施例では、インゴットか
ら切り出したウェハ(アズスライスウェハ)に比抵抗等
をマーキングしたが、ラッピングウェハ、エッチングウ
ェハ又はミラーウエハのいずれであっても良い。
【0025】完成した半導体デバイスの基本材料として
のウェハ1は、上述したように、比抵抗3に基づいて管
理される。そして、製造される半導体デバイスの特性に
合ったウェハ1が、比抵抗3等に基づいて選択される。
この際、例えば、1〜2×107 Ω・cmという厳しい
比抵抗要求に対しても、すべてこの範囲に入るウェハを
間違いなくかつ迅速に選択することができる。これは、
選択作業の指示においては、記憶装置7の情報を直接使
用でき、半導体デバイス製造工程への投入においては、
ウェハ1にマーキングされている識別番号2及び比抵抗
3を確認しながら作業を進めることができるからであ
る。その後、ウェハ1は具体的な半導体デバイス製造工
程に投入され、所定の素子領域、電極等が形成されて半
導体デバイスが完成される。
のウェハ1は、上述したように、比抵抗3に基づいて管
理される。そして、製造される半導体デバイスの特性に
合ったウェハ1が、比抵抗3等に基づいて選択される。
この際、例えば、1〜2×107 Ω・cmという厳しい
比抵抗要求に対しても、すべてこの範囲に入るウェハを
間違いなくかつ迅速に選択することができる。これは、
選択作業の指示においては、記憶装置7の情報を直接使
用でき、半導体デバイス製造工程への投入においては、
ウェハ1にマーキングされている識別番号2及び比抵抗
3を確認しながら作業を進めることができるからであ
る。その後、ウェハ1は具体的な半導体デバイス製造工
程に投入され、所定の素子領域、電極等が形成されて半
導体デバイスが完成される。
【0026】なお、ウェハ1への識別番号2及び比抵抗
3のマーキング方法は、本実施例のようなレーザによる
方法に限られるものではなく、ウェハの形態や用途等に
よりマーキングの方法を選択することができる。レーザ
を用いてウェハ表面を掘ってマーキングする場合でも、
レーザの出力を調節することによりマーキングの深さを
変えることができるため、ウェハの形態や用途によって
適切な深さを選択することが望ましい。例えば本実施例
のように、アズスライスウェハにマーキングをする場
合、そのマーキングされた面は鏡面研磨等が施されるた
め、研磨で除かれる部分を考慮して鏡面位置より深くマ
ーキングしておけば、半導体デバイス製造時のウェハ1
管理にも識別番号2及び比抵抗3を使用することができ
る。また、レーザーマーキング装置には、鏡面にマーキ
ングしても発塵によるウェハ1の汚れの虞がないタイプ
のものがある。したがって、上記タイプのレーザーマー
キング装置を用いることにより、鏡面研磨が完了したウ
ェハ1に対して識別番号2及び比抵抗3をマーキングす
ることもできる。
3のマーキング方法は、本実施例のようなレーザによる
方法に限られるものではなく、ウェハの形態や用途等に
よりマーキングの方法を選択することができる。レーザ
を用いてウェハ表面を掘ってマーキングする場合でも、
レーザの出力を調節することによりマーキングの深さを
変えることができるため、ウェハの形態や用途によって
適切な深さを選択することが望ましい。例えば本実施例
のように、アズスライスウェハにマーキングをする場
合、そのマーキングされた面は鏡面研磨等が施されるた
め、研磨で除かれる部分を考慮して鏡面位置より深くマ
ーキングしておけば、半導体デバイス製造時のウェハ1
管理にも識別番号2及び比抵抗3を使用することができ
る。また、レーザーマーキング装置には、鏡面にマーキ
ングしても発塵によるウェハ1の汚れの虞がないタイプ
のものがある。したがって、上記タイプのレーザーマー
キング装置を用いることにより、鏡面研磨が完了したウ
ェハ1に対して識別番号2及び比抵抗3をマーキングす
ることもできる。
【0027】測定された比抵抗は、測定結果を上記1施
例のように数値情報としてマーキングすることもできる
が、表1に示されるランク分けの基準に従い、そのラン
クを示す比抵抗ランク12を図3に示されるようにウェ
ハ1にマーキングすることもできる。図3においてラン
ク12は「B」として示されている。
例のように数値情報としてマーキングすることもできる
が、表1に示されるランク分けの基準に従い、そのラン
クを示す比抵抗ランク12を図3に示されるようにウェ
ハ1にマーキングすることもできる。図3においてラン
ク12は「B」として示されている。
【表1】 なお、マーキングの内容は、識別番号と比抵抗の組み合
わせだけに限られるものではなく、他の情報も合わせて
マーキングすることができる。
わせだけに限られるものではなく、他の情報も合わせて
マーキングすることができる。
【0028】
【発明の効果】以上のように、本発明の半導体デバイス
の製造方法、その製造装置及び半導体デバイス製造用ウ
ェハによれば、半導体ウェハの1枚1枚にそのウェハの
比抵抗が直接表示され、その比抵抗情報は、製造装置内
に蓄えられて、ウェハの用途決定や結晶のSPC(St
atistical Process Contro
l)管理にも利用できるため、比抵抗に基づく半導体ウ
ェハ管理の精度を飛躍的に向上させることができる。
の製造方法、その製造装置及び半導体デバイス製造用ウ
ェハによれば、半導体ウェハの1枚1枚にそのウェハの
比抵抗が直接表示され、その比抵抗情報は、製造装置内
に蓄えられて、ウェハの用途決定や結晶のSPC(St
atistical Process Contro
l)管理にも利用できるため、比抵抗に基づく半導体ウ
ェハ管理の精度を飛躍的に向上させることができる。
【0029】また、識別番号と比抵抗がマーキングされ
た半導体ウェハを用いることにより、半導体デバイスの
製造工程における比抵抗管理が容易となり、管理及び作
業効率を向上させることができる。
た半導体ウェハを用いることにより、半導体デバイスの
製造工程における比抵抗管理が容易となり、管理及び作
業効率を向上させることができる。
【0030】更に、1枚1枚の半導体ウェハの比抵抗を
デバイス製造者が確認してプロセス条件やデバイス評価
結果と1対1の対比をとることができるので、デバイス
製造歩留りの向上にも大きく貢献することができる。
デバイス製造者が確認してプロセス条件やデバイス評価
結果と1対1の対比をとることができるので、デバイス
製造歩留りの向上にも大きく貢献することができる。
【図1】本発明の一実施例を示す説明図である。
【図2】本発明の一実施例を示す構成図である。
【図3】本発明の他の実施例を示す説明図である。
【図4】引上げ法半絶縁性GaAs単結晶の炭素濃度と
比抵抗の関係を示すグラフである。
比抵抗の関係を示すグラフである。
1 半導体ウェハ 2 識別
番号 3 比抵抗 4 非破
壊比抵抗測定装置 5 レーザーマーキング装置 6 ホス
トコンピュータ 7 演算・制御装置 8 キー
ボード 9 プリンタ 10 記憶
装置 11 モニタ 12 比抵
抗ランク
番号 3 比抵抗 4 非破
壊比抵抗測定装置 5 レーザーマーキング装置 6 ホス
トコンピュータ 7 演算・制御装置 8 キー
ボード 9 プリンタ 10 記憶
装置 11 モニタ 12 比抵
抗ランク
Claims (6)
- 【請求項1】 半導体材料から形成された半導体インゴ
ットから半導体ウェハを切り出す工程と、 前記半導体ウェハの比抵抗を非破壊的方法で測定する工
程と、 所定の特性を有する半導体デバイスの製造のため、所定
の前記比抵抗を有する半導体ウェハを選択する工程と、 前記選択された半導体ウェハに所定の素子領域を形成す
ることにより、前記所定の特性を有する半導体デバイス
を製造する工程とを有することを特徴とする半導体デバ
イスの製造方法。 - 【請求項2】 半導体材料から切り出された半導体ウェ
ハの比抵抗を測定する非破壊比抵抗測定手段と、 前記半導体ウェハに前記非破壊比抵抗測定手段によって
測定された比抵抗又は該比抵抗を表す記号をマーキング
するマーキング手段と、 前記非破壊比抵抗測定手段及び前記マーキング手段を制
御する演算・制御手段とを有することを特徴とする半導
体デバイスの製造装置。 - 【請求項3】 前記マーキング手段は、レーザーマーキ
ング装置である請求項2記載の半導体デバイスの製造装
置。 - 【請求項4】 前記マーキング手段は、前記測定された
比抵抗又は該比抵抗を表す記号及び当該ウェハを識別す
る識別番号を前記半導体ウェハにマーキングする請求項
2記載の半導体デバイスの製造装置。 - 【請求項5】 アズスライスウェハ、ラッピングウェ
ハ、エッチングウェハ又はミラーウェハの状態にある半
導体ウェハにおいて、 当該半導体ウェハの比抵抗を測定する非破壊比抵抗測定
手段によって測定された比抵抗又は該比抵抗を表す記号
がマーキングされていることを特徴とする半導体デバイ
ス製造用ウェハ。 - 【請求項6】 前記半導体ウェハは、前記比抵抗又は該
比抵抗を表す記号及び当該ウェハを識別する識別番号が
マーキングされている請求項5記載の半導体デバイス製
造用ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21220493A JPH0750328A (ja) | 1993-08-04 | 1993-08-04 | 半導体デバイスの製造方法、その製造装置及び半導体デバイス製造用ウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21220493A JPH0750328A (ja) | 1993-08-04 | 1993-08-04 | 半導体デバイスの製造方法、その製造装置及び半導体デバイス製造用ウェハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0750328A true JPH0750328A (ja) | 1995-02-21 |
Family
ID=16618650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21220493A Pending JPH0750328A (ja) | 1993-08-04 | 1993-08-04 | 半導体デバイスの製造方法、その製造装置及び半導体デバイス製造用ウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0750328A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008151649A1 (en) | 2007-06-13 | 2008-12-18 | Conergy Ag | Method for marking wafers |
CN106571320A (zh) * | 2015-10-08 | 2017-04-19 | 英飞凌科技股份有限公司 | 制造半导体晶圆的方法以及制造半导体器件的方法 |
US20220032404A1 (en) * | 2020-08-03 | 2022-02-03 | Disco Corporation | Wafer, wafer manufacturing method, and device chip manufacturing method |
-
1993
- 1993-08-04 JP JP21220493A patent/JPH0750328A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008151649A1 (en) | 2007-06-13 | 2008-12-18 | Conergy Ag | Method for marking wafers |
CN106571320A (zh) * | 2015-10-08 | 2017-04-19 | 英飞凌科技股份有限公司 | 制造半导体晶圆的方法以及制造半导体器件的方法 |
DE102016119111B4 (de) | 2015-10-08 | 2024-08-08 | Infineon Technologies Ag | Verfahren zum herstellen von halbleiterwafern |
US20220032404A1 (en) * | 2020-08-03 | 2022-02-03 | Disco Corporation | Wafer, wafer manufacturing method, and device chip manufacturing method |
US12011784B2 (en) * | 2020-08-03 | 2024-06-18 | Disco Corporation | Wafer, wafer manufacturing method, device chip manufacturing method, and resistivity markings |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4833747B2 (ja) | 結晶成長されたインゴットの品質評価方法 | |
US7615422B2 (en) | Evaluation method of semiconductor device, manufacturing method of the semiconductor device, design management system of device comprising the semiconductor device, dose amount control program for the semiconductor device, computer-readable recording medium recording the program, and dose amount control apparatus | |
KR102337604B1 (ko) | 동일한 잉곳에 웨이퍼를 위치시키는 방법 | |
US20070231932A1 (en) | Method of revealing crystalline defects in a bulk substrate | |
JP7214417B2 (ja) | データ処理方法およびデータ処理プログラム | |
US7829354B2 (en) | Method of fusing trimming for semiconductor device | |
CN118372382B (zh) | 一种基于机器视觉的半导体晶圆智能切割系统 | |
JP2007523489A (ja) | ウェハと太陽電池セルとの間の対応およびトレーサビリティの確立 | |
JPH0750328A (ja) | 半導体デバイスの製造方法、その製造装置及び半導体デバイス製造用ウェハ | |
CN109950166B (zh) | 晶粒尺寸的检测方法 | |
US5710052A (en) | Scanning spreading resistance probe | |
US7888142B2 (en) | Copper contamination detection method and system for monitoring copper contamination | |
JPH10189677A (ja) | シリコンウェーハの評価方法 | |
Lin et al. | Focus groups: impact of quality and process capability factors on the silicon wafer slicing process | |
JP2005223098A (ja) | ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法 | |
CN113066734B (zh) | 鳍片高度的确定方法、装置、系统、设备以及介质 | |
JP2003332399A (ja) | 絶縁膜の評価方法及び評価装置 | |
US6144039A (en) | Low melting pads for instant electrical connections | |
JP2008060155A (ja) | 半導体装置の製造方法 | |
JPH07273070A (ja) | ブレード摩耗補償方法 | |
CN113223979B (zh) | 栅氧化层工艺中的厚度补偿方法 | |
US7957917B2 (en) | Copper contamination detection method and system for monitoring copper contamination | |
JP2906776B2 (ja) | シリコンウェーハの結晶評価方法 | |
WO2002052635A2 (en) | Characterizing semiconductor wafers with enhanced s parameter contour mapping | |
JP2004186677A (ja) | 半導体素子の評価方法、当該半導体素子の作製方法、当該半導体素子を有するデバイスの設計管理システム、当該半導体素子へのドーズ量制御プログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、及びドーズ量制御装置 |